Literatura académica sobre el tema "Circuitos integrados"
Crea una cita precisa en los estilos APA, MLA, Chicago, Harvard y otros
Consulte las listas temáticas de artículos, libros, tesis, actas de conferencias y otras fuentes académicas sobre el tema "Circuitos integrados".
Junto a cada fuente en la lista de referencias hay un botón "Agregar a la bibliografía". Pulsa este botón, y generaremos automáticamente la referencia bibliográfica para la obra elegida en el estilo de cita que necesites: APA, MLA, Harvard, Vancouver, Chicago, etc.
También puede descargar el texto completo de la publicación académica en formato pdf y leer en línea su resumen siempre que esté disponible en los metadatos.
Artículos de revistas sobre el tema "Circuitos integrados"
Quezada Gonzales, Esteban Stik. "ESQUEMAS DE TRAZADO DE CIRCUITOS INTEGRADOS EN EL DERECHO INTERNACIONAL Y DERECHO PERUANO". SAPIENTIA & IUSTITIA, n.º 1 (5 de septiembre de 2020): 99–115. http://dx.doi.org/10.35626/sapientia.1.1.5.
Texto completoMedina Vázquez, Agustín Santiago, Marco Antonio Gurrola Navarro, Pablo David Flores Castillo, María Elena Meda Campaña, Carlos Alberto Bonilla Barragán y José Martín Villegas González. "Metodología de bajo costo para implementar circuitos electrónicos integrados, un ejemplo de aplicación". Ingeniería Investigación y Tecnología 20, n.º 3 (1 de julio de 2019): 1–11. http://dx.doi.org/10.22201/fi.25940732e.2019.20n3.029.
Texto completoMoreto, Rodrigo Alves de Lima, Thiago Turcato do Rego, Antonio P. M. Leme, Carlos Eduardo Thomaz y Salvador Pinillos Gimenez. "Projeto de um OTA CMOS por meio de um sistema evolucionário integrado ao SPICE". Sba: Controle & Automação Sociedade Brasileira de Automatica 23, n.º 6 (diciembre de 2012): 694–710. http://dx.doi.org/10.1590/s0103-17592012000600004.
Texto completoCorral Carrera, Vinicio Fabián, Guillermo Carpintero y Robinson Guzmán. "Circuitos Integrados Fotónicos para la Generación de Frecuencias Ópticas (OFCG)". MASKAY 8, n.º 2 (8 de octubre de 2018): 46. http://dx.doi.org/10.24133/maskay.v8i2.1030.
Texto completoAcevedo González, Georffrey. "Reflexiones sobre la Enseñanza en el Diseño de Sistemas Embebidos". Publicaciones e Investigación 7 (2 de junio de 2013): 120. http://dx.doi.org/10.22490/25394088.1107.
Texto completoSoares, Larissa De Melo y Cleonilson Protásio De Souza. "Modelagem de Defeitos em Circuitos Integrados na Perspectiva do Leiaute". Revista Principia - Divulgação Científica e Tecnológica do IFPB 1, n.º 32 (26 de diciembre de 2016): 65. http://dx.doi.org/10.18265/1517-03062015v1n32p65-75.
Texto completoFernández, Federico, Juan Fabero y Hortensia Mecha. "Mejora de la tolerancia a fallos en circuitos empotrados". Revista Científica Estudios e Investigaciones 8 (30 de diciembre de 2019): 265–66. http://dx.doi.org/10.26885/rcei.foro.2019.265.
Texto completoPérez París, Arturo. "De la tecnología de fabricación de transistores y circuitos integrados". Vivat Academia, n.º 39 (15 de octubre de 2002): 1. http://dx.doi.org/10.15178/va.2002.39.1-30.
Texto completoMedina Vázquez, Agustín Santiago, María Elena Meda Campaña, Marco Antonio Gurrola Navarro y Edwin Christian Becerra Álvarez. "Retos Sobre el Modelado del Transistor de Compuerta Flotante de Múltiples Entradas en Circuitos Integrados". RECIBE, REVISTA ELECTRÓNICA DE COMPUTACIÓN, INFORMÁTICA, BIOMÉDICA Y ELECTRÓNICA 1, n.º 1 (5 de diciembre de 2017): E1–1—E1–25. http://dx.doi.org/10.32870/recibe.v1i1.5.
Texto completoTozetto, Ricardo Schleder y Moacir Kripka. "ROTEAMENTO DE PLACAS DE CIRCUITO IMPRESSO: ANÁLISE SOB O ASPECTO DA OTIMIZAÇÃO". Revista CIATEC-UPF 7, n.º 2 (7 de diciembre de 2015): 31. http://dx.doi.org/10.5335/ciatec.v7i2.4120.
Texto completoTesis sobre el tema "Circuitos integrados"
Maciel, Thais Trevas. "Editor grafico interativo para projetos de circuitos integrados". [s.n.], 1988. http://repositorio.unicamp.br/jspui/handle/REPOSIP/306820.
Texto completoDissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Computação Científica
Made available in DSpace on 2018-07-14T21:05:16Z (GMT). No. of bitstreams: 1 Maciel_ThaisTrevas_M.pdf: 3355055 bytes, checksum: 6d0868cd8d747f24a1222cb2e734c7f2 (MD5) Previous issue date: 1988
Resumo: Não informado
Abstract: Not informed
Mestrado
Mestre em Matemática Aplicada
Guimarães, Hélder Henrique. "Caracterização elétrica de dispositivos e circuitos integrados". reponame:Repositório Institucional da UnB, 2008. http://repositorio.unb.br/handle/10482/3384.
Texto completoSubmitted by Aline Jacob (alinesjacob@hotmail.com) on 2010-01-21T20:08:52Z No. of bitstreams: 1 2007_HelderHenriqueGuimaraes.pdf: 2715543 bytes, checksum: 53dff64556e381d607a1ae55c8c2c4eb (MD5)
Approved for entry into archive by Lucila Saraiva(lucilasaraiva1@gmail.com) on 2010-01-21T22:33:56Z (GMT) No. of bitstreams: 1 2007_HelderHenriqueGuimaraes.pdf: 2715543 bytes, checksum: 53dff64556e381d607a1ae55c8c2c4eb (MD5)
Made available in DSpace on 2010-01-21T22:33:56Z (GMT). No. of bitstreams: 1 2007_HelderHenriqueGuimaraes.pdf: 2715543 bytes, checksum: 53dff64556e381d607a1ae55c8c2c4eb (MD5) Previous issue date: 2008-08-13
Neste trabalho foi desenvolvido e implementado um modelo de estrutura para caracterização e teste de dispositivos eletrônicos e circuitos integrados. Este modelo é capaz de validar uma grande variedade de dispositivos e circuitos integrados, inclusive protótipos de SoC (System on Chip). O modelo inclui bancadas de testes, instrumentação, procedimentos e automação de processos com a criação de programas usando LabVIEW R e GPIB. _________________________________________________________________________________________ ABSTRACT
In this work, a structure for characterization and test of electronic devices and integrated circuits was developed and implemented. That structure was used to validate a large variety of devices and integrated circuits, including SoC (System on Chip) prototypes. The structure includes test benches, instrumentation, and automated measurement procedures, based upon GPIB bus with software applications developed with the LabVIEW platform.
Brune, Osmar. "Arquiteturas e algoritmos para um analisador de interconexões". reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 1988. http://hdl.handle.net/10183/25514.
Texto completoThis work deals with a study of algorithms and architectures of an Interconnection Analyzer. Several possible alternatives are discussed and an analysis of cost and performance is carried out. Some of the prop osed algorithms and architectures seems to be new when compared to the published literature. One of the algorithms was fully simulated to help the performance analysis and to demonstrate the user interface in a commercial application.
Santana, Marcelo Fontes 1983. "Autenticação de circuitos integrados usando physical unclonable functions". [s.n.], 2012. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275682.
Texto completoDissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação
Made available in DSpace on 2018-08-21T20:47:12Z (GMT). No. of bitstreams: 1 Santana_MarceloFontes_M.pdf: 4262688 bytes, checksum: 3e2635e36cd3272eb4bd09c07b05bf63 (MD5) Previous issue date: 2012
Resumo: O resumo, poderá ser visualizado no texto completo da tese digital
Abstract The abstract is available with the full electronic document
Mestrado
Ciência da Computação
Mestre em Ciência da Computação
Hubscher, Pedro Inacio. "Avaliação de desempenho de partes de controle de circuitos integrados". reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 1992. http://hdl.handle.net/10183/26548.
Texto completoThe subject of this work is the performance analysis of control parts of integrated circuits, as a function of silicon area and signals propagation delay. Two different layout styles are used for implementation (PLA and gate matrix). Both of them use the same design rules. The analysis of the circuits implemented with PLA is based on area and delay estimation, with the basic cells already defined. For gate matrix, the layout synthesis is made with an automatic layout generator for random logic circuits and the delay is estimated by simplified models. The electrical evaluation to compute the delay signal is based on simplified timing models, previously studied, taking into account parasitic elements of the transistor networks. Control parts of real systems and finite state machines are analysed. This work aims to select the best implementation strategy, based on performance estimation, as a function of the size and complexity (gates and interface signals) of the circuit.
Sarmiento, Jorge Arturo Corso. "Plataforma de co-emulação de falhas em circuitos integrados". Universidade de São Paulo, 2011. http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/.
Texto completoA platform and a technique to improve stuck-at fault grading efficiency through the use of hardware co-emulation is presented. IC manufacturers are always seeking for new ways to test their devices in order to deliver parts with zero defects to their customers. Scan is a well known technique that attains high fault coverage results with efficiency. Demands for new features motivate the creation of high complex systems with a mixture of analog and digital blocks with a communication interface that is difficult to cover with scan patterns. In addition, the logic that configures the chip for each of the different test modes, some BIST memory interfaces, asynchronous clock dividers or generators, among others, are examples of circuits that are blocked or have few observation/control points during scan. A FPGA based-platform that uses heterogeneous models to emulate digital, analog and memory blocks for fault grading patterns on complex systems is described. Also introduced in our proposal are four types of models that can be used with FPGAs, and the results of applying our fault co-emulation technique to some benchmark circuits including ISCAS89, ADC, iopads and memory controllers.
Luz, Dimas de Abreu [UNESP]. "Estudo da compatibilidade eletromagnética em placa de circuito impresso de centrais telefônicas". Universidade Estadual Paulista (UNESP), 2012. http://hdl.handle.net/11449/87066.
Texto completoCoordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)
PROPG - Programa de Pós-Graduação
As placas de circuito impresso são a base de todos os equipamentos eletrônicos utilizados atualmente. Antigamente, as placas ocupavam grandes espaços e eram conectadas através de fios, válvulas e componentes eletromecânicos. Com o desenvolvimento dos circuitos integrados surgiram técnicas para a concepção de um circuito impresso no qual utilizam componentes cada vez menores e com alta velocidade de processamento. Porém, com a miniaturização dos componentes e redução das dimensões das placas de circuitos impressos surgem problemas de compatibilidade e interferência eletromagnética. Os estudos desses fenômenos demandam alto grau de esforços para os cálculos dos resultados. Diante dessa dificuldade são introduzidos softwares especialistas que utilizam algoritmos otimizados, obtendo melhores resultados em curto espaço de tempo. A fim de estudar os efeitos da compatibilidade e interferência eletromagnética usou-se uma placa de circuito impresso, de uma central telefônica. Através de simulações de integridade de sinal e compatibilidade eletromagnética pode-se fazer ajustes nas placas para atender às normas das agências reguladoras
The printed circuit boards are the basis of all equipment used today. The boards previously occupied large spaces and were connected by wire, valves and electromechanical components. With the development of integrated circuits emerged techniques for designing a printed circuit on which uses smaller and smaller components with high processing speed. But with the miniaturization of components and reduction of printed circuit boards dimensions, problems of electromagnetic compatibility and interference arises. Studies of these phenomena require a high degree of effort for the calculations results. Given this difficulty the introduced using specialist software algorithms optimized, permits obtaining better results. In order to study the effects of electromagnetic interference and compatibility it was used a printed circuit board in the development of a telephone exchange. Through simulations, signal integrity and electromagnetic compatibility can make adjustments on the boards in order that the board was able to be manufactured and sold meeting the standards of compatibility and electromagnetic interference
Pimenta, Wallace Alane. "Projeto e caracterização de um filtro gm-C sub-hertz integrado de ultra-baixo consumo". [s.n.], 2011. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259235.
Texto completoDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação
Made available in DSpace on 2018-08-18T14:24:01Z (GMT). No. of bitstreams: 1 Pimenta_WallaceAlane_M.pdf: 1696709 bytes, checksum: 2f32b6a38a0f8cb824562743faee308d (MD5) Previous issue date: 2011
Resumo: Este trabalho envolve o estudo de uma nova arquitetura para filtros integrados com freqüência de corte em sub-hertz, orientado para aplicações na área biomédica, possuindo requisitos como baixo consumo e baixa tensão de operação. Devido a sua aplicação também em sistemas implantáveis, o circuito deve operar com tensão de alimentação variando de 0,9V até 1,6V. Para as aplicações envolvendo circuitos implantáveis, as variações de temperatura não são críticas, embora o circuito tenha sido projetado para uma variação de 0°C até 100°C. Este estudo engloba análise, projeto, simulação, fabricação e caracterização experimental do filtro, sendo também testado com um modelo de sinal de eletrocardiograma (ECG). O filtro proposto é do tipo gm-C e se utiliza do controle da impedância vista pela fonte de um transistor NMOS para o ajuste da freqüência de corte. Comparativamente a outras topologias, possui vantagens como o simples controle da freqüência de corte, além da facilidade de imposição de uma tensão de modo-comum. Em termos de desvantagens, uma das principais está no fato de haver distorções significativas para sinais de alta amplitude (tipicamente acima de algumas dezenas de mili-volts). Na maioria das aplicações biomédicas, ou mesmo, por exemplo, sinais de origem sísmica, onde ambos possuem componentes de freqüência bem baixas, as amplitudes são de baixa magnitude. O principal parâmetro testado no circuito foi a freqüência de corte e seu ajuste com a corrente de polarização. Ainda, de forma a testar a capacidade do circuito de processar um sinal sem distorção, impondo um modo comum ao mesmo, foi utilizado o padrão adotado pela norma européia CENELEC (European Committee for Electrotechnical Standardization) para o sinal de ECG. No desenvolvimento foram utilizadas técnicas de projeto para circuitos de baixa potência, assim como utilização do modelo compacto ACM (Advanced Compact Model) para dimensionamento e cálculos manuais, obtendo-se expressões simples para a freqüência de corte. Fatores importantes para este tipo de projeto como correntes de fuga e nível de inversão do canal foram considerados, assim como as influências das capacitâncias parasitas. As correntes de fuga possuem um modelamento muitas vezes questionável e impreciso. Deste modo, de forma a obter uma idéia clara das fugas envolvidas, duzentos transistores NMOS unitários (0,8?m/10?m) foram colocados em paralelo para medir a fuga nas junções em função da temperatura e tensão reversa de polarização. Os dados obtidos de dez amostras de um mesmo lote mostraram um comportamento dentro do esperado. A média medida das correntes de fuga de um transistor unitário para as temperaturas de 27°C e 85°C foram respectivamente 46fA e 3,4pA. Dois filtros foram projetados para obter uma maior flexibilidade nos testes. Ambos os filtros se utilizam de uma fonte de corrente proporcional à temperatura (PTAT) única de valor típico medido igual a 5,65nA como polarização. Cada filtro se utiliza de um OP-AMP para impor o modo-comum e um divisor de corrente de Bult, obtendo-se uma corrente da ordem de pA para polarizar o filtro propriamente dito. O primeiro filtro usa a própria corrente de PTAT para polarização do nó de entrada que define a freqüência de corte. Com isto, é possível uma compensação de primeira ordem para sua variação com temperatura. O segundo filtro possui uma entrada de corrente independente, de forma que a mesma pode ser alterada externamente, possibilitando verificar a variação da freqüência de corte em função da polarização. A verificação funcional dos sub-circuitos que constituem o filtro, assim como todo o sistema, foi realizada utilizando-se simuladores SMASH/PSPICE/Cadence com modelos Bsim3v3, considerando-se a variação dos parâmetros de processo e intervalo de temperatura de 0ºC à 100ºC. O layout do circuito foi realizado através do programa Cadence, e possui uma área efetiva de 0,263mm2 para os dois filtros. A fabricação foi feita na foundry da AMS, usando-se tecnologia CMOS 0,35?m. A caracterização experimental envolveu análise da freqüência de corte, fugas em junções, resposta a um sinal de ECG, consumo e, comportamento com relação à tensão de alimentação. Resultados experimentais para a freqüência de corte do primeiro filtro, em dez amostras, resultaram em uma média de 2,38Hz e desvio padrão de 0,32Hz. A corrente de referência PTAT apresentou uma média de 6,90nA e um desvio padrão de 1,04nA. O comportamento PTAT da mesma pôde ser observado experimentalmente (de forma indireta) na faixa de 27°C à 85°C. A freqüência de corte em função da corrente de polarização foi analisada usando-se o segundo filtro, que confirmou a dependência linear por quase uma década de variação da corrente de entrada. Também, as respostas aos padrões de sinal de ECG de baixa e alta amplitude foram analisadas com sucesso no primeiro filtro. O trabalho teve seus objetivos alcançados, realizando etapas de especificação, projeto, layout e caracterização. Os resultados experimentais obtidos estão dentro do esperado, validando a arquitetura proposta de um filtro passa-altas, totalmente integrado, com freqüência de corte em sub-hertz
Abstract: This work aims the study of a new topology for integrated filters with cut-off frequencies around sub-hertz, oriented to biomedical applications, having requisites as low consumption and low voltage operation. Due to its application also in implantable systems, the circuit must operate with supply voltage varying from 0.9V to 1.6V. For applications involving implantable circuits, temperature variations are not critical, although this circuit was designed for an operation from 0ºC to 100ºC. This study conducts analyses, design, simulation, fabrication and experimental characterization of the filter, being tested with an electrocardiogram signal (ECG). The proposed filter is a gm-C type and uses the control of the impedance seen from the source of a NMOS transistor to adjust the cut-off frequency. Comparatively to other topologies, it has advantages as simple cut-off frequency control and its easiness to impose a common-mode voltage. As drawbacks, one of the most significant is in the fact of having significant distortions with high amplitude signals (tipically above some tens of milli-volts). In most biomedical applications, or even signals with a seismic origin, for example, where both have very low frequency components, their amplitudes are low in magnitude. The main tested parameter in the circuit was the cut-off frequency and its adjustment with the biasing current. Besides, as a test for the circuit capability of processing a signal without distortion, while imposing it a common-mode, it was used a standard from an European norm called CENELEC (European Committee for Electrotechnical Standardization) for the ECG signal. In the development were used design techniques for low power circuits, as well as the use of the compact model ACM (Advanced Compact Model) for dimensioning and hand calculations, getting simple expression for the cut-off frequency. Important factors for this kind of project as leakage current and channel inversion level were considered, also the influence of stray capacitances. The leakage current has a doubtful and imprecise modeling. Herewith, as a way to get a better idea of leakage values involved, two hundred unity NMOS transistors (0,8?m/10?m) were placed in parallel in order to measure the junction leakages as a function of temperature and reverse voltage biasing. The obtained data for ten samples of a single batch showed a behavior as expected. The mean value for the leakage currents of a unity transistor for temperatures between 27ºC and 85ºC were repectivelly, 46fA and 3.4pA. Two filters were designed to obtain a larger flexibility during the tests. Both filters use a unique PTAT current source with measured typical value equal to 5,65nA as biasing. Each filter uses an OP-AMP to impose a common-mode voltage and a Bult current divider, getting a current with a magnitude of pA to bias the filter itself. The first filter uses the proportional to temperature (PTAT) current directly from source to bias the input branch that defines the cut-off frequency. The second filter has and independent input, so that it can be changed externally, allowing to verify the cut-off frequency as a function of biasing current. The functional verification of the sub-circuits that build-up the filter, as the whole system, was performed using simulators SMASH/PSPICE/Cadence with Bsim3v3 models, considering the process parameters variations and temperature interval from 0ºC to 100ºC. The circuit layout was developed through Cadence program, and has an effective area of 0,263mm2 for both filters. The fabrication was done on AMS foundry, using the CMOS 0.35?m technology. The experimental characterization considered cut-off frequency analysis, junction leakages, response to an ECG signal, consumption and, behavior with respect to supply voltage. Experimental results for cut-off frequency of the first filter, on ten samples, resulted in a mean value of 2.38Hz with a standard deviation of 0.32Hz. The PTAT current presented a mean value of 6.90nA with 1.04nA of standard deviaton. The PTAT behavior of this current could be experimentally observed on range of 27ºC to 85ºC. The cut-off frequency as a function of biasing current was analyzed using the second filter, which confirmed the linear dependency for almost a decade of input current variation. Also, the responses to ECG standard signals of low and high amplitudes were analyzed successfully on the first filter. This work has achieved its purpose, making specifications stages, design, layout and characterization. The experimental results obtained are within expected, validating the proposed architecture of a high-pass filter, fully integrated, with cut-off frequency in sub-hertz
Mestrado
Eletrônica, Microeletrônica e Optoeletrônica
Mestre em Engenharia Elétrica
Klimach, Hamilton Duarte. "Modelo do descasamento (mismatch) entre transistores MOS". reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2008. http://hdl.handle.net/10183/14723.
Texto completoMany mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.
Leite, Rogerio Lara. "Utilização de equipamentos automaticos de teste em circuitos integrados digitais". [s.n.], 1994. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259330.
Texto completoDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica
Made available in DSpace on 2018-07-19T16:00:39Z (GMT). No. of bitstreams: 1 Leite_RogerioLara_M.pdf: 681548 bytes, checksum: 4d0c0a495d19d9b6c369eb38102a2ce4 (MD5) Previous issue date: 1994
Resumo: Este trabalho comenta alguns aspectos importantes do teste automático de um cir cuito integrado digital. Apresenta os principais tipos de testes elétricos realizados por um equipamento automático de teste, comentando as diferenças dos testes dependendo da tecnologia do componente, nas diversas fases da vida de um circuito integrado digital. São descritos, de forma suscinta, os principais mecanismos de falhas em CI's digitais e são apresentadas as principais medições elétricas necessárias para avaliar o desempenho de um circuito integrado. Descrevemos também o equipamento automático de teste (ATE) e sua linguagem de programação, comentando como esta máquina é importante para testar circuitos integrados digitais. O trabalho termina com dois programas de teste reais, escritos em Pascal, comentando os resultados das medições de cada programa
Abstract: This work comments some important aspects of the digital integrated circuit automatic test. It presents the most common electrical tests done by an Automatic Test Equipment - ATE. The test differences depending on chip technology in the various steps of the integrated circuit life are commented. The main IC's digital faults and failures mechanisms are commented in a introductory way. The principal electrical measurements necessary to estimate the performance of an digital IC¿s presented. The architecture and the language of the ATE is presented , discussing how this machine is important to test digital integrated circuits. The work ends with two real test programs, written in Pascal commenting the results of the measurements of each test program
Mestrado
Mestre em Engenharia Elétrica
Libros sobre el tema "Circuitos integrados"
Flaquer, Miguel. Manual de circuitos integrados: En t.v. color y blanco y negro. México, D.F: Editores Mexicanos Unidos, 1987.
Buscar texto completoMcMenamin, J. Michael. Applied electronic devices and analog ICs. Albany, NY: Delmar Publishers, 1995.
Buscar texto completoMike, Wharton, ed. El chip: [qué es y qué puede hacer]. Madrid: Plesa, 1985.
Buscar texto completoSimpósio, Brasileiro de Concepção de Circuitos Integrados (5th 1990 Ouro Preto Minas Gerais Brazil). 5o. Simpósio Brasileiro de Concepção de Circuitos Integrados, V SBCCI. [Belo Horizonte, Brazil]: As Sociedades, 1990.
Buscar texto completoOperational amplifiers with linear integrated circuits. 2a ed. Columbus: Merrill, 1990.
Buscar texto completoProyecto Plurinacional de Desarrollo Turístico., Organization of American States. Dept. of Regional Development. y Seminario Binacional sobre Integración Turística en la Región de Los Lagos, Argentina-Chile., eds. Circuitos turísticos integrados en la Región de Los Lagos argentino-chilenos. Washington, D.C: Secretaría Ejecutiva para Asuntos Económicos y Sociales, Departamento de Desarrollo Regional, Organización de los Estados Americanos, 1987.
Buscar texto completoSymposium, on Integrated Circuits and Systems Design (18th 2005 Florianópolis Santa Catarina Brazil). Proceedings: SBCCI 2005 : 18th Symposium on Integrated Circuits and Systems Design : Floriannópolis, Brazil, September 4-7, 2005 : chip on the island. New York, N.Y: ACM, 2005.
Buscar texto completoS, Sedra Adel, ed. Laboratory explorations for Microelectronic circuits. New York: Oxford University Press, 1998.
Buscar texto completoSBMICRO (Conference) (19th 2004 Porto de Galinhas, Brazil). Microelectronics technology and devices, SBMICRO 2004: Proceedings of the nineteenth international symposium. Editado por Santos E. J. P, Ribas Renato P, Swart J, Electrochemical Society Electronics Division, Sociedade Brasileira de Microeletrônica, Sociedade Brasileira de Computação y Simpósio Brasileiro de Concepção de Circuitos Integrados (17th : 2004 : Porto de Galinhas, Brazil). Pennington, NJ: Electrochemical Society, 2004.
Buscar texto completoChaves, Antônio. Direitos autorais na computação de dados: Software, circuitos integrados, videojogos, embalagem criativa, duração dos direitos conexos. São Paulo: Editora LTr, 1996.
Buscar texto completoCapítulos de libros sobre el tema "Circuitos integrados"
Casaleiro, João Carlos Ferreira de Almeida, Luís Augusto Bica Gomes Oliveira y Igor M. Filanovsky. "Two-Integrator Oscillator". En Analog Circuits and Signal Processing, 127–46. Cham: Springer International Publishing, 2018. http://dx.doi.org/10.1007/978-3-030-00740-9_7.
Texto completoWillingham, Scott D. y Ken Martin. "Precision High-Frequency Continuous-Time Integrator Circuits in BiCMOS". En Integrated Video-Frequency Continuous-Time Filters, 141–208. Boston, MA: Springer US, 1995. http://dx.doi.org/10.1007/978-1-4615-2347-5_5.
Texto completoChatterjee, Shouri, Kong Pang Pun, Nebojša Stanić, Yannis Tsividis y Peter Kinget. "Weak Inversion MOS Varactors for Tunable Integrators". En Analog Circuit Design Techniques at 0.5 V, 49–60. Boston, MA: Springer US, 2007. http://dx.doi.org/10.1007/978-0-387-69954-7_3.
Texto completoGazda, Piotr, Michał Nowicki, Maciej Kachniarz, Maciej Szudarek y Roman Szewczyk. "Active LR Integrator Circuit for Drift-Free Fluxmeter". En Automation 2017, 519–26. Cham: Springer International Publishing, 2017. http://dx.doi.org/10.1007/978-3-319-54042-9_51.
Texto completoAmit, Roee. "Towards Synthetic Gene Circuits with Enhancers: Biology’s Multi-input Integrators". En Subcellular Biochemistry, 3–20. Dordrecht: Springer Netherlands, 2012. http://dx.doi.org/10.1007/978-94-007-5055-5_1.
Texto completoBadrieh, Fuad. "Signal Construction in Terms of Convolution Integrals". En Spectral, Convolution and Numerical Techniques in Circuit Theory, 415–35. Cham: Springer International Publishing, 2018. http://dx.doi.org/10.1007/978-3-319-71437-0_20.
Texto completoTurpin, Baptiste, Eline Y. Bijman, Hans-Michael Kaltenbach y Jörg Stelling. "Population Design for Synthetic Gene Circuits". En Computational Methods in Systems Biology, 181–97. Cham: Springer International Publishing, 2021. http://dx.doi.org/10.1007/978-3-030-85633-5_11.
Texto completoLavanya, Malladi Lakshmi, Avireni Srinivasulu y V. Venkata Reddy. "ZC-CDTA Based Integrator Circuit Using Single Passive Component". En Lecture Notes in Electrical Engineering, 179–87. Singapore: Springer Singapore, 2018. http://dx.doi.org/10.1007/978-981-10-8234-4_16.
Texto completoWorapishet, Apisak, Jirayuth Mahattanakul y Chris Toumazou. "A Very High-Frequency Transistor-Only Linear Tunable Companding Current-Mode Integrator". En Research Perspectives on Dynamic Translinear and Log-Domain Circuits, 81–87. Boston, MA: Springer US, 2000. http://dx.doi.org/10.1007/978-1-4757-6414-7_6.
Texto completoPrasad, Deepak y Vijay Nath. "Design of CMOS Integrator Circuit for Sigma Delta ADC for Aerospace Application". En Lecture Notes in Networks and Systems, 377–83. Singapore: Springer Singapore, 2017. http://dx.doi.org/10.1007/978-981-10-3953-9_36.
Texto completoActas de conferencias sobre el tema "Circuitos integrados"
DE SOUZA ZANOTELLI, GUILHERME y ROBERTO LACERDA DE ORIO. "Confiabilidade de Interconexões Metálicas de Circuitos Integrados: Modelagem e Simulação". En XXIV Congresso de Iniciação Científica da UNICAMP - 2016. Campinas - SP, Brazil: Galoa, 2016. http://dx.doi.org/10.19146/pibic-2016-50745.
Texto completoSouza, Cleonilson, Raimundo Freire y Francisco Assis. "Usando o Algoritmo de Berlekamp-Massey em Testes de Circuitos Integrados". En XXII Simpósio Brasileiro de Telecomunicações. Sociedade Brasileira de Telecomunicações, 2005. http://dx.doi.org/10.14209/sbrt.2005.794.
Texto completoJurgina, Laura Quevedo, Matheus F. Pontes, Clayton R. Farias, Guilherme Manske, Rafael B. Schvittz, Paulo F. Butzen y Leomar Soares Rosa Júnior. "CREsT - Uma Ferramenta para o Auxílio do Ensino de Confiabilidade em Circuitos Digitais". En Simpósio Brasileiro de Informática na Educação. Sociedade Brasileira de Computação - SBC, 2021. http://dx.doi.org/10.5753/sbie.2021.218522.
Texto completoTrindade, Raphael Fonte Boa y Carlos Augusto Paiva Silva Martins. "Uma Arquitetura de Multiprocessadores em Chip Reconfiguráveis, RCMP". En Anais Estendidos do Workshop em Sistemas Computacionais de Alto Desempenho. Sociedade Brasileira de Computação - SBC, 2006. http://dx.doi.org/10.5753/wscad_estendido.2006.18962.
Texto completoSilva, Catharina Luiza Dias, Pedro Bonfim Segobia, Vitor Pereira Silva, Roberta Bastos de Oliveira, Michele Tereza Marques Carvalho y Raissa Seichi Marchiori. "Internet das coisas aplicada à análise e correlação de dados da construção civil". En SIMPÓSIO BRASILEIRO DE TECNOLOGIA DA INFORMAÇÃO E COMUNICAÇÃO NA CONSTRUÇÃO. Antac, 2021. http://dx.doi.org/10.46421/sbtic.v3i00.611.
Texto completoRodrigues, Vanessa, Ricardo Jardel Silveira, Thomaz Edson Veloso y Giovanni Barroso. "Utilização de FPGAs em Nuvem para o Ensino de Circuitos Integrados Reprogramáveis em um Curso de Engenharia de Computação". En VIII Congresso Brasileiro de Informática na Educação. Brazilian Computer Society (Sociedade Brasileira de Computação - SBC), 2019. http://dx.doi.org/10.5753/cbie.wcbie.2019.347.
Texto completoSouza Batista, Leandro, Luis Claudio De Oliveira Silva y João Viana da Fonseca Neto. "Projeto de um Sistema de Suprimento de Energia para um Nanossatélite Educacional baseado em Busca do Ponto de Máxima Potência". En Congresso Brasileiro de Automática - 2020. sbabra, 2020. http://dx.doi.org/10.48011/asba.v2i1.1034.
Texto completoBessa Leão, Pedro Arthur, Willian Félix Souza e Silva, Carlos Renato Borges dos Santos, Lucas Frazão Bispo y Lucas Frederico Jardim Meloni. "PROTÓTIPO EDUCACIONAL DE UM INVERSOR MULTINÍVEL DE BAIXO CUSTO UTILIZANDO ARDUINO E L298N". En XVIII CEEL – Conferência de Estudos em Engenharia Elétrica. Universidade Federal de Uberlândia, 2020. http://dx.doi.org/10.14295/2596-2221.xviiiceel.2020.564.
Texto completoGlauber de Lima Alves, Erik, Felipe Silva Lima, Kaline Ventura, Celso Rosendo Bezerra Filho y Andersson Oliveira. "Influência do incremento de tempo e das dimensões da malha na solução de um problema de transferência de calor em circuitos integrados em grande escala utilizando os métodos implícito e explícito de diferenças finitas". En XI Congresso Nacional de Engenharia Mecânica - CONEM 2022. ABCM, 2022. http://dx.doi.org/10.26678/abcm.conem2022.con22-0300.
Texto completoMoroz, Volodymyr y Anastasiia Vakarchuk. "Numerical Integrators on Electrical Circuits’ Transient Calculation". En 2021 22nd International Conference on Computational Problems of Electrical Engineering (CPEE). IEEE, 2021. http://dx.doi.org/10.1109/cpee54040.2021.9585266.
Texto completoInformes sobre el tema "Circuitos integrados"
Filippo, Agustín, Carlos Guaipatín, Lucas Navarro y Federico Wyss. México y la cadena de valor de los semiconductores: oportunidades de cara al nuevo escenario global. Banco Interamericano de Desarrollo, junio de 2022. http://dx.doi.org/10.18235/0004276.
Texto completo