Relevant bibliographies by topics / Circuits digitaux / Dissertations / Theses
To see the other types of publications on this topic, follow the link: Circuits digitaux.

Dissertations / Theses on the topic 'Circuits digitaux'

Author: Grafiati
Published: 4 June 2021
Last updated: 28 January 2023

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the top 50 dissertations / theses for your research on the topic 'Circuits digitaux.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.

1

Krischer, Stefan. "Méthodes de vérification de circuits digitaux." Vandoeuvre-les-Nancy, INPL, 1994. http://www.theses.fr/1994INPL043N.

Full text
Abstract:
Cette thèse propose des outils pour la vérification formelle de la correction de circuits matériels. Pour la vérification de la correction d'un circuit combinatoire par rapport a sa spécification, une nouvelle méthode pour spécifier des fonctions booléennes est présentée, les systèmes de réécriture booléens (BTRS), puis une transformation d'un BTRS en deux expressions booléennes est décrite qui permet de vérifier la correction, la complétude et la cohérence d'une spécification par rapport a une implémentation. Pour la vérification de circuits séquentiels, deux nouveaux algorithmes qui décident
APA, Harvard, Vancouver, ISO, and other styles
2

Archambeau, Éric. "Test fonctionnel des circuits intégrés digitaux." Grenoble INPG, 1985. http://tel.archives-ouvertes.fr/tel-00316164.

Full text
Abstract:
L'objet de cette thèse est l'étude de deux méthodes de génération automatique de vecteurs de test pour les circuits intégrés digitaux. Après un rappel des problèmes actuels posés par le test des circuits VLSI (partie I), deux méthodes de génération automatique de vecteurs de test adressant deux types différents d'hypothèses de pannes sont présentées: une méthode heuristique de génération de vecteurs (partie II) et une méthode de test pseudo-exhaustif (partie III)
APA, Harvard, Vancouver, ISO, and other styles
3

Archambeau, Eric Saucier Gabrièle. "Test fonctionnel des circuits intégrés digitaux." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00316164.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Láník, Jan. "La réduction de consommation dans les circuits digitaux." Thesis, Université Grenoble Alpes (ComUE), 2016. http://www.theses.fr/2016GREAM016/document.

Full text
Abstract:
Le sujet de cette thèse est la réduction de consommation dans les circuits digitaux, et plus particulièrement dans ce cadre les méthodes basées sur la réduction de la fréquence de commutation moyenne, au niveau transistor. Ces méthodes sont structurelles, au sens où elles ne sont pas liées à l’optimisation des caractéristiques physique du circuit mais sur la structure de l’implémentation logique, et de ce fait parfaitement indépendantes de la technologie considérée. Nous avons développé dans ce cadre deux méthodes nouvelles. La première est basée sur l’optimisation de la structure de la partie
APA, Harvard, Vancouver, ISO, and other styles
5

Pierre, Laurence. "Représentation fonctionnelle et preuve automatisée de circuits digitaux." Aix-Marseille 1, 1990. http://www.theses.fr/1990AIX11308.

Full text
Abstract:
L'objet de cette these est la verification formelle de circuits digitaux syndrones consideres au niveau transfert de registres. Le processus de preuve s'insere dans le systeme de cao cascade, ie les circuits sont decrits au moyen du hdl associe, et les descriptions sont transformees automatiquement de facon a satisfaire les formats d'entree des demonstrateurs mis en jeu pour la verification. Suivant le type de circuit a traiter, le processus de preuve choisit l'un des deux systemes de demonstration suivants le demonstrateur de tautologie tache, ou le systeme inductif de boyer-moore. Cette thes
APA, Harvard, Vancouver, ISO, and other styles
6

Girard, Patrick. "Diagnostic de pannes temporelles dans les circuits digitaux." Montpellier 2, 1992. http://www.theses.fr/1992MON20053.

Full text
Abstract:
L'objet de cette these est le developpement d'une methodologie de diagnostic des pannes temporelles dans les circuits digitaux. Nous avons propose une alternative a l'utilisation de la simulation de fautes, basee sur l'analyse de chemins critiques. Les resultats obtenus ont permis de mettre en evidence la surete et la precision du processus de diagnostic
APA, Harvard, Vancouver, ISO, and other styles
7

Rogacki, Rémy. "Simulation symbolique de descriptions comportementales de circuits digitaux." Montpellier 2, 1992. http://www.theses.fr/1992MON20222.

Full text
Abstract:
La simulation symbolique est une méthode de vérification dérivée de la simulation conventionnelle dans laquelle les valeurs numériques des entrées du modèle sont remplacées par des symboles. La simplification de ces valeurs symboliques constitue un point important d'une part, pour une mise en œuvre efficace de cette technique de simulation et, d'autre part, pour fournir des informations significatives au concepteur. Un simulateur symbolique de descriptions comportementales de circuits digitaux est présenté. Le mécanisme de simulation, adapté a la représentation interne de la description VHDL,
APA, Harvard, Vancouver, ISO, and other styles
8

Salem, Ashraf Mohamed El-Farghly. "Vérification formelle des circuits digitaux décrits en VHDL." Grenoble 1, 1992. http://tel.archives-ouvertes.fr/tel-00340910.

Full text
Abstract:
L'objet de cette these est la verification formelle des circuits digitaux decrits en vhdl. Nous avons, en premier lieu restreint vhdl pour le rendre utilisable par les outils de preuve existants, en proposant un sous-ensemble, appele p-vhdl, afin de decrire les circuits combinatoires et les circuits sequentiels synchrones. Un tel sous ensemble a une semantique beaucoup plus simple que celle de vhdl complet. En fait, le retard delta a ete remplace par une simple fonction de sequencement. Et l'echelle de temps devient la periode de l'horloge. Ainsi, la machine d'etat fini a pu etre utilisee comm
APA, Harvard, Vancouver, ISO, and other styles
9

Salem, Ashraf Mohamed El-Farghly Borrione Dominique Caspi Paul Anceau François. "Vérification formelle des circuits digitaux décrits en VHDL." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00340910.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Michel, Xavier. "Contribution à l'optimisation automatique de circuits digitaux CMOS submicroniques." Montpellier 2, 2003. http://www.theses.fr/2003MON20111.

Full text
APA, Harvard, Vancouver, ISO, and other styles
11

Kessaci, Kamel. "Synthèse de circuits digitaux synchrones par transformations de programmes fonctionnels." Toulouse, ENSAE, 1992. http://www.theses.fr/1992ESAE0007.

Full text
Abstract:
Avec la complexité croissante des circuits VLSI, la recherche de méthodes formelles de conception de circuits devient nécessaire pour atteindre l'objectif de circuits zéro-défaut dans les délais escomptés. Dans le cadre des circuits digitaux synchrones, nous proposons une méthodologie de conception de circuits descendante par transformations de programmes. La transformation de programmes consiste à dériver une réalisation à partir de sa spécification comportementale de haut niveau. La synthèse de circuits par transformations de programmes qualifie ce processus de réalisation. Pour cela, nous a
APA, Harvard, Vancouver, ISO, and other styles
12

Dumas, David. "Diagnostic et simulation de pannes temporelles dans les circuits digitaux." Montpellier 2, 1994. http://www.theses.fr/1994MON20177.

Full text
Abstract:
Cette etude se situe dans le cadre de la simulation et du diagnostic de pannes temporelles dans les circuits integres digitaux. Si ces operations sont parfaitement maitrisees pour des pannes fonctionnelles franches, elles posent un certain nombre de problemes pour les pannes temporelles. Ces pannes temporelles modelisent les defauts physiques ou les defauts de conception produisant des dysfonctionnements logiques a haute frequence uniquement. L'objet de cette these est le developpement d'une methode efficace de simulation de pannes temporelles, et l'amelioration d'une methode de diagnostic dev
APA, Harvard, Vancouver, ISO, and other styles
13

Hassouni, Larbi. "Etude et développement d'un simulateur symbolique comportemental de circuits digitaux." Aix-Marseille 3, 1987. http://www.theses.fr/1987AIX30060.

Full text
APA, Harvard, Vancouver, ISO, and other styles
14

Hassouni, Larbi. "Etude et développement d'un simulateur symbolique comportemental de circuits digitaux." Grenoble 2 : ANRT, 1987. http://catalogue.bnf.fr/ark:/12148/cb37605853c.

Full text
APA, Harvard, Vancouver, ISO, and other styles
15

Virazel, Arnaud. "Test intégré des circuits digitaux : analyse et génération de séquences aléatoires adjacentes." Montpellier 2, 2001. http://www.theses.fr/2001MON20094.

Full text
APA, Harvard, Vancouver, ISO, and other styles
16

Avot, Grégoire. "Analyse temporelle des circuits intégrés digitaux CMOS, pour les technologies profondément submicroniques." Paris 6, 2003. http://www.theses.fr/2003PA066009.

Full text
APA, Harvard, Vancouver, ISO, and other styles
17

Jacomino, Mireille. "Sur la théorie du test des circuits digitaux : mesures de la confiance." Grenoble INPG, 1989. http://tel.archives-ouvertes.fr/tel-00332734.

Full text
Abstract:
Dans ce mémoire 6 mesures sont formellement définies. Elles sont applicables à toute méthode de test. Des relations entre ces mesures sont démontrées et elles sont comparées par rapport à deux critères. La qualité de la mesure et sa difficulté d'estimation. Il apparait que l'une de ces mesures est la plus significative et qu'une autre mesure est la plus facile à calculer. Une nouvelle approche, intermédiaire entre ces deux mesures est alors introduite. Elle permet d'estimer de façon très précise la mesure la plus significative à l'aide de la plus facile a calculer que l'on applique a des sous-
APA, Harvard, Vancouver, ISO, and other styles
18

Jacomino, Mireille David René Courtois Bernard. "Sur la théorie du test des circuits digitaux mesures de la confiance /." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00332734.

Full text
APA, Harvard, Vancouver, ISO, and other styles
19

Bannino, Joseph. "Approche connexionniste pour la génération automatique de séquences de test de circuits digitaux." Chambéry, 1997. http://www.theses.fr/1997CHAMS007.

Full text
Abstract:
Ce travail porte sur la génération automatique de séquences de test afin de détecter des défaillances de circuits logiques décrits au niveau structurel. Le problème posé étant NP-complet, une recherche exhaustive de solutions n'est pas exploitable. L'approche développée dans cette thèse définit un modèle connexioniste (pour représenter les circuits) et des principes de génération (méthodes de résolution pour générer des séquences de test). Le modèle, qui associe un réseau d'automates à seuil à une fonction logique, est parallèle par nature. Il est construit de façon à connaître l'état global d
APA, Harvard, Vancouver, ISO, and other styles
20

Pires, Ricardo. "Test et conception de circuits intégrés digitaux : du niveau comportemental au niveau transferts de registres." Montpellier 2, 1998. http://www.theses.fr/1998MON20041.

Full text
Abstract:
Cette these a comme sujet la prise en compte du critere de testabilite pendant la synthese d'architectures de circuits integres numeriques. Une methode de synthese d'architectures en vue du test est developpee. Elle consiste d'abord a synthetiser des chemins de donnees tout en minimisant leur nombre de fautes non-testables. Pour ce faire, les problemes de testabilite des chemins de donnees sont identifies par une methode d'analyse de testabilite que nous avons developpee et ils sont regles pendant l'allocation de registres. Ensuite, nous etudions le probleme de la testabilite d'un chemin de do
APA, Harvard, Vancouver, ISO, and other styles
21

Al, Mahrous Mazen. "Génération de test fonctionnel de circuits digitaux décrits avec un langage déclaratif : Lustre." Phd thesis, Grenoble INPG, 1990. http://tel.archives-ouvertes.fr/tel-00337894.

Full text
APA, Harvard, Vancouver, ISO, and other styles
22

Mahrous, Mazen al Bellon Catherine Mazaré Guy Borrione Dominique Landrault Christian. "Génération de test fonctionnel de circuits digitaux décrits avec un langage déclaratif Lustre /." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00337894.

Full text
APA, Harvard, Vancouver, ISO, and other styles
23

Mohamed, Mohamed Hassan Wahba Ayman. "Diagnostic des erreurs de conception dans les circuits digitaux : le cas des erreurs simples." Grenoble 1, 1997. http://www.theses.fr/1997GRE10086.

Full text
Abstract:
Le diagnostic automatique des erreurs de conception est un probleme important dans le domaine de la cao. Bien que des outils automatises de synthese soient employes pour generer des structures de circuits correctes-par-construction, celles-ci sont souvent modifiees manuellement pour refleter des petites modifications faites sur la specification, ou pour ameliorer certaines caracteristiques critiques de la conception. Les outils de verification peuvent reveler l'existence d'erreurs, mais ils ne donnent aucune information sur leurs emplacements ou la facon de les corriger. Ces outils generent se
APA, Harvard, Vancouver, ISO, and other styles
24

Larguier, Laurent. "Analyse de l'impact du bruit de commutation sur les blocs digitaux des circuits intégrés CMOS." Montpellier 2, 2008. http://www.theses.fr/2008MON20191.

Full text
APA, Harvard, Vancouver, ISO, and other styles
25

Sun, Zhenzhou. "Amélioration de la localisation de défauts dans les circuits digitaux par diagnostic au niveau transistor." Thesis, Montpellier 2, 2014. http://www.theses.fr/2014MON20018/document.

Full text
Abstract:
La croissance rapide dans le domaine des semi-conducteurs fait que les circuits digitaux deviennent de plus en plus complexes. La capacité à identifier la cause réelle d'une défaillance dans un circuit digital est donc critique. Le diagnostic logique est une procédure qui permet de localiser une erreur observée dans un circuit fautif, l'analyse de défaillance peut être ensuite appliquée pour déterminer la cause réelle de cette erreur. Un diagnostic efficace et précis est donc fondamental pour améliorer les résultats de l'analyse de défaillance et augmenter éventuellement le rendement de produc
APA, Harvard, Vancouver, ISO, and other styles
26

Capocchi, Laurent. "Simulation concurrente de fautes comportementales pour des systèmes à événements discrets : Application aux circuits digitaux." Phd thesis, Université Pascal Paoli, 2005. http://tel.archives-ouvertes.fr/tel-00165440.

Full text
Abstract:
La Simulation Comparative et Concurrente (SCC) permet d'effectuer plusieurs simulations d'un système en une seule<br />exécution. Une des premières applications de la SCC a été la Simulation de Fautes Concurrente (SFC) permettant la simu-<br />lation de fautes au sein des systèmes digitaux décrits au niveau portes logiques. De nos jours, les concepteurs de circuits<br />évitent de travailler sur ces modèles logiques et préfèrent utiliser des descriptions plus abstraites basées sur des langages<br />de description de matériel comme le VHDL (Very high speed integrated circuits Hardware Descripti
APA, Harvard, Vancouver, ISO, and other styles
27

Capocchi, Laurent. "Simulation concurente de fautes comportementales pour des systèmes à évènements discrets : application aux circuits digitaux." Corte, 2005. http://www.theses.fr/2005CORT3088.

Full text
Abstract:
La Simulation Comparative et Concurrente (SCC) permet d'effectuer plusieurs simulations d'un système en une seule exécution. Une des premières applications de la SCC a été la simulation de Fautes Concurrente (SFC) permettant la simulation de fautes au sein des systèmes digitaux décrits au niveau portes logiques. De nos jours, les concepteurs de circuits évitent de travailler sur ces modèles logiques et préfèrent utiliser des descriptions plus abstraites basées sur des langages de description de matériel comme le VHDL (Very high speed integrated circuits Hardware Description Language). Ces lang
APA, Harvard, Vancouver, ISO, and other styles
28

Federici, Dominique. "Simulation de fautes comportementales de systèmes digitaux décrits à haut niveau d'abstraction en VHDL." Corte, 1999. http://www.theses.fr/1999CORT3039.

Full text
Abstract:
L’étude présentée dans ce mémoire entre dans le cadre de la conception des systèmes digitaux à très haute échelle d’intégration. Le but de notre travail est la définition et le développement d'un simulateur de fautes pour des systèmes digitaux décrits à haut niveau d'abstraction selon un point de vue comportemental. Pour accomplir cette tache, nous avons développé une approche intégrant les quatre étapes suivantes : - étude d'une modélisation adéquate explicitant les concepts de base des descriptions comportementales, en particulier la séparation données/commande. - choix d'un modèle de fautes
APA, Harvard, Vancouver, ISO, and other styles
29

Djafari, Mustapha-Kamel. "Modélisation en vue du test des flux de contrôle et des flux de données des descriptions comportementales de circuits digitaux." Montpellier 2, 1991. http://www.theses.fr/1991MON20238.

Full text
Abstract:
Dans le domaine des circuits digitaux complexes, les concepteurs utilisent souvent les langages de description des systemes materiels (hdls) pour decrire la structure ou le comportement des circuits. Ces descriptions ne sont pas facilement manipulables par les outils de cao, dans la mesure ou ils n'explicitent pas directement les concepts de haut niveau inherents a tout hdl. Dans ce memoire, nous proposons un modele interne developpe a partir de la description comportementale hdl, qui se caracterise par la separation entre le flux de donnees et le flux de controle et par l'interaction explicit
APA, Harvard, Vancouver, ISO, and other styles
30

Saliva, Marine. "Circuits dédiés à l'étude des mécanismes de vieillissement dans les technologies CMOS avancées : conception et mesures." Thesis, Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4337.

Full text
Abstract:
Dans la chaine de développement des circuits, une attention particulière doit être portée sur le comportement en fiabilité des dispositifs MOS comme briques de base des circuits avancés CMOS lors du développement d’une technologie. Au niveau du dispositif, les comportements des différents mécanismes de dégradation sont caractérisés. A l’opposé dans le prototype final, le produit est caractérisé dans des conditions accélérées de vieillissement, mais seuls des paramètres macroscopiques peuvent être extraits. Un des objectifs de cette thèse a été de faire le lien entre le comportement en fiabilit
APA, Harvard, Vancouver, ISO, and other styles
31

Rousset, Alexandre. "Diagnostic de pannes dans les circuits logiques : Développement d'une méthode ciblant un ensemble élargi de modèles de fautes." Phd thesis, Université Montpellier II - Sciences et Techniques du Languedoc, 2008. http://tel.archives-ouvertes.fr/tel-00282204.

Full text
Abstract:
Avec l'évolution de la complexité et des performances des circuits intégrés, l'occurrence de défaillances non modélisables par de simples collages devient importante et même prépondérante. Ces effets ne sont généralement pas pris en compte par les méthodes classiques de diagnostic. Cette thèse a pour objectif le développement d'une méthode de diagnostic ciblant un ensemble élargi de modèles de fautes.<br />La méthode de diagnostic développée est présentée dans ce manuscrit de manière progressive. Dans un premier temps, les modèles de fautes considérés sont analysés afin de dégager les conditio
APA, Harvard, Vancouver, ISO, and other styles
32

Miranda, Fernando Pedro Henriques de. "Estudo e projeto de circuitos dual-modulus prescalers em tecnologia CMOS." Universidade de São Paulo, 2006. http://www.teses.usp.br/teses/disponiveis/3/3140/tde-14122006-154818/.

Full text
Abstract:
Este trabalho consiste no estudo e projeto de circuitos Dual-Modulus Prescaler utilizados em sistemas de comunicação RF (radio frequency). Sistemas de comunicação RF trabalham em bandas de freqüência pré-definidas e dentro destas há, normalmente, vários canais para transmissão. Neste caso, decidido o canal onde se vai trabalhar, o receptor e o transmissor geram, através de um circuito chamado Sintetizador de Freqüências, sinais que têm a freqüência igual a freqüência central do canal utilizado. Esses sinais ou tons são empregados na modulação e demodulação das informações transmitidas ou receb
APA, Harvard, Vancouver, ISO, and other styles
33

Costa, Neto Alvaro. "Ambiente virtual de apoio ao ensino com ênfase na teoria das inteligências múltiplas e sua aplicação em sistemas digitais /." São José do Rio Preto : [s.n.], 2009. http://hdl.handle.net/11449/98634.

Full text
Abstract:
Orientador: Norian Marranghello<br>Banca: Maria Eliza Brefere Arnoni<br>Banca: Luiz Carlos Begosso<br>Resumo: O ensino é de vital importância para a evolução de uma sociedade. Metodologias e ferramentas de ensino visam otimizar e facilitar o aprendizado de forma que o processo de aprendizagem seja eficiente. Descreve-se nesta dissertação um ambiente de apoio ao ensino - chamado Classroom - com ênfase na Teoria das Inteligências Múltiplas cujo objetivo é fornecer ferramentas e guias para a criação de aulas virtuais, facilitando a composição e exposição de complementos para aulas presenciais. Al
APA, Harvard, Vancouver, ISO, and other styles
34

Costa, Neto Alvaro [UNESP]. "Ambiente virtual de apoio ao ensino com ênfase na teoria das inteligências múltiplas e sua aplicação em sistemas digitais." Universidade Estadual Paulista (UNESP), 2009. http://hdl.handle.net/11449/98634.

Full text
Abstract:
Made available in DSpace on 2014-06-11T19:29:39Z (GMT). No. of bitstreams: 0 Previous issue date: 2009-08-21Bitstream added on 2014-06-13T20:19:44Z : No. of bitstreams: 1 costaneto_a_me_sjrp.pdf: 316929 bytes, checksum: 812a1d9aaa7c2c0a64b9a5ae34eed517 (MD5)<br>O ensino é de vital importância para a evolução de uma sociedade. Metodologias e ferramentas de ensino visam otimizar e facilitar o aprendizado de forma que o processo de aprendizagem seja eficiente. Descreve-se nesta dissertação um ambiente de apoio ao ensino – chamado Classroom – com ênfase na Teoria das Inteligências Múltiplas cujo
APA, Harvard, Vancouver, ISO, and other styles
35

Silva, Thiago de Oliveira. "Elastic circuits in FPGA." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2017. http://hdl.handle.net/10183/174540.

Full text
Abstract:
O avanço da microeletrônica nas últimas décadas trouxe maior densidade aos circuitos integrados, possibilitando a implementação de funções de alta complexidade em uma menor área de silício. Como efeito desta integração em larga escala, as latências dos fios passaram a representar uma maior fração do atraso de propagação de dados em um design, tornando a tarefa de “timing closure” mais desafiadora e demandando mais iterações entre etapas do design. Por meio de uma revisão na teoria dos circuitos insensíveis a latência (Latency-Insensitive theory), este trabalho explora a metodologia de designs
APA, Harvard, Vancouver, ISO, and other styles
36

Llamas, Rodríguez Manuel José. "Design Automation methods and tools for building Digital Printed Microelectronics Circuits." Doctoral thesis, Universitat Autònoma de Barcelona, 2017. http://hdl.handle.net/10803/457967.

Full text
Abstract:
La electrónica orgánica/impresa está continuamente creciendo en interés, con la aparición de nuevas propuestas y aplicaciones. Este tipo de tecnologías no pretenden competir directamente con las que provienen de la industria tradicional basada en Silicio, sino que tienen como propósito complementarla con nuevos dispositivos que proporcionen ciertas ventajas en determinadas situaciones, ya sea en términos de coste u otras. Sin embargo, en lo que se refiere al campo del procesado digital queda mucho trabajo por hacer para, paulatinamente, ir siguiendo los pasos del modelo ‘fabless’ que rige el
APA, Harvard, Vancouver, ISO, and other styles
37

Silva, Augusto Neutzling. "Syhthesis of thereshold logic based circuits." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2014. http://hdl.handle.net/10183/119435.

Full text
Abstract:
Circuitos baseados em portas lógicas de limiar (threshold logic gates – TLG) vem sendo estudados como uma alternativa promissora em relação ao tradicional estilo lógico CMOS, baseado no operadores AND e OR, na construção de circuitos integrados digitais. TLGs são capazes de implementar funções Booleanas mais complexas em uma única porta lógica. Diversos novos dispositivos, candidatos a substituir o transistor MOS, não se comportam como chaves lógicas e são intrinsicamente mais adequados à implementação de TLGs. Exemplos desses dispositivos são os memristores, spintronica, diodos de tunelamento
APA, Harvard, Vancouver, ISO, and other styles
38

Lima, José Erick de Souza. "Sistema integrado para caracterização automática de conversores analógico-digitais." [s.n.], 2010. http://repositorio.unicamp.br/jspui/handle/REPOSIP/262025.

Full text
Abstract:
Orientador: Carlos Alberto dos Reis Filho<br>Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação<br>Made available in DSpace on 2018-08-16T07:16:47Z (GMT). No. of bitstreams: 1 Lima_JoseErickdeSouza_M.pdf: 6787187 bytes, checksum: 105b3b5aec8638e48cd17d79b4962b1d (MD5) Previous issue date: 2010<br>Resumo: Este trabalho descreve um sistema constituído de diversos instrumentos, que se encontram interligados e gerenciados por um aplicativo de software, implementando um ambiente compacto para a caracterização de conversores analógico-digit
APA, Harvard, Vancouver, ISO, and other styles
39

Bortolon, Felipe Todeschini. "Static noise margin analysis for CMOS logic cells in near-threshold." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2018. http://hdl.handle.net/10183/178664.

Full text
Abstract:
Os avanços na tecnologia de semicondutores possibilitou que se fabricasse dispositivos com atividade de chaveamento mais rápida e com maior capacidade de integração de transistores. Estes avanços, todavia, impuseram novos empecilhos relacionados com a dissipação de potência e energia. Além disso, a crescente demanda por dispositivos portáteis levaram à uma mudança no paradigma de projeto de circuitos para que se priorize energia ao invés de desempenho. Este cenário motivou à reduzir a tensão de alimentação com qual os dispositivos operam para um regime próximo ou abaixo da tensão de limiar, co
APA, Harvard, Vancouver, ISO, and other styles
40

Ramirez, Ortiz Rolando Carleton University Dissertation Engineering Electronics. "Circuit design rules for mixed static and dynamics CMOS logic circuits." Ottawa, 1999.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
41

Larnac, Mireille. "Gestion de la Condition de Chemin dans la simulation symbolique." Phd thesis, Montpellier 2, 1992. http://tel.archives-ouvertes.fr/tel-00866197.

Full text
Abstract:
Le traitement des branchements conditionnels est un problème spécifique à la simulation symbolique. La gestion de la Condition de Chemin consiste à déterminer si la valeur de vérité d'une condition est contenue dans tous les choix qui ont été opérés sur les tests précédemment rencontrés, ou si, au contraire, le choix de cette valeur est laissé à la libre appréciation de l'utilisateur : c'est le rôle de l'opérateur de choix. Cet opérateur et les propriétés qui le caractérisent sont définis. Son application sur des expressions particulières, puis dans le cas général est ensuite étudiée.
APA, Harvard, Vancouver, ISO, and other styles
42

Baqueta, Jeferson José. "Evaluation of using MIGFET devices in digital integrated circuit design." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2017. http://hdl.handle.net/10183/164044.

Full text
Abstract:
A diminuição das dimensões do transistor MOS tem sido a principal estratégia adotada para alcançar otimizações de desempenho na fabricação de circuitos integrados. Contudo, reduzir as dimensões dos transistores tem se tornado uma tarefa cada vez mais difícil de ser alcançada. Nesse contexto, vários esforços estão sendo feitos para encontrar dispositivos alternativos que permitam futuros avanços em relação à capacidade computacional. Entre as mais promissoras tecnologias emergentes estão os transistores de efeito de campo com múltiplos e independentes gates (MIGFETs). MIGFETs são dispositivos c
APA, Harvard, Vancouver, ISO, and other styles
43

Varelas, Theodoros Carleton University Dissertation Engineering Electrical. "A monolithic BiCMOS power amplifier for low power digital radio transmitter." Ottawa, 1992.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
44

Goulart, Sobrinho Edilton Furquim [UNESP]. "Uma ferramenta alternativa para síntese de circuitos lógicos usando a técnica de circuito evolutivo." Universidade Estadual Paulista (UNESP), 2007. http://hdl.handle.net/11449/87253.

Full text
Abstract:
Made available in DSpace on 2014-06-11T19:22:35Z (GMT). No. of bitstreams: 0 Previous issue date: 2007-05-25Bitstream added on 2014-06-13T20:49:18Z : No. of bitstreams: 1 goulartsobrinho_ef_me_ilha.pdf: 944900 bytes, checksum: 47dc5d964428b7cb8bd18e1e00e1d994 (MD5)<br>Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)<br>Neste trabalho descreve-se uma metodologia para síntese e otimização de circuitos digitais, usando a teoria de algoritmos evolutivos e como plataforma os dispositivos reconfiguráveis, denominada Hardware Evolutivo do inglês- Evolvable Hardware - EHW. O EHW,
APA, Harvard, Vancouver, ISO, and other styles
45

Potop-Butucaru, Dumitru. "Optimisations pour la simulation efficace de programmes Esterel." Paris, ENMP, 2002. http://www.theses.fr/2002ENMP0002.

Full text
Abstract:
Esterel est un langage de spécification utilisé dans le développement de systèmes embarqués. Sa sémantique formelle permet des traductions en automates explicites ou en circuits digitaux synchrones, donnant lieu à deux implantations logicielles dont les propriétés essentielles sont héritées du modèle correspondant. Ces méthodes de compilation sont donc sémantiquement complètes, mais en contrepartie n’arrivent pas à générer du code efficace (à la fois compact et rapide) pour des modèles de taille conséquente. Pour cette raison, de nouvelles techniques ont été proposées récemment pour la générat
APA, Harvard, Vancouver, ISO, and other styles
46

Guimarães, Homero Luz. "Uma arquitetura de processamento paralelo para implementação de um trigger nível zero para instrumentação nuclear." [s.n.], 2013. http://repositorio.unicamp.br/jspui/handle/REPOSIP/260880.

Full text
Abstract:
Orientador: José Antonio Siqueira Dias<br>Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação<br>Made available in DSpace on 2018-08-22T02:05:02Z (GMT). No. of bitstreams: 1 Guimaraes_HomeroLuz_D.pdf: 8320554 bytes, checksum: cbec86ea8c9ee3ad275baa5f37860192 (MD5) Previous issue date: 2013<br>Resumo: Os experimentos em Física de alta energia tem se beneficiado enormemente do progresso alcançado na área de Microeletrônica, pois isto tem proporcionado a criação de detectores mais acurados e circuitos de processamento de sinais analógico/digita
APA, Harvard, Vancouver, ISO, and other styles
47

Goulart, Sobrinho Edilton Furquim. "Uma ferramenta alternativa para síntese de circuitos lógicos usando a técnica de circuito evolutivo /." Ilha Solteira : [s.n.], 2007. http://hdl.handle.net/11449/87253.

Full text
Abstract:
Orientador: Suely Cunha Amaro Mantovani<br>Banca: José Raimundo de Oliveira<br>Banca: Nobuo Oki<br>Resumo: Neste trabalho descreve-se uma metodologia para síntese e otimização de circuitos digitais, usando a teoria de algoritmos evolutivos e como plataforma os dispositivos reconfiguráveis, denominada Hardware Evolutivo do inglês- Evolvable Hardware - EHW. O EHW, tornou-se viável com o desenvolvimento em grande escala dos dispositivos reconfiguráveis, Programmable Logic Devices (PLD’s), cuja arquitetura e função podem ser determinadas por programação. Cada circuito pode ser representado como um
APA, Harvard, Vancouver, ISO, and other styles
48

Terçariol, Walter Luis 1975. "Controle de slew-rate nas transições digitais em um bus LIN automotivo usando circuitos translineares." [s.n.], 2011. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259335.

Full text
Abstract:
Orientador: José Antonio Siqueira Dias<br>Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação<br>Made available in DSpace on 2018-08-18T14:08:46Z (GMT). No. of bitstreams: 1 Tercariol_WalterLuis_M.pdf: 969536 bytes, checksum: ef254c40a948622d6670f2ff90bee6dd (MD5) Previous issue date: 2011<br>Resumo: Esse trabalho visa conceber um circuito baseado na teoria e técnica translinear a fim de ser utilizado na camada física de geração de pulsos de transmissão de dados chamado LIN "Local Interconect Network" difundido largamente na indústria
APA, Harvard, Vancouver, ISO, and other styles
49

Mertes, Jacqueline Gomes [UNESP]. "Implementação em FPGA de um sistema para processamento de imagens digitais para aplicações diversificadas." Universidade Estadual Paulista (UNESP), 2012. http://hdl.handle.net/11449/98687.

Full text
Abstract:
Made available in DSpace on 2014-06-11T19:29:40Z (GMT). No. of bitstreams: 0 Previous issue date: 2012-12-13Bitstream added on 2014-06-13T20:19:47Z : No. of bitstreams: 1 mertes_jg_me_sjrp.pdf: 1925204 bytes, checksum: 46490bb6ae153565ad970cc3d025ddfc (MD5)<br>Este trabalho descreve um sistema para o processamento de imagens digitais coloridas. Este sistema possui um conjunto de filtros, o qual aliado a um controlador pode ser configurado pelo usuário através de um arquivo de configuração, buscando a melhor adequação do sistema às imagens a serem tratadas. O conjunto de filtros é composto po
APA, Harvard, Vancouver, ISO, and other styles
50

Mertes, Jacqueline Gomes. "Implementação em FPGA de um sistema para processamento de imagens digitais para aplicações diversificadas /." São José do Rio Preto : [s.n.], 2012. http://hdl.handle.net/11449/98687.

Full text
Abstract:
Orientador: Norian Marranghello<br>Banca: Furio Damiani<br>Banca: Alexandre C. Rodrigues da Silva<br>Resumo: Este trabalho descreve um sistema para o processamento de imagens digitais coloridas. Este sistema possui um conjunto de filtros, o qual aliado a um controlador pode ser configurado pelo usuário através de um arquivo de configuração, buscando a melhor adequação do sistema às imagens a serem tratadas. O conjunto de filtros é composto por filtros que desempenham as tarefas de suavização, deteção de borda, equalização de histogramas, normalização de cores e normalização de luminância. O si
APA, Harvard, Vancouver, ISO, and other styles
You might also be interested in the bibliographies on the topic 'Circuits digitaux' for other source types:
Journal articles Books
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography