Relevant bibliographies by topics / Circuits électroniques

Contents

  1. Journal articles
  2. Dissertations / Theses
  3. Books
  4. Book chapters

Academic literature on the topic 'Circuits électroniques'

Author: Grafiati
Published: 4 June 2021
Last updated: 29 March 2025

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Circuits électroniques.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Journal articles on the topic "Circuits électroniques"

1

Gueuning, F. "Circuits électroniques visualisés par vidéomodèles." J3eA 4 (2005): 018. http://dx.doi.org/10.1051/bib-j3ea:2005718.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

Canon, Éric, and Michel Lenczner. "Deux modèles de plaque mince avec inclusions piézoélectriques et circuits électroniques distribués." Comptes Rendus de l'Académie des Sciences - Series IIB - Mechanics-Physics-Astronomy 326, no. 12 (January 1998): 793–98. http://dx.doi.org/10.1016/s1251-8069(99)80029-5.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Frick, V., and B. Boyer. "Conception de système embarqué sur cible FPGA : une approche par compétences." J3eA 21 (2022): 1022. http://dx.doi.org/10.1051/j3ea/20221022.

Full text
Abstract:
Cet article témoigne d’une expérience d’approche par compétence appliquée dans le cadre de modules d’enseignement aux systèmes électroniques embarqués. Les projets proposés aux étudiants visent à développer les compétences qui leur permettront de répondre efficacement à un cahier des charges dans un domaine où matériels et logiciels sont en constante évolution. En l’occurrence, il s’agit d’encourager l’initiative dans les choix techniques de co-conception de circuits numériques impliquant le langage de description matériel VHDL, la synthèse de processeur embarqué, la programmation en langage C. Le retour d’expérience montre qu’au prix d’un suivi régulier de la progression des étudiants, les résultats et le taux de satisfaction des étudiants sont très élevés et peuvent même dépasser les objectifs initiaux.
APA, Harvard, Vancouver, ISO, and other styles
4

Baccar, Soufia, Georges Seignier, and Françoise Lamnabhi-Lagarrigue. "Utilisation du calcul formel pour la modélisation et la simulation des circuits électroniques faiblement non linéaires." Annales des Télécommunications 46, no. 5-6 (May 1991): 282–88. http://dx.doi.org/10.1007/bf02999399.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

Hébrard, L., F. Antoni, F. Schwartz, F. Stock, D. Constantin, S. Litaudon, and B. Gonzalez. "Introduction à la modélisation compacte de transistor MOS pour concepteurs de circuits intégrés : mise en pratique de la théorie." J3eA 21 (2022): 1014. http://dx.doi.org/10.1051/j3ea/20221014.

Full text
Abstract:
Les étudiants en conception de circuits intégrés analogiques doivent maîtriser le fonctionnement du transistor MOS. Ceci passe par une compréhension approfondie des modèles compacts des transistors utilisés pour dimensionner et simuler les circuits, et demande un fort investissement en physique du semi-conducteur. Afin de motiver les étudiants du Master Systèmes Microélectroniques de l’Université de Strasbourg, leur cours de modélisation des composants est relié à leur stage de fabrication de transistors NMOS au Centre Interuniversitaire de Micro-Electronique et Nanotechnologies de Grenoble en leur proposant de modéliser et simuler par éléments finis les transistors qu’ils ont fabriqués. Le cours théorique établit le modèle compact et les travaux pratiques permettent de simuler les caractéristiques I-V des transistors à partir desquelles les étudiants extraient les paramètres électriques du modèle. En parallèle, les étudiants caractérisent les transistors qu’ils ont fabriqués et en déduisent par mesure les paramètres électriques qui sont comparés aux paramètres extraits des simulations. Dans cet article, nous décrivons le déroulé des enseignements que nous avons mis en place, depuis la fabrication jusqu’à l’extraction des paramètres afin de montrer la cohérence d’ensemble qui est un vrai atout pour motiver les étudiants à s’investir en physique du semi-conducteur et modélisation des composants électroniques intégrés.
APA, Harvard, Vancouver, ISO, and other styles
6

Dienot, Jean-Marc. "Rob-cem I : une initiation complète aux problématiques de compatibilité électromagnétique dans les circuits et architectures électroniques embarquées." J3eA 9 (2010): 0013. http://dx.doi.org/10.1051/j3ea/2010016.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

Bonnaud, O. "Les défis technologiques et humains de la microélectronique et des nanotechnologies." J3eA 23 (2024): 1001. http://dx.doi.org/10.1051/j3ea/20241001.

Full text
Abstract:
Le développement des technologies numériques associées à internet dans le monde a été fulgurant depuis le début des années 2000 avec une croissance exponentielle. Il en est de même pour la quantité de données transférées et traitées et pour la consommation d’énergie électrique. Si cette tendance ne se ralentit pas, d’ici 2030, la totalité de la production mondiale d’énergie électrique sera consacrée aux activités numériques. Tous les équipements numériques sont basés sur des composants, circuits et systèmes microélectroniques. Le défi actuel consiste à diviser par 100 la consommation d’électricité des équipements électroniques. De nombreuses solutions récentes issues d’activités de recherche impliquant de nouvelles architectures, technologies, matériaux et concepts sont disponibles. Mais la mise en œuvre de ces approches nécessite de nouvelles compétences directement liées aux besoins des entreprises de la microélectronique. Une politique d’acquisition de nouvelles compétences dans le domaine est actuellement développée dans le cadre du réseau national français d’enseignement supérieur en microélectronique. L’objectif final est de former plus de trente mille ingénieurs, docteurs et techniciens dans les six prochaines années dans le cadre du programme France 2030.
APA, Harvard, Vancouver, ISO, and other styles
8

Briand, William, Ousmane Dao, Guillaume Garnier, Raphaël Guegan, Britany Marta, Clémence Maupu, Julie Miesch, et al. "Dégradation d’un anticancéreux dans les eaux usées." médecine/sciences 34, no. 12 (December 2018): 1111–14. http://dx.doi.org/10.1051/medsci/2018304.

Full text
Abstract:
iGEM (pour international genetically engineered machine) est un concours international autour de la biologie synthétique réunissant des étudiants de toutes disciplines (mathématiques, physique, biologie, arts, etc.). « L’objectif est de construire un système biologique fonctionnel complexe, en assemblant des composants individuels moléculaires simples et standardisés (fragments d’ADN), appelés « briques biologiques » (biobriques), sorte de « legos » moléculaires, entreposés au MIT (Massachusetts Institute of Technology) (le registry of standard biological parts contient environ 20 000 biobriques). C’est une démarche proche de celle de l’ingénieur qui assemble des circuits électroniques ». En 2004, lors de sa création par le MIT (→), la compétition iGEM regroupait une quarantaine de projets ; 14 ans plus tard, elle accueille 350 équipes (6 000 étudiants, avec leurs instructeurs) issues des universités du monde entier. Elle culmine en un Giant Jamboree de quatre jours à Boston en novembre, au cours duquel les équipes présentent leur projet. Le « wiki » de la compétition (www.igem.org) présente l’ensemble des projets ainsi que le palmarès. Cette année, ont été décernées 114 médailles d’or, 68 d’argent et 107 de bronze. Neuf équipes françaises étaient engagées. (→) Voir l’article de J. Peccoud et L. Coulombel, dont certains passages sont repris dans ce « chapo », m/s n° 5, mai 2007, page 551
APA, Harvard, Vancouver, ISO, and other styles
9

ABES, Équipe de signalement des thèses. "Nouveau circuit pour les thèses électroniques." Arabesques, no. 40 (October 1, 2005): 2–3. http://dx.doi.org/10.35562/arabesques.3328.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Jovanovic, S., and S. Weber. "Modélisation SystemC-TLM de systèmes à base de processeur." J3eA 18 (2019): 1009. http://dx.doi.org/10.1051/j3ea/20191009.

Full text
Abstract:
Nous présentons un ensemble de travaux pratiques qui seront dispensés au sein du Master EEA - Électronique Embarquée à l'université de Lorraine dans le cadre du module « Modélisation SystemC ». Ces TP sont destinés à initier les étudiants à la modélisation de systèmes et circuits numériques en SystemC-TLM et sont organisés autour de la suite logicielle open source Eclipse et de la chaine de compilation gcc pour la simulation, test et vérification.
APA, Harvard, Vancouver, ISO, and other styles
More sources

Dissertations / Theses on the topic "Circuits électroniques"

1

Zimmermann, Yann. "Modélisation et développement formel de circuits électroniques." Nancy 1, 2006. http://docnum.univ-lorraine.fr/public/SCD_T_2006_0213_ZIMMERMANN.pdf.

Full text
Abstract:
Les systèmes électroniques sont de plus en plus complexes et les exigences de fiabilité vis-à-vis de ces systèmes sont de plus en plus importantes. Le défi est de continuer à développer des systèmes de plus en plus complexes tout en assurant la correction de ceux-ci. Les méthodes de correction par le test sont aujourd’hui dépassées par la complexité des systèmes. Nous proposons dans cette thèse d’utiliser la preuve et le raffinement pour assurer la correction d’un système. La correction par la preuve à l’avantage de ne pas être limitée par la complexité du système. Nous proposons d’utiliser la méthode B et son concept de raffinement pour simplifier le processus modélisation et de preuve. A chaque étape du raffinement, des obligations de preuves sont générées par les outils supports pour assurer que le modèle plus concret est bien correct vis-à-vis du modèle abstrait. Cette méthode assure que l’implantation finalement obtenue est correcte vis-à-vis du premier modèle abstrait qui constitue la spécification. Nous avons commencé par une étude de cas réaliste choisie par un industriel (Volvo) consistant à modéliser un contrôleur d’accès à un bus série. Cette étude de cas nous a permis de dégager des règles de modélisation pour le développement de circuits électroniques par la méthode B. Cela nous a conduits à définir le langage BHDL correspondant au niveau synthétisable de B et des traducteurs de BHDL vers VHDL et SystemC ont été développés. Une étude théorique du langage BHDL a été faite en définissant deux sémantiques de ce langage et en prouvant la correction de la traduction de BHDL vers VHDL. Des travaux ont également été faits pour traduire BHDL vers ACL2
Electronics systems become more and more complex and reliability requirements are more and more important. The challenge is to continue to develop more and more complex systems while ensuring correction of systems. Test-based methods are now overtaken by complexity of systems. We suggest using proof and refinement to ensure correction of systems. Proof-based methods are not limited by the complexity of systems. We suggest using the B method and its concept of refinement to simplify the process of modelling and proving. At each refinement step, proof obligations are automatically generated by tools to ensure that the concrete model is correct with respect to the abstract model. This method ensures that the final implementation is correct with respect to the initial abstract model which is the specification. We started by a realistic case study chosen by an industrialist (Volvo) consisting in modelling an access controller for a serial bus. This case study leaded us to define some modelling rules to develop electronic circuits using the B method. We have defined the BHDL language which is the synthesisable level of B and we have implemented translators from BHDL towards VHDL and SystemC. A theoretic study of BHDL has been done defining two semantics for this language and proving the correction for the translation from BDHL to VHDL. Some work has also been done to translate BHDL to ACL2
APA, Harvard, Vancouver, ISO, and other styles
2

Darwaz, Khamsa. "Etude expérimentale et en simulation comportementale des"pertes fer"dans des circuits magnétiques de géométrie simple." Lyon, INSA, 1995. http://www.theses.fr/1995ISAL0016.

Full text
Abstract:
Les dissipations d'énergie constituent une des limitations principales rencontrées dans la construction des transformateurs d'énergie et des machines électriques. De nouvelles conditions d'utilisation imposées par les convertisseurs de l'électronique de puissance font supporter de nouvelles contraintes aux circuits magnétiques que les outils classiques de calcul ne peuvent prendre facilement en compte. Le travail présenté s'inscrit dans le développement d'outils adaptés à ces nouvelles sollicitations. Nous avons choisi une technique de représentation qui décrit de façon globale le comportement dynamique donc évalue les pertes à l'échelle du circuit. Le modèle comportemental présenté permet d'estimer avec une bonne précision les pertes fer dans un matériau ferromagnétique doux dans des conditions variées d'excitation. Les simulations implantées sur PC demandent des temps de calcul d'environ la minute. L'extraction des paramètres nécessaires du modèle est réalisée automatiquement sur station UNIX à partir d'un nombre très réduit de données expérimentales et en très peu de temps. Ces paramètres sont calculés une fois pour toutes à l'issue d'une étape de caractérisation et gardés constants pour n'importe quelles conditions de fonctionnement du matériau étudié. Les apports et les limites de la validité de la méthode utilisée sont évalués à partir de la précision obtenue avec le modèle par rapport à une mesure directe réalisée en laboratoire dans des conditions voisines des applications les plus courantes de l'électrotechnique
[Energy losses are constituting one of the principal limitations met with energy transformers and electrical machines construction. In the mean time, electronic converters are imposing new working conditions to magnetic circuits, that classical calculation methods can't easily take into account. The work exposed in this paper is about the development of adapted tools, designed to respond to these new constraints. We have chosen a technical representation that globally describes the dynamic behavior and evaluates iron losses on a circuit scale. The behavioral model used allows us to estimate with a good accuracy the losses in ferromagnetic materials, under various excitation conditions. The simulations are running on persona! computer and calculation time takes about a minute. The parameters used in the mode! are automatically and quickly obtain from UNIX station using a limited number of experimental data. These parameters are calculate once and remain constant throughout the simulations. The conditions and the validity's limits of the described method are evaluate using the mode! Accuracy, obtained by comparing results with a direct measure realised in a laboratory under the most widely encountered electrical conditions. ]
APA, Harvard, Vancouver, ISO, and other styles
3

Petitqueux, Aurélia. "Test intégré des circuits séquentiels." Montpellier 2, 2000. http://www.theses.fr/2000MON20133.

Full text
Abstract:
L'emergence recente et l'utilisation grandissante de methodologies basees sur l'utilisation de curs (core based system) augmentent le besoin de techniques de test integre (bist pour built-in self-test). Elles consistent a integrer sur silicium les ressources de generation de vecteurs de test et d'analyse des reponses. Parmi les differentes approches bist, le test pseudo-aleatoire reste largement favori de part son faible cout en surface. A l'heure actuelle, les techniques de test integre des memoires et des circuits combinatoires sont bien maitrisees. En revanche, le test integre des circuits sequentiels n'est pas encore mature, les etats internes de ces circuits etant en general tres difficiles a controler et a observer. Par consequent, certaines fautes dans les circuits sequentiels ne sont pas detectees car la sequence pseudo-aleatoire ne permet pas de justifier les valeurs requises pour activer les fautes ou de propager les effets des fautes vers une sortie primaire. Les solutions proposees de nos jours consistent a transformer les circuits sequentiels en circuits combinatoires au cours de la phase de test (approches scan). Ces methodes presentant de nombreux inconvenients, j'ai ete amenee a proposer plusieurs alternatives que l'on peut regrouper sous le terme de methodes d'initialisation partielle. Le principal avantage de telles techniques est de permettre un test du circuit a sa vitesse nominale de fonctionnement. Les resultats experimentaux sur les circuits de reference iscas'89 montrent que les methodes proposees permettent d'atteindre 100% de couverture de fautes pour un faible cout en surface additionnelle. Ces premiers resultats m'ont ensuite conduite a appliquer ces methodes d'initialisation partielle dans le cadre d'un test externe et deterministe. Les resultats sont la encore encourageants et montrent que les techniques d'initialisation partielle peuvent etre un complement aux methodes plus traditionnelles de scan.
APA, Harvard, Vancouver, ISO, and other styles
4

Trégon, Bernard. "Evaluation et caractérisation d'une technologie d'assemblage MCM-L pour environnement haute pression forte température (120 MPa, 175°C)." Bordeaux 1, 2002. http://www.theses.fr/2002BOR12580.

Full text
Abstract:
La première partie de cette étude consiste en l'analyse des besoins en électronique pour environnements sévère, c'est-à-dire sous contraintes combinée pression/température (HPFT), ainsi que les différents domaines d'application potentiels. La deuxième partie est consácrée à l'établissement d'une liste des modes de dégradations des matériaux d'assemblages pour la fabrication de prototypes, destinés à fonctionner sous 120 MPa de pression et 175°C de température. Les modèles analytiques pour chaque mode de dégradation sont listés. Nous avons ensuite conçu et réalisé un banc de test environnemental pour étudier nos prototypes. La troisième partie consiste en une étude comportementale théorique des composants électroniques sous contraintes combinées pression et température. Cette étude a été complétée et corrélée par une analyse expérimentale. Enfin la quatrième partie est une analyse exprérimentale des prototypes réalisés pour notre étude. Cette analyse à porté sur la robustesse de la fonction électronique, mais aussi sur les dégradations des différentes options d'assemblage réalisés. Cette analyse a été complétée par une étude en simulation par la méthode des éléments finis
The first part of this study is an analysis of electronics needs for severe environmental conditions, that is pressure/temperature combined stress, and so the different potentials applications domains, The second part establish a liste of degradation modes of assembly materials implied in prototypes manufacture. These protoypes are intend to word under 120Mpa of pressure and 175°C of température. Analytic modelisation of each degradation modes are listed; Then we designed and realised an environmental test bench to study our prototypes. The third part is a theoretical behavioural study of components parts under pressure/temperature combined stress. This study has been completed through an experimental analysis. Finally, the fourth part is an experimental analysis of complete prototypes manufactured for our study. This analysis deals about sturdiness of the electronic funcion, so as about the different assembly options degradations of each protoypes. This analysis has been completed with a simulation study using finite elements method
APA, Harvard, Vancouver, ISO, and other styles
5

Gryba, Tadeusz. "Calcul des circuits électroniques VLSI avec optimisation des tolérances." Lille 1, 1985. http://www.theses.fr/1985LIL10081.

Full text
Abstract:
Étude d'une modélisation et d'une simulation d'un procédé de fabrication et d'un comportement électrique des circuits intégrés. Le critère fiabilité-économique minimise le coût de production avec une fiabilité supérieure à une valeur de satisfaction. Les valeurs optimales des paramètres des circuits à très haute intégration sont obtenues par une décomposition en sous-problèmes basée sur un partitionnement du circuit en sous-circuits à partir du graphe de corrélation et du graphe électrique. La méthode de programmation stochastique permet de calculer les valeurs nominales et les tolérances optimales des paramètres du sous-circuit. Les paramètres optimaux du circuit VLSI sont calculés à partir de l'optimisation des sous circuits successifs.
APA, Harvard, Vancouver, ISO, and other styles
6

Collin, Olivier. "Conception de circuits électroniques par des réseaux de neurones : application au convertisseur analogique numérique." Rennes 1, 1991. http://www.theses.fr/1991REN10117.

Full text
Abstract:
Ces dernieres annees ont vu l'apparition de nouvelles techniques regroupees sous le nom de reseaux de neurones. Ces modeles sont construits a partir d'elements au fonctionnement tres simple mais largement connectes entre eux. La conception de circuits est un probleme d'actualite pour lequel l'analyse et la synthese d'outils sont large-absents. Leur architecture generique et leur aptitude a realiser des relations du type entree-sortie permettent a certains reseaux neuroniques de pretendre au qualificatif d'outils d'aide a la conception de circuits. Nous avons explore les principales techniques actuelles concernant les reseaux de neurones afin de les appliquer a la conception d'un convertisseur analogique/numerique (can). Nous avons essentiellement repris les travaux de hopfield proposant la realisation d'un can a partir d'un reseau entierement connecte. Dans ce cas, le probleme de la conversion est pose comme un probleme d'optimisation en nombres entiers. Il s'agit de trouver le mot binaire de sortie correspondant au mieux, au sens des moindres carres, a la valeur analogique d'entree. Le calcul est effectue de maniere analogique par un reseau entierement connecte qui se relaxe d'un niveau d'energie eleve vers un niveau inferieur correspondant a la solution du probleme. Le calcul est bien global et la structure correspond a une sortie de memoire analogique associant par un mecanisme energetique une entree analogique a une sortie numerique.
APA, Harvard, Vancouver, ISO, and other styles
7

Salomé, Pascal. "Etude des décharges électrostatiques dans les circuits MOS submicroniques et optimisation de leurs protections." Lyon, INSA, 1998. http://www.theses.fr/1998ISAL0030.

Full text
Abstract:
Ce manuscrit concerne l'analyse des phénomènes physiques intervenant lors d'une décharge électrostatique (ESD) dans les technologies CMOS submicroniques. On trouve, aujourd'hui, différents types de test (normalisés ou non) pour quantifier la tenue aux ESD des structures de protection. Cependant, ils ont tous un point commun, les ondes de tension et de courant résultant de ces stress sont difficilement interprétables. Ainsi, le manuscrit débute par la conception d'un autre type de générateur basé sur le principe des lignes à transmission. Celui ci fournit des ondes carrés qui sont plus simples à analyser. Le transistor NMOS est l'élément le plus courant des structures de protection. Il contient une structure bipolaire parasite qui est utilisée pour assurer la protection. Les analyses menées sur ce composant sont décrites dans le chapitre III de ce manuscrit. Elles ont permis d'identifier les différents facteurs de design et du procédé de fabrication ayant un rôle sur son comportement. Le chapitre IV traite d'un de ces facteurs, la distance entre les contacts et le bord de la grille. Nous montrons que la tenue aux ESD d'un NMOS sature dans certains cas. Nous discutons alors des raisons de ce comportement et nous analysons en détail ce phénomène 3D grâce à des mesures dynamiques de l'émission lumineuse résultante d'une décharge. Le chapitre V tente d'expliquer le mécanisme complexe de la dégradation thermique des transistors NMOS. Les analyses se fondent sur les observations faites au MEB et à l'AFM. Il semble que le court-circuit des transistors soit imputé à 2 étapes successives durant la focalisation des lignes de courant résultant de l'élévation de température au sein de bipolaire
Physical phenomena involved during electrostatic discharges (ESD) in submicron CMOS devices are analyzed in this thesis. Several kinds of test (according to standards or not) are used today to quantify the ESD failure threshold level of protection circuit. Ali these models lead to complex voltage and current waveforms which are difficult to understand and to study. Therefore, a pulse generator based on the transmission line principle has been developed and is described in the second chapter of this thesis. This generator supplies a square pulse of current which is simpler to analyze than the usual ESD models. The NMOS transistor is the most common device involved in ESD protection circuit. The parasitic bipolar transistor included in the NMOS architecture is used to ensure the protection. Investigations performed on grounded gate NMOS transistor (ggNMOS) are described in the third chapter of the manuscript. Several parameters are studied and classified in both design and process dependent. Their impacts on the ggNMOS behavior are analyzed. Chapter IV is a comprehensive study of one of the design parameters, the contact to gate spacing. It is shown that the ESD failure threshold of an NMOS can saturate depending on the triggering mechanism. Using transient measurements of light emission, a three dimensional triggering of the NMOS is revealed. This effect is analyzed and shown to be responsible for the saturation. Chapter V is an attempt to explain the thermally induced failures of an NMOS during an ESD transient. Assumptions are based on several observations made during SEM and AFM measurements. It seems that the short circuit of NMOS transistors results from two successive mechanisms occurring when the current is localized, leading to a high increase of the temperature and the melting of silicon in two spots
APA, Harvard, Vancouver, ISO, and other styles
8

Tounsi, Patrick. "Méthodologie de la conception thermique des circuits électroniques hybrides et problèmes connexes." Toulouse, INSA, 1992. http://www.theses.fr/1992ISAT0039.

Full text
Abstract:
Nous presentons dans ce memoire des outils theoriques et leur mise en uvre informatique pour permettre le calcul des echauffements transitoires ou statiques dus a un ecoulement tridimensionnel de la chaleur par conduction a travers un empilement multi-couche plan. Ce calcul est destine a la simulation thermique des circuits electroniques presentant cette configuration et particulierement des circuits hybrides de puissance. Une methodologie de conception thermique des composants de haute compacite et des circuits hybrides de puissance est proposee. Celle-ci permet une analyse thermique fine: comportement thermique du substrat; son choix. Puis optimisation du placement des composants. Un banc de mesure des echauffements transitoires par thermometrie infra-rouge a ete monte pour valider les outils de calcul developpes. D'autre part, nous proposons une possibilite d'exporter vers un simulateur electrique les resultats du calcul du comportement thermique sous forme de reseaux rc pour effectuer une simulation electro-thermique
APA, Harvard, Vancouver, ISO, and other styles
9

Josse, Stève. "Transportabilité de fonctions analogiques en technologies CMOS submicroniques : application : contrôle du retard des fronts d'horloges d'un imageur CCD." Toulouse, INPT, 2003. http://www.theses.fr/2003INPT029H.

Full text
Abstract:
Dans le cadre de la transportabilité de circuits, nous étudions le transfert de circuits analogiques CMOS par une approche semi-analytique. Appliquée aux fonctions amplifications élémentaires, elle consiste à représenter graphiquement les caractéristiques de circuits normalisés afin d'en déduire un premier dimensionnement suivant les performances souhaitées. Cette approche est validée par l'étude de 2 amplificateurs opérationnels. L'écart relatif du produit gain bande passante obtenu avec celui de la simulation n'excède pas ± 20 %. Un circuit mixte pour des applications spatiales générant des retards programmables de l'ordre de la nanoseconde a été transporté dans 2 technologies. La validation expérimentale de ces 2 circuits intégrés montre les contributions importantes de la dispersion des éléments passifs et de leurs capacités parasites distribuées. Ces phénomènes sont minimisés en introduisant des commutateurs analogiques et en optimisant le dimensionnement des composants passifs.
APA, Harvard, Vancouver, ISO, and other styles
10

Siarry, Patrick. "La méthode du recuit simulé : application à la conception de circuits électroniques." Paris 6, 1986. http://www.theses.fr/1986PA066433.

Full text
Abstract:
Présentation des principales approches théoriques de l'algorithme et de ses applications. Application de la méthode dans le domaine de la conception assistée par ordinateur des circuits électroniques. Les résultats présentés pour le placement des circuits hybrides démontrent que l'algorithme est particulièrement efficace dans tous les cas où la technologie impose des contraintes complexes et évolutives.
APA, Harvard, Vancouver, ISO, and other styles
More sources

Books on the topic "Circuits électroniques"

1

Beauvillain, René. Circuits électriques et électroniques. Paris: Technique et documentation-Lavoisier, 1985.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
2

Fantou, J.-C. Calcul pratique des circuits électroniques. Paris: Editions Radio, 1986.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
3

Boutigny, Jacques. Circuits électroniques et amplificateur opérationnel: Classe de mathématiques spéciales. Paris: Vuibert, 1985.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
4

Kaplan, Daniel M. Hands-on electronics: A one-semester course for class instruction or self-study. New York: Cambridge University Press, 2002.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
5

1964-, White Christopher G., ed. Hands-on electronics: A one-semester course for class instruction or self-study. Cambridge: Cambridge University Press, 2003.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
6

Maddock, R. J. Electronics: A course for engineers. Burnt Mill, Harlow, Essex, England: Longman Scientific & Technical, 1988.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
7

Maddock, R. J. Electronics: A course for engineers . R.J. Maddock and D.M. Calcutt. Harlow: Longman (ELBS), 1989.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
8

S, Roden Martin, Carpenter Gordon L. 1928-, and Savant C. J, eds. Electronic design: Circuits and systems. 2nd ed. Redwood City, Calif: Benjamin/Cummings Pub. Co., 1991.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
9

Office, Canadian Intellectual Property, and Office de la propriété intellectuelle du Canada., eds. A guide to integrated circuit topographies =: Le guide des topographies de circuits intégrés. Ottawa, Ont: Industry Canada = Industrie Canada, 2005.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
10

Sedra, Adel S. Microelectronic circuits. 3rd ed. New York: Oxford UniversityPress, 1995.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
More sources

Book chapters on the topic "Circuits électroniques"

1

"9.8 CIRCUITS COMPLEXES." In Analyse de circuits électriques et électroniques, 235–50. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-049.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

"5.3 APPEL D'UN SOUS-CIRCUIT." In Analyse de circuits électriques et électroniques, 68–72. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-025.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

"5.1 UTILISATION D'UN SOUS-CIRCUIT." In Analyse de circuits électriques et électroniques, 65–66. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-023.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

"5.2 DÉFINITION D'UN SOUS-CIRCUIT." In Analyse de circuits électriques et électroniques, 66–68. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-024.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

"2.2 RÉSISTANCE." In Analyse de circuits électriques et électroniques, 8. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-008.

Full text
APA, Harvard, Vancouver, ISO, and other styles
6

"2.6 LIGNE DE TRANSMISSION." In Analyse de circuits électriques et électroniques, 13–14. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-012.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

"INTRODUCTION." In Analyse de circuits électriques et électroniques, 87. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-031.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

"4.4 DESCRIPTION D'UN TRANSISTOR À EFFET DE CHAMP (JFET) COMME ÉLÉMENT DE CIRCUIT." In Analyse de circuits électriques et électroniques, 55–58. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-020.

Full text
APA, Harvard, Vancouver, ISO, and other styles
9

"7.2 MODÈLES DES ÉLÉMENTS PASSIFS DANS PSPICE." In Analyse de circuits électriques et électroniques, 89–93. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-033.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

"9.1 COMMANDE .OP." In Analyse de circuits électriques et électroniques, 128–32. Les Presses de l’Université de Montréal, 1999. http://dx.doi.org/10.1515/9782553016530-042.

Full text
APA, Harvard, Vancouver, ISO, and other styles
You might also be interested in the extended bibliographies on the topic 'Circuits électroniques' for particular source types:
Journal articles Dissertations / Theses Books
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography