To see the other types of publications on this topic, follow the link: Circuits électroniques.
Dissertations / Theses on the topic 'Circuits électroniques'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Circuits électroniques.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Zimmermann, Yann. "Modélisation et développement formel de circuits électroniques." Nancy 1, 2006. http://docnum.univ-lorraine.fr/public/SCD_T_2006_0213_ZIMMERMANN.pdf.
Full textAbstract:
Les systèmes électroniques sont de plus en plus complexes et les exigences de fiabilité vis-à-vis de ces systèmes sont de plus en plus importantes. Le défi est de continuer à développer des systèmes de plus en plus complexes tout en assurant la correction de ceux-ci. Les méthodes de correction par le test sont aujourd’hui dépassées par la complexité des systèmes. Nous proposons dans cette thèse d’utiliser la preuve et le raffinement pour assurer la correction d’un système. La correction par la preuve à l’avantage de ne pas être limitée par la complexité du système. Nous proposons d’utiliser la méthode B et son concept de raffinement pour simplifier le processus modélisation et de preuve. A chaque étape du raffinement, des obligations de preuves sont générées par les outils supports pour assurer que le modèle plus concret est bien correct vis-à-vis du modèle abstrait. Cette méthode assure que l’implantation finalement obtenue est correcte vis-à-vis du premier modèle abstrait qui constitue la spécification. Nous avons commencé par une étude de cas réaliste choisie par un industriel (Volvo) consistant à modéliser un contrôleur d’accès à un bus série. Cette étude de cas nous a permis de dégager des règles de modélisation pour le développement de circuits électroniques par la méthode B. Cela nous a conduits à définir le langage BHDL correspondant au niveau synthétisable de B et des traducteurs de BHDL vers VHDL et SystemC ont été développés. Une étude théorique du langage BHDL a été faite en définissant deux sémantiques de ce langage et en prouvant la correction de la traduction de BHDL vers VHDL. Des travaux ont également été faits pour traduire BHDL vers ACL2Electronics systems become more and more complex and reliability requirements are more and more important. The challenge is to continue to develop more and more complex systems while ensuring correction of systems. Test-based methods are now overtaken by complexity of systems. We suggest using proof and refinement to ensure correction of systems. Proof-based methods are not limited by the complexity of systems. We suggest using the B method and its concept of refinement to simplify the process of modelling and proving. At each refinement step, proof obligations are automatically generated by tools to ensure that the concrete model is correct with respect to the abstract model. This method ensures that the final implementation is correct with respect to the initial abstract model which is the specification. We started by a realistic case study chosen by an industrialist (Volvo) consisting in modelling an access controller for a serial bus. This case study leaded us to define some modelling rules to develop electronic circuits using the B method. We have defined the BHDL language which is the synthesisable level of B and we have implemented translators from BHDL towards VHDL and SystemC. A theoretic study of BHDL has been done defining two semantics for this language and proving the correction for the translation from BDHL to VHDL. Some work has also been done to translate BHDL to ACL2
2
Darwaz, Khamsa. "Etude expérimentale et en simulation comportementale des"pertes fer"dans des circuits magnétiques de géométrie simple." Lyon, INSA, 1995. http://www.theses.fr/1995ISAL0016.
Full textAbstract:
Les dissipations d'énergie constituent une des limitations principales rencontrées dans la construction des transformateurs d'énergie et des machines électriques. De nouvelles conditions d'utilisation imposées par les convertisseurs de l'électronique de puissance font supporter de nouvelles contraintes aux circuits magnétiques que les outils classiques de calcul ne peuvent prendre facilement en compte. Le travail présenté s'inscrit dans le développement d'outils adaptés à ces nouvelles sollicitations. Nous avons choisi une technique de représentation qui décrit de façon globale le comportement dynamique donc évalue les pertes à l'échelle du circuit. Le modèle comportemental présenté permet d'estimer avec une bonne précision les pertes fer dans un matériau ferromagnétique doux dans des conditions variées d'excitation. Les simulations implantées sur PC demandent des temps de calcul d'environ la minute. L'extraction des paramètres nécessaires du modèle est réalisée automatiquement sur station UNIX à partir d'un nombre très réduit de données expérimentales et en très peu de temps. Ces paramètres sont calculés une fois pour toutes à l'issue d'une étape de caractérisation et gardés constants pour n'importe quelles conditions de fonctionnement du matériau étudié. Les apports et les limites de la validité de la méthode utilisée sont évalués à partir de la précision obtenue avec le modèle par rapport à une mesure directe réalisée en laboratoire dans des conditions voisines des applications les plus courantes de l'électrotechnique[Energy losses are constituting one of the principal limitations met with energy transformers and electrical machines construction. In the mean time, electronic converters are imposing new working conditions to magnetic circuits, that classical calculation methods can't easily take into account. The work exposed in this paper is about the development of adapted tools, designed to respond to these new constraints. We have chosen a technical representation that globally describes the dynamic behavior and evaluates iron losses on a circuit scale. The behavioral model used allows us to estimate with a good accuracy the losses in ferromagnetic materials, under various excitation conditions. The simulations are running on persona! computer and calculation time takes about a minute. The parameters used in the mode! are automatically and quickly obtain from UNIX station using a limited number of experimental data. These parameters are calculate once and remain constant throughout the simulations. The conditions and the validity's limits of the described method are evaluate using the mode! Accuracy, obtained by comparing results with a direct measure realised in a laboratory under the most widely encountered electrical conditions. ]
3
Petitqueux, Aurélia. "Test intégré des circuits séquentiels." Montpellier 2, 2000. http://www.theses.fr/2000MON20133.
Full textAbstract:
L'emergence recente et l'utilisation grandissante de methodologies basees sur l'utilisation de curs (core based system) augmentent le besoin de techniques de test integre (bist pour built-in self-test). Elles consistent a integrer sur silicium les ressources de generation de vecteurs de test et d'analyse des reponses. Parmi les differentes approches bist, le test pseudo-aleatoire reste largement favori de part son faible cout en surface. A l'heure actuelle, les techniques de test integre des memoires et des circuits combinatoires sont bien maitrisees. En revanche, le test integre des circuits sequentiels n'est pas encore mature, les etats internes de ces circuits etant en general tres difficiles a controler et a observer. Par consequent, certaines fautes dans les circuits sequentiels ne sont pas detectees car la sequence pseudo-aleatoire ne permet pas de justifier les valeurs requises pour activer les fautes ou de propager les effets des fautes vers une sortie primaire. Les solutions proposees de nos jours consistent a transformer les circuits sequentiels en circuits combinatoires au cours de la phase de test (approches scan). Ces methodes presentant de nombreux inconvenients, j'ai ete amenee a proposer plusieurs alternatives que l'on peut regrouper sous le terme de methodes d'initialisation partielle. Le principal avantage de telles techniques est de permettre un test du circuit a sa vitesse nominale de fonctionnement. Les resultats experimentaux sur les circuits de reference iscas'89 montrent que les methodes proposees permettent d'atteindre 100% de couverture de fautes pour un faible cout en surface additionnelle. Ces premiers resultats m'ont ensuite conduite a appliquer ces methodes d'initialisation partielle dans le cadre d'un test externe et deterministe. Les resultats sont la encore encourageants et montrent que les techniques d'initialisation partielle peuvent etre un complement aux methodes plus traditionnelles de scan.
4
Trégon, Bernard. "Evaluation et caractérisation d'une technologie d'assemblage MCM-L pour environnement haute pression forte température (120 MPa, 175°C)." Bordeaux 1, 2002. http://www.theses.fr/2002BOR12580.
Full textAbstract:
La première partie de cette étude consiste en l'analyse des besoins en électronique pour environnements sévère, c'est-à-dire sous contraintes combinée pression/température (HPFT), ainsi que les différents domaines d'application potentiels. La deuxième partie est consácrée à l'établissement d'une liste des modes de dégradations des matériaux d'assemblages pour la fabrication de prototypes, destinés à fonctionner sous 120 MPa de pression et 175°C de température. Les modèles analytiques pour chaque mode de dégradation sont listés. Nous avons ensuite conçu et réalisé un banc de test environnemental pour étudier nos prototypes. La troisième partie consiste en une étude comportementale théorique des composants électroniques sous contraintes combinées pression et température. Cette étude a été complétée et corrélée par une analyse expérimentale. Enfin la quatrième partie est une analyse exprérimentale des prototypes réalisés pour notre étude. Cette analyse à porté sur la robustesse de la fonction électronique, mais aussi sur les dégradations des différentes options d'assemblage réalisés. Cette analyse a été complétée par une étude en simulation par la méthode des éléments finisThe first part of this study is an analysis of electronics needs for severe environmental conditions, that is pressure/temperature combined stress, and so the different potentials applications domains, The second part establish a liste of degradation modes of assembly materials implied in prototypes manufacture. These protoypes are intend to word under 120Mpa of pressure and 175°C of température. Analytic modelisation of each degradation modes are listed; Then we designed and realised an environmental test bench to study our prototypes. The third part is a theoretical behavioural study of components parts under pressure/temperature combined stress. This study has been completed through an experimental analysis. Finally, the fourth part is an experimental analysis of complete prototypes manufactured for our study. This analysis deals about sturdiness of the electronic funcion, so as about the different assembly options degradations of each protoypes. This analysis has been completed with a simulation study using finite elements method
5
Gryba, Tadeusz. "Calcul des circuits électroniques VLSI avec optimisation des tolérances." Lille 1, 1985. http://www.theses.fr/1985LIL10081.
Full textAbstract:
Étude d'une modélisation et d'une simulation d'un procédé de fabrication et d'un comportement électrique des circuits intégrés. Le critère fiabilité-économique minimise le coût de production avec une fiabilité supérieure à une valeur de satisfaction. Les valeurs optimales des paramètres des circuits à très haute intégration sont obtenues par une décomposition en sous-problèmes basée sur un partitionnement du circuit en sous-circuits à partir du graphe de corrélation et du graphe électrique. La méthode de programmation stochastique permet de calculer les valeurs nominales et les tolérances optimales des paramètres du sous-circuit. Les paramètres optimaux du circuit VLSI sont calculés à partir de l'optimisation des sous circuits successifs.
6
Collin, Olivier. "Conception de circuits électroniques par des réseaux de neurones : application au convertisseur analogique numérique." Rennes 1, 1991. http://www.theses.fr/1991REN10117.
Full textAbstract:
Ces dernieres annees ont vu l'apparition de nouvelles techniques regroupees sous le nom de reseaux de neurones. Ces modeles sont construits a partir d'elements au fonctionnement tres simple mais largement connectes entre eux. La conception de circuits est un probleme d'actualite pour lequel l'analyse et la synthese d'outils sont large-absents. Leur architecture generique et leur aptitude a realiser des relations du type entree-sortie permettent a certains reseaux neuroniques de pretendre au qualificatif d'outils d'aide a la conception de circuits. Nous avons explore les principales techniques actuelles concernant les reseaux de neurones afin de les appliquer a la conception d'un convertisseur analogique/numerique (can). Nous avons essentiellement repris les travaux de hopfield proposant la realisation d'un can a partir d'un reseau entierement connecte. Dans ce cas, le probleme de la conversion est pose comme un probleme d'optimisation en nombres entiers. Il s'agit de trouver le mot binaire de sortie correspondant au mieux, au sens des moindres carres, a la valeur analogique d'entree. Le calcul est effectue de maniere analogique par un reseau entierement connecte qui se relaxe d'un niveau d'energie eleve vers un niveau inferieur correspondant a la solution du probleme. Le calcul est bien global et la structure correspond a une sortie de memoire analogique associant par un mecanisme energetique une entree analogique a une sortie numerique.
7
Salomé, Pascal. "Etude des décharges électrostatiques dans les circuits MOS submicroniques et optimisation de leurs protections." Lyon, INSA, 1998. http://www.theses.fr/1998ISAL0030.
Full textAbstract:
Ce manuscrit concerne l'analyse des phénomènes physiques intervenant lors d'une décharge électrostatique (ESD) dans les technologies CMOS submicroniques. On trouve, aujourd'hui, différents types de test (normalisés ou non) pour quantifier la tenue aux ESD des structures de protection. Cependant, ils ont tous un point commun, les ondes de tension et de courant résultant de ces stress sont difficilement interprétables. Ainsi, le manuscrit débute par la conception d'un autre type de générateur basé sur le principe des lignes à transmission. Celui ci fournit des ondes carrés qui sont plus simples à analyser. Le transistor NMOS est l'élément le plus courant des structures de protection. Il contient une structure bipolaire parasite qui est utilisée pour assurer la protection. Les analyses menées sur ce composant sont décrites dans le chapitre III de ce manuscrit. Elles ont permis d'identifier les différents facteurs de design et du procédé de fabrication ayant un rôle sur son comportement. Le chapitre IV traite d'un de ces facteurs, la distance entre les contacts et le bord de la grille. Nous montrons que la tenue aux ESD d'un NMOS sature dans certains cas. Nous discutons alors des raisons de ce comportement et nous analysons en détail ce phénomène 3D grâce à des mesures dynamiques de l'émission lumineuse résultante d'une décharge. Le chapitre V tente d'expliquer le mécanisme complexe de la dégradation thermique des transistors NMOS. Les analyses se fondent sur les observations faites au MEB et à l'AFM. Il semble que le court-circuit des transistors soit imputé à 2 étapes successives durant la focalisation des lignes de courant résultant de l'élévation de température au sein de bipolairePhysical phenomena involved during electrostatic discharges (ESD) in submicron CMOS devices are analyzed in this thesis. Several kinds of test (according to standards or not) are used today to quantify the ESD failure threshold level of protection circuit. Ali these models lead to complex voltage and current waveforms which are difficult to understand and to study. Therefore, a pulse generator based on the transmission line principle has been developed and is described in the second chapter of this thesis. This generator supplies a square pulse of current which is simpler to analyze than the usual ESD models. The NMOS transistor is the most common device involved in ESD protection circuit. The parasitic bipolar transistor included in the NMOS architecture is used to ensure the protection. Investigations performed on grounded gate NMOS transistor (ggNMOS) are described in the third chapter of the manuscript. Several parameters are studied and classified in both design and process dependent. Their impacts on the ggNMOS behavior are analyzed. Chapter IV is a comprehensive study of one of the design parameters, the contact to gate spacing. It is shown that the ESD failure threshold of an NMOS can saturate depending on the triggering mechanism. Using transient measurements of light emission, a three dimensional triggering of the NMOS is revealed. This effect is analyzed and shown to be responsible for the saturation. Chapter V is an attempt to explain the thermally induced failures of an NMOS during an ESD transient. Assumptions are based on several observations made during SEM and AFM measurements. It seems that the short circuit of NMOS transistors results from two successive mechanisms occurring when the current is localized, leading to a high increase of the temperature and the melting of silicon in two spots
8
Tounsi, Patrick. "Méthodologie de la conception thermique des circuits électroniques hybrides et problèmes connexes." Toulouse, INSA, 1992. http://www.theses.fr/1992ISAT0039.
Full textAbstract:
Nous presentons dans ce memoire des outils theoriques et leur mise en uvre informatique pour permettre le calcul des echauffements transitoires ou statiques dus a un ecoulement tridimensionnel de la chaleur par conduction a travers un empilement multi-couche plan. Ce calcul est destine a la simulation thermique des circuits electroniques presentant cette configuration et particulierement des circuits hybrides de puissance. Une methodologie de conception thermique des composants de haute compacite et des circuits hybrides de puissance est proposee. Celle-ci permet une analyse thermique fine: comportement thermique du substrat; son choix. Puis optimisation du placement des composants. Un banc de mesure des echauffements transitoires par thermometrie infra-rouge a ete monte pour valider les outils de calcul developpes. D'autre part, nous proposons une possibilite d'exporter vers un simulateur electrique les resultats du calcul du comportement thermique sous forme de reseaux rc pour effectuer une simulation electro-thermique
9
Josse, Stève. "Transportabilité de fonctions analogiques en technologies CMOS submicroniques : application : contrôle du retard des fronts d'horloges d'un imageur CCD." Toulouse, INPT, 2003. http://www.theses.fr/2003INPT029H.
Full textAbstract:
Dans le cadre de la transportabilité de circuits, nous étudions le transfert de circuits analogiques CMOS par une approche semi-analytique. Appliquée aux fonctions amplifications élémentaires, elle consiste à représenter graphiquement les caractéristiques de circuits normalisés afin d'en déduire un premier dimensionnement suivant les performances souhaitées. Cette approche est validée par l'étude de 2 amplificateurs opérationnels. L'écart relatif du produit gain bande passante obtenu avec celui de la simulation n'excède pas ± 20 %. Un circuit mixte pour des applications spatiales générant des retards programmables de l'ordre de la nanoseconde a été transporté dans 2 technologies. La validation expérimentale de ces 2 circuits intégrés montre les contributions importantes de la dispersion des éléments passifs et de leurs capacités parasites distribuées. Ces phénomènes sont minimisés en introduisant des commutateurs analogiques et en optimisant le dimensionnement des composants passifs.
10
Siarry, Patrick. "La méthode du recuit simulé : application à la conception de circuits électroniques." Paris 6, 1986. http://www.theses.fr/1986PA066433.
Full textAbstract:
Présentation des principales approches théoriques de l'algorithme et de ses applications. Application de la méthode dans le domaine de la conception assistée par ordinateur des circuits électroniques. Les résultats présentés pour le placement des circuits hybrides démontrent que l'algorithme est particulièrement efficace dans tous les cas où la technologie impose des contraintes complexes et évolutives.
11
Doré, François. "Emetteurs à îlots quantiques pour le moyen-infrarouge." Rennes, INSA, 2008. http://www.theses.fr/2008ISAR0024.
Full textAbstract:
Les premiers calculs sur les structures de type I à faible gap sur substrat d’InP(001) révèlent l’intérêt de la combinaison. InAsSb/GaAsSb. La modélisation d’îlots uniques montre un mélange des fonctions d’onde de valence et conduction dans les états confinés, conduisant à des relaxations non-radiatives. La géométrie a un fort impact sur les temps associés à ces processus. Un calcul de l’IVBA montre une évolution globalement défavorable aux grandes longueurs d’onde avec toutefois des gammes privilégiées. Le gap élevé d’InAs contraint oblige à utiliser de gros îlots en faible densité, ce qui limite le gain. Un laser fait de 4 plans d’îlots a un courant de seuil de 3,4 kA/cm² à 20 K pour une longueur d’onde de 1,85 µm. L’obtention d’ilots d’InAsSb dans une barrière de GaAsSb semble complexe du fait d’un blocage cinétique de la transition 2D-3D par l’antimoine en surface qui permet néanmoins d’obtenir de plus gros îlots ou des puits plus épais émettant jusqu’à 2,35 µm à 300 KType I band lineups calculation for narrow gap structures on InP(001) substrate are presented It reveals the interest of InAsSb/GaAsSb association. Single dot model show a mixing of valence and conduction eigenfunctions in the confined eigenstates. This effect leads to non-radiative relaxations. Geometry has a strong impact on related characteristic times. IVBA calculations show a negative trend towards long wavelengths except for favoured areas. Large gap of strained InAs implies the use of big islands with low densities. Gain is then reduced. A 4 QD layers laser emitting at 1. 85 µm at 20 K has a threshold current density of 3,4 kA/cm². InAsSb dots formation in GaAsSb barrier turns out to be difficult. Antimony presence on the surface inhibits 2D-3D transition. Nevertheless this effect permits the formation of larger dots or thicker wells emitting until 2. 35 µm at 300 K
12
Rahim, Solaiman. "Techniques formelles pour la preuve d'équivalence de circuits séquentiels." Montpellier 2, 2004. http://www.theses.fr/2004MON20059.
Full text
13
Mureddu, Ugo. "Génération d'aléa dans les circuits électroniques numériques exploitant des cellules oscillantes." Thesis, Lyon, 2019. http://www.theses.fr/2019LYSES018.
Full textAbstract:
Les objets connectés sont omniprésents dans notre société actuelle (ex. véhicules, transports en commun, santé, domotique, smartphone, moyen de paiement, etc.). La connexion et l'accès à distance des appareils d'usage quotidien améliorent considérablement notre confort et notre efficacité dans notre vie professionnelle comme personnelle. Cependant, cela peut également nous confronter à des problèmes de sécurité sans précédent. Les risques liés à la large expansion des systèmes embarqués et de l'internet des objets sont doubles :- L'accès d'une personne non autorisée aux données pour la lecture, la copie, l'écriture ou l'effacement complet. - L'utilisation de l'objet connecté pour une action non prévue par celui-ci, sa mise hors service du système ou bien sa destruction.Pour répondre à de tels risques, il est nécessaire de mettre en place des mécanismes de sécurité permettant le chiffrement des données sensibles, ainsi qu'une authentification et une autorisation pour chaque appareil de l'internet des objets. Fort heureusement, les fonctions cryptographiques permettent de répondre à ces besoins en garantissant confidentialité, authenticité, intégrité et non-répudiation. Dans ce contexte, les générateurs physiques d'aléa (Générateurs de nombres aléatoires et fonctions physiques non clonables) sont essentiels puisqu'ils assurent le bon fonctionnement des fonctions cryptographiques. En effet, ils exploitent des sources de bruit analogique présentes dans les circuits électroniques pour générer: des clés secrètes permettant de chiffrer les données, ou encore, des identifiants uniques permettant l'authentification des circuits. La sécurité des fonctions cryptographiques repose sur la qualité des clés et identifiant générés par ces générateurs d'aléa. Les nombres produits par ces générateurs doivent être imprévisibles. A défaut, les clés utilisées pour chiffrer les données pourraient être cassées et les identifiants recopiés. C'est pourquoi il est d'une extrême nécessité d'étudier les générateurs physiques d'aléa. Dans ce manuscrit, nous proposons tout d'abord une approche rigoureuse d'implémentation et de comparaison de TRNG et de PUF sur les circuits électroniques numériques, suivis d'une intégration au sein d'un système complet de ces générateurs physiques d'aléa. Ensuite, nous amorçons une démarche de modélisation des PUF afin d'améliorer l'évaluation de leur imprévisibilité. Nous réalisons aussi une étude complète de l'impact du phénomène de verrouillage sur les cellules oscillantes et le. conséquences sur les générateurs physiques d'aléa. Enfin, nous démontrons la sensibilité d'un type particulier de PUF à une attaque par analyse électromagnétiqueWith the sharp increase in the deployment and integration of the Internet of Things, one challenge is to ensure security with respect to privacy and trust issues. With billions of connected devices, there is a huge risk of unauthorized use or abuse. To protect from such risks, security mechanisms are neede for per-device authentication and authorization, integrated in early design stages. Thankfully, cryptographic functions allow ciphering of sensitive data, as well as per-device authentication and authorization since they guarantee confidentialify, authenticity, integrity and non-repudiation. In this context, physical random generator (random number generator TRNG and physical unclonable functions PUF) are particularly useful since they generate secret keys, random masks or unique identifiers. The robustness of the cryptographic functions stand by the quality of the physical random generators. For that, numbers provided by those generators must be entropic. Otherwise, keys used to cipher data could be broken and identifiers could be retrieved. That's why, it is necessary to study physical random generators. In this thesis, we provide a rigorous approach to implement TRNGs and PUFs in reconfigurable logic devices. After that, we integrate those generators in a complete system. We also propose an innovative approach to evaluate the quality of PUF by modeling their behavior prior to designing it. This should he!p designers anticipate PUF quality in term of randomness. We also realize a complete a study of two kind of threats on physical random generators using oscillating cells: the locking phenomena and the EM analysis
14
Vianne, Benjamin. "Intégration d'un interposeur actif silicium pour l'élaboration de circuits électroniques complexes." Thesis, Aix-Marseille, 2016. http://www.theses.fr/2016AIXM4327.
Full textAbstract:
L’intégration hétérogène de circuits électroniques sur un interposeur silicium offre de nouvelles perspectives dans l’élaboration de systèmes complexes pour les applications nécessitant de grandes bande-passantes. L’assemblage vertical de puces à très haute densité sur cette plate-forme silicium de grande taille pose néanmoins d’importants défis technologiques. Le cœur de cette étude se concentre plus particulièrement sur les problématiques thermo-mécaniques qui affectent le processus de fabrication de l’interposeur à de multiples échelles. À l’échelle macroscopique, la courbure importante découlant des contraintes dans les couches diélectriques minces complexifie l’assemblage. La caractérisation de ces déformations par une technique de "shadow moiré" sert à définir et valider une solution de compensation de la courbure via le dépôt de diélectriques en face arrière. Une stratégie de mesure des contraintes mésoscopiques par des capteurs de contraintes en rosette est ensuite déployée. L’étude montre l’adéquation des capteurs piézorésistifs pour la mesure des interactions puces-puces dans les assemblages de circuits tridimensionnels. Enfin, les contraintes thermomécaniques microscopiques induites par les vias de cuivre traversant l’interposeur sont cartographiées à grande échelle par nano-diffraction d’un rayonnement synchrotron. Ces mesures débouchent sur l’élaboration d’un modèle numérique prédictif et l’estimation des variations de mobilité des porteurs de charge autour des vias. Les principales barrières à l’adoption de l’interposeur ont été finalement identifiées et un panel d’outils a été développé afin de garantir une faisabilité de réalisation de futurs prototypesThe heterogeneous integration of microelectronic chips on a silicon interposer offers new perspectives in the manufacturing of complex systems for high bandwidths applications. However, the high density vertical assembly of several chips on this silicon platform has proven to be technologically challenging. This study is especially focused on the thermo-mechanical issues which affect the manufacturing of the interposer at multiple scales. At macroscopic scale, the high curvature of the die, induced by stress in thin films, has a negative impact on various assembly processes. By using a thermal shadow moiré technique, the characterization of the thermo-mechanical deformations aims to define and validate a strategy of curvature compensation through the deposition of thin dielectric layers on the back-side of the die. The integration of stress sensors to depict the mesoscopic local stress in 3D assemblies is then investigated. The study demonstrates the ability of piezoresistive based sensors to measure chip/package interactions in a typical interposer assembly flow. Eventually, the thermo-mechanical stress at microscopic scale induced by the copper through silicon vias in a silicon interposer are mapped thanks to a nanodiffraction technique using synchrotron radiation. Corresponding experimental investigations allow to validate a predictive numerical model and estimate the mobility variations of charge carriers in silicon around the vias. Eventually, the main barriers to silicon interposer adoption have been identified and several tools were developed to ensure the feasibility of future prototypes
15
Vianne, Benjamin. "Intégration d'un interposeur actif silicium pour l'élaboration de circuits électroniques complexes." Electronic Thesis or Diss., Aix-Marseille, 2016. http://www.theses.fr/2016AIXM4327.
Full textAbstract:
L’intégration hétérogène de circuits électroniques sur un interposeur silicium offre de nouvelles perspectives dans l’élaboration de systèmes complexes pour les applications nécessitant de grandes bande-passantes. L’assemblage vertical de puces à très haute densité sur cette plate-forme silicium de grande taille pose néanmoins d’importants défis technologiques. Le cœur de cette étude se concentre plus particulièrement sur les problématiques thermo-mécaniques qui affectent le processus de fabrication de l’interposeur à de multiples échelles. À l’échelle macroscopique, la courbure importante découlant des contraintes dans les couches diélectriques minces complexifie l’assemblage. La caractérisation de ces déformations par une technique de "shadow moiré" sert à définir et valider une solution de compensation de la courbure via le dépôt de diélectriques en face arrière. Une stratégie de mesure des contraintes mésoscopiques par des capteurs de contraintes en rosette est ensuite déployée. L’étude montre l’adéquation des capteurs piézorésistifs pour la mesure des interactions puces-puces dans les assemblages de circuits tridimensionnels. Enfin, les contraintes thermomécaniques microscopiques induites par les vias de cuivre traversant l’interposeur sont cartographiées à grande échelle par nano-diffraction d’un rayonnement synchrotron. Ces mesures débouchent sur l’élaboration d’un modèle numérique prédictif et l’estimation des variations de mobilité des porteurs de charge autour des vias. Les principales barrières à l’adoption de l’interposeur ont été finalement identifiées et un panel d’outils a été développé afin de garantir une faisabilité de réalisation de futurs prototypesThe heterogeneous integration of microelectronic chips on a silicon interposer offers new perspectives in the manufacturing of complex systems for high bandwidths applications. However, the high density vertical assembly of several chips on this silicon platform has proven to be technologically challenging. This study is especially focused on the thermo-mechanical issues which affect the manufacturing of the interposer at multiple scales. At macroscopic scale, the high curvature of the die, induced by stress in thin films, has a negative impact on various assembly processes. By using a thermal shadow moiré technique, the characterization of the thermo-mechanical deformations aims to define and validate a strategy of curvature compensation through the deposition of thin dielectric layers on the back-side of the die. The integration of stress sensors to depict the mesoscopic local stress in 3D assemblies is then investigated. The study demonstrates the ability of piezoresistive based sensors to measure chip/package interactions in a typical interposer assembly flow. Eventually, the thermo-mechanical stress at microscopic scale induced by the copper through silicon vias in a silicon interposer are mapped thanks to a nanodiffraction technique using synchrotron radiation. Corresponding experimental investigations allow to validate a predictive numerical model and estimate the mobility variations of charge carriers in silicon around the vias. Eventually, the main barriers to silicon interposer adoption have been identified and several tools were developed to ensure the feasibility of future prototypes
16
Rolland, Du Roscoat Laure. "Contribution à l’analyse des mécanismes de couplages dans les systèmes sur une puce." Limoges, 2009. https://aurore.unilim.fr/theses/nxfile/default/21f35996-5039-4ba6-bdaa-d11d45dad246/blobholder:0/2009LIMO4030.pdf.
Full textAbstract:
L’avancée des procédés technologiques a permis de diminuer considérablement les dimensions des transistors, de développer des circuits de plus en plus complexes, et d’intégrer des signaux mixtes sur une même puce. La course à la réduction des coûts des produits étant engagée, un défi réside dans la prise en compte des interactions électromagnétiques entre les systèmes analogiques et numériques, avant la réalisation sur silicium. De forts pics de courants transitoires générés par les commutations simultanées des portes des blocs numériques sont injectés dans les rails d’alimentation et dans le substrat commun à tous les blocs. Les marges, en terme de bruit, sont beaucoup plus faibles pour les blocs analogiques que les blocs numériques, ceci rend les circuits analogiques très sensibles aux variations de signaux conduits et rayonnés. Le travail de cette thèse couvre à la fois les trois aspects des interactions électromagnétiques : leurs sources, les chemins de propagation et la réception des signaux perturbants. Les formations des mécanismes de couplages sont explicitées dans l’environnement d’un circuit réel dans un procédé CMOS avancé. Un modèle d’injection dans le substrat d’une porte numérique est présenté. Des caractérisations substrat réalisées à l’aide d’une structure de mesure dédiée valide ce modèle et permettent d’estimer les gains en isolation que l’on peut obtenir en appliquant des stratégies d’isolation spécifiques. Un ensemble de méthodes est proposé afin d’intégrer des structures d’isolation adaptées, de dimininuer l’injection dans le substrat, de placer et connecter les blocs entre eux au niveau global du circuit. Les contraintes en terme de surface dépensée sont évaluées. Nous soulignons l’importance d’appliquer une méthodologie cohérente à toutes les étapes de conception du circuit. Enfin une méthode pour simuler les interactions conduites sur l’ensemble des réseaux au niveau global du circuit est proposée. Des mesures sur un circuit de test valide le principe. Une approche multi-échelles est nécessaire pour considérer les effets électromagnétiques perturbants à la fois au niveau transistor, mais aussi au niveau haut du circuit, à savoir entre les blocsBecause of the shrink of IC technologies dimensions and of the continuous push for miniaturization and cost reduction, complex mixed-signals circuits have been developed on a same die. Considering disturbing electromagnetic interactions between analog and digital systems, before the chip realization, has become a real challenge, particularly to reduce product costs. Switching transients’ high current peaks induced by digital circuits inject noise into power supply rails and into the common substrate. Analog circuits lack the large noise margins of digital circuits, thus making them very sensitive to conducted and radiated signals variations. The work in this thesis spans all areas of noise: generation, propagation paths, and reception. Coupling mechanisms forming is explained in a real circuit environment with an advanced CMOS process. An injection model of a digital gate is presented. Substrate characterizations with a dedicated measurement structure valid the model and allow to estimate isolation gains obtained with specific topology strategies. A set of guidelines is proposed in order to implement accurate isolation structures, to decrease substrate injection, to place and route blocks at the high level of the chip. Optimization of Silicon area used between blocks are also evaluated. The importance to apply a coherent methodology at all designing steps is highlighted. Finally, a method to simulate interactions between whole networks at top level is proposed and validated on a test-chip circuit. Multi-scale approach is needed to take into account electromagnetic interactions at transistor level and also at inter-blocks level
17
Calvet, Sébastien. "Contribution à la réduction de l'émission parasite des micro-contrôleurs en CMOS sub-micronique." Toulouse, INSA, 2003. http://eprint.insa-toulouse.fr/archive/00000266/.
Full textAbstract:
La prise en compte des contraintes de la compatibilité électromagnétique (CEM) au niveau des équipements électroniques se répercute aujourd'hui sur les circuits intégrés : l'objectif de cette étude est de contribuer à la réduction des émissions parasites des microcontrôleurs dès leur conception à MOTORALA. Nous décrivons les origines des émissions parasites dans les circuits CMOS et les méthodes de mesures associées (IEC61967). Nous présentons un modèle ICEM d'émission parasite en cours de normalisation (IEC 62014-3) auquel nous avons contribué et décrivons la méthodologie mise en place à MOTOROLA pour en extraire les paramêtres. Nous validons cette approche par des comparaisons entre mesures d'émission et simulations issues du modèle. Nous décrivons enfin un composant REGINA que nous avons conçu pour tester et valider les règles de conception faible émission. Nous proposons des modifications du flux de conception du composant pour améliorer son comportement et ses outils de simulation
18
Lasbouygues, Benoît. "Analyse statique temporelle des performances en présence de variations de tension d'alimentation et de température." Montpellier 2, 2006. http://www.theses.fr/2006MON20027.
Full textAbstract:
Face à la complexité des nouvelles technologies et à la sensibilité des paramètres physiques, il est devenu nécessaire d’évaluer l’impact des différentes sources de variations sur un circuit, notre étude est orientée en particulier au niveau temporel et particulièrement pour la température et la tension d’alimentation. L’accroissement relatif de la variabilité des procédés de fabrication se traduit actuellement par une augmentation importante du conservatisme induit par la méthode de validation classique. Pour réduire le gap croissant entre les résultats obtenus sur silicium et la méthode de validation standard, nous avons utilisé un modèle analytique, décrivant explicitement le rôle des paramètres physiques et environnementaux dans le processus de commutation d’une porte. Partant de cela, nous avons défini une technique, et montré, qu’il est possible de réduire le pessimisme des analyses actuelles, en prenant des valeurs réelles de tension et/ou de température spécifiques pour chaque cellule. Une étude complète de la sensibilité de la température sur les structures CMOS faible puissance a été faite. Cela nous a permis de mettre en évidence la présence du phénomène d’inversion en température, les plus mauvaises performances temporelles d’un circuit pouvant aussi bien être observées à 125°C qu’à n’importe quelle autre valeur de température. Ceci pose le problème de l’identification de la température à laquelle les performances pire cas apparaissent. La compréhension de l’impact de ce paramètre à tous les niveaux (du transistor au circuit) nous a permis, d’apporter une solution robuste pour prendre en compte ce phénomène dans le flot de conception et de validation d’un circuitIn the nanometer era, the physical verification of CMOS digital circuit becomes a complex task. Designers must account of numerous new factors that impose a drastic change in validation and physical verification methods. One of these major changes in timing verification to handle process variation lies in the progressive development of statistical timing engine. However the statistical approach cannot capture accurately the deterministic variations of both the voltage and temperature variations. Therefore our work proposes a novel method, based on non-linear derating coefficients, to account of these environmental variations. This method allows computing the delay of logical paths considering specifics conditions of each cell. The combined use of reduced supply voltage with high threshold voltage values may reverse the temperature dependence of designs, the worst case timing conditions becomes less predictable and can occur at different temperatures. This effect, called temperature inversion phenomenon is particularly critical for low power applications. The characterization, at each level (from device to critical paths) allowed us to define some techniques to take into account this effect into the design flow
19
Allemand, Michel. "Modélisation fonctionnelle et preuve de circuits avec LP." Aix-Marseille 1, 1995. http://www.theses.fr/1995AIX11015.
Full textAbstract:
Les methodes formelles presentent des potentialites interessantes dans le cadre de la verification de la correction des systemes digitaux. Cette these propose un systeme formel, le p-calcul, permettant une modelisation fonctionnelle des circuits orientee verification formelle. Des methodologies de preuves adaptees au demonstrateur utilise, le larch-prover (lp) ainsi qu'a cette modelisation sont decrites. Dans une premiere partie, nous definissons un langage type permettant de decrire les structures des circuits. Nous en donnons ensuite une interpretation dans un modele fonctionnel, qui represente les comportements associes. Les regles de transformations que nous avons proposees sous la forme d'un systeme de reecriture permettent l'obtention d'une forme normale pour les expressions du langage. On peut alors, entre autre, definir un procede de reconnaissance des circuits synchrones et donner un algorithme de construction des solutions des equations recursives decrivant les circuits avec boucles. Puis, les expressions du p-calcul sont traduites dans la syntaxe du larch-prover. Apres avoir construit une base de proprietes arithmetiques prouvees, nous proposons deux methodes pour verifier que l'implementation d'un circuit est correcte, selon que sa specification est une definition inductive ou une liste de proprietes, et dans ce dernier cas elle n'est pas forcement complete. Ces methodes sont appliquees a plusieurs circuits qui ont ete proposes, ces dernieres annees, dans la communaute internationale
20
Ben, M'Hamed Bruno. "Contribution à l’analyse de la susceptibilité des composants électroniques à des perturbations transitoires : caractérisation et modélisation des éléments de protection." Limoges, 2010. https://aurore.unilim.fr/theses/nxfile/default/81a2f024-301f-467e-b07d-748c5a35fba1/blobholder:0/2010LIMO4049.pdf.
Full textAbstract:
La présence de systèmes embarqués faisant appel à l’électronique s’est intensifiée aussi bien dans les domaines civils et militaires. De plus, l’augmentation des fréquences d’horloges et des densités d’intégration s’accompagne d’une baisse des marges d’immunité au bruit, ce qui accroît la sensibilité des circuits aux parasites électromagnétiques externes. En parallèle, le nombre de perturbateurs potentiels ne cesse de croître. Se pose alors le problème de leur cohabitation avec les systèmes. Le contexte de notre étude nous amène à analyser l’influence du couplage d’une perturbation de type intentionnel (AGREMI) sur les systèmes électroniques. A l’échelle des cartes électroniques, les premiers éléments qui vont interagir avec ce signal sont les éléments de protection. Les travaux réalisés durant cette thèse de doctorat ont consisté à développer une méthodologie analytique et expérimentale permettant d’évaluer le comportement en régime transitoire des protections présentes dans les circuits électroniques en apportant une attention particulière au comportement des charges et aux effets non-linéaires des capacités parasites. La fiabilité de la méthodologie a été évaluée sur des protections discrètes (“Off-Chip”) et sur des étages de protections (“On-Chip”) des circuits intégrés numériquesThe presence of embedded systems using electronics has widely spread in the civil and military domains. Moreover, the significant increases of operating frequencies and integration densities are accompanied by a reduction of noise margins which obviously increases the sensitivity of the circuits against external electromagnetic interferences. In parallel, the number of potential disturbances continues growing, and the main problem is to assess the proper functioning of the systems to be used in this environment. The context of our study is to analyse the influence of the coupling of powerful parasitic sources on electronic systems. At the component level, the first elements seen by the signal are the protection devices. So the investigations achieved during this thesis have consisted in developing a theoretical and experimental methodology to evaluate the transient behaviour of the protections present in electronic circuits, with a special attention to the charge behaviour and the non-linear effects of the parasitic capacitances. The accuracy of this methodology is assessed to both discrete and on-chip protection devices
21
Alaeldine, Ali. "Contribution à l'étude des méthodes de modélisation de l'immunité électromagnétique des circuits intégrés." Rennes, INSA, 2004. http://www.theses.fr/2008ISAR0016.
Full textAbstract:
De nos jours, le développement rapide des systèmes électroniques complexes multiplie les sources de perturbations électromagnétiques, auxquelles un nombre de circuits actuels deviennent de plus en plus susceptibles. Il devient donc indispensable de prédire les comportements des circuits intégrés vis-à-vis de ces perturbations, qu’elles soient conduites ou rayonnées. Cette thèse propose donc une méthodologie de simulation de l’immunité conduite et rayonnée des circuits intégrés dans leur environnement. Les travaux ont été menés sur un circuit intégré multi-cœur précédemment utilisé pour l’étude des techniques de réduction des émissions parasites. Celui-ci a permis, en sus de la méthodologie déjà citée, d’identifier quelques règles de conception en vue d’une meilleure immunité électromagnétique. Le premier chapitre est consacré à l’étude des origines des perturbations électromagnétiques et de leurs influences sur le comportement des circuits intégrés, ainsi que des méthodes de mesure de la susceptibilité en modes conduit et rayonné, en harmonique et en transitoire. Les chapitres 2 et 3 présentent des modèles électriques complets pour la simulation de l’immunité en mode conduit d’un circuit intégré, respectivement en harmonique (DPI - Direct Power Injection) et en transitoire (VF-TLP - Very Fast Transmission Line Pulsing). Les pertes en puissance ainsi que le substrat du circuit intégré ont également été modélisés. Dans le chapitre 4, un modèle de simulation d’injection en champ proche (en mode rayonné) est introduit et validé par des mesures de susceptibilité effectuées sur des circuits en boîtier avec et sans couvercle. Enfin, l’utilisation de diverses techniques de réduction de l’émission parasite des circuits intégrés pour la diminution conjointe de leur susceptibilité en modes conduit et rayonné est étudiée et discutée dans le chapitre 5. Les perspectives de cette thèse couvrent la prédiction avant fonderie de l’immunité des circuits intégrés aux agressions externes ainsi que la fourniture de leurs modèles pour la simulation d’immunité au niveau carte et au niveau systèmeNowadays, the steep growth of mass-market complex electronic systems is the source of numerous electromagnetic disturbances, to with an increasing number of integrated circuits (ICs) are becoming more and more susceptible. Therefore, predicting the behaviour of integrated circuits to electromagnetic aggression, conducted or radiated, is a topical demand. This thesis introduces a new simulation methodology aimed to assess the conducted and radiated immunity of integrated circuits in their environment. The whole study was conducted thanks to a multi-core integrated circuit which was initially intended for the validation of low-emission design techniques; this circuit also made it possible to define new design rules to increase the immunity of integrated circuits against electromagnetic interference. This thesis is organized as follows. In the first chapter, an investigation of several electromagnetic disturbance sources and their influences on the behavior of integrated circuits is presented. Moreover, in the same chapter, the existing measurement methods for IC susceptibility to conducted and radiated, either continuous harmonic or fast transient pulses, are detailed. In the second and third chapters, complete electrical models for the simulation of conducted immunity are presented, with respect to continuous harmonic (DPI - Direct Power Injection) and fast transient (VF-TLP - Very Fast Transmission Line Pulsing) injection modes, respectively; furthermore, simplified electrical models for power losses and IC substrates are introduced. In the fourth chapter, a complete immunity simulation model for the near field (radiated) injection method is established and validated by measurements on the integrated circuit encapsulated in normal and unshielded packages. Finally, the fifth chapter is focused on the demonstration of the validity of suggested emission reduction techniques for susceptibility reduction, as well as their classification according to their respective efficiencies and costs. The prospective of this thesis lies in the development of pre-manufacturing immunity prediction models for integrated circuits; these models can be used for the immunity simulation of an IC located on a printed circuit board inside a complex system
22
Dukay, Bernadett. "Les enjeux des nouvelles relations contractuelles dans le commerce électronique entre professionnels." Paris 2, 2009. http://www.theses.fr/2009PA020101.
Full textAbstract:
L’apparition puis le développement de l’internet ont permis un essor du commerce par voie électronique, et notamment des réseaux de distribution commerciale par voie électronique. De nouvelles formes de commercialisation sont apparues, telle l’enchère par voie électronique. Ce dernier outil est devenu très populaire, et s’est développé sous deux formes : courtage aux enchères (négociation du prix à la hausse) et enchère électronique inversée (négociation du prix à la baisse). Ces nouvelles techniques de commercialisation, bien que populaires, ne sont pas sans poser un certain nombre de difficultés juridiques et pratiques. Le courtage aux enchères a ainsi généré un essor du commerce de produits contrefaits. L’encadrement juridique du commerce par voie électronique a certes évolué depuis l’apparition de ce mode de commercialisation, et les juristes, tant praticiens que théoriciens, tentent d’adapter le droit aux incessantes évolutions techniques. Cependant, en l’état, le droit positif demeure lacunaire.
23
Cadoret, Davidl. "Etude de cellule déphaseuses imprimées combinant patchs et fente : Application à la réalisation de réseaux réflecteurs simple couche." Rennes, INSA, 2006. http://www.theses.fr/2006ISAR0015.
Full textAbstract:
Le travail présenté porte sur l'étude et la réalisation de cellules déphaseuses et d'antennes de type réseau réflecteur (reflectarray). Le premier objectif de cette thèse est la validation, par la simulation et la mesure, de cellules déphaseuses originales " simple couches " en monopolarisation linéaire et en bipolarisation linéaire. Un enjeu important est de pouvoir proposer des antennes qui soient à la fois large bande, à faibles pertes et à faible coût. Pour réaliser ces études, des méthodes simples de caractérisation ont été mises en place à partir de deux outils de simulations existants : le logiciel Ansoft HFSS et un code de FDTD élaboré au laboratoire. Le deuxième objectif de ce travail est de permettre la réalisation de maquettes d'antennes reflectarray passives, à partir des cellules déphaseuses imaginées. Les huits antennes qui sont présentées ici, ont permis de valider des nouvelles méthodes de conception et d'améliorer graduellement les performances réaliséeThe presented work deals with the study and the realization of new reflectarray cells, printed on a single substrate, and reflectarray antennas. The first objective is to carry out simulations and measurements of reflectarray cells in monopolarization and bipolarization conditions (linear polarization). One of the main issue of this work is to offer antennas with a large bandwidth, low losses and a low cost. To realise this study, some characterisation methods were implemented thanks to the following simulation softwares : Ansoft HFSS and an homemade FDTD code. The second objective is to realise measurements of antennas composed of our new reflectarray cells. The 8 realised antennas lead to good performances and validate some new conception methods
24
Lafleur, François. "Développement d'un vibrateur acoustique pour précipiter les défauts latents de circuits électroniques." Mémoire, École de technologie supérieure, 2003. http://espace.etsmtl.ca/772/1/LAFLEUR_Fran%C3%A7ois.pdf.
Full textAbstract:
Le procédé de déverminage, ou Environmental Stress Screening (ESS), est employé principalement dans le domaine de l'électronique pour réduire les mortalités infantiles des produits avant leur livraison. Il utilise usuellement des stimulations environnementales telles que les vibrations ou la température produites à l'aide d'équipements conventionnels d'essais qui sont très coûteux et difficiles à implanter. Le but de cette recherche est le développement d'une nouvelle méthode d'excitation vibratoire des plaques de circuits électroniques à moindre coût par l'emploi de l'excitation acoustique. Le projet a mené au développement d'un vibrateur acoustique pouvant être utilisé lors d'implantations du procédé ESS en milieu industriel. L'utilisation de cette nouvelle technologie et des méthodes novatrices de personnalisation des spectres ESS proposées dans cette thèse permettent la précipitation de défaillances latentes présentes dans les produits électroniques de façon efficace et sécuritaire et ce, à moindre coût par rapport aux technologies concurrentes.
La méthodologie des travaux présentés dans cette thèse inclus: (1) La génération acoustique des vibrations sur les circuits; (2) L'analyse modale acoustique des circuits par des méthodes à référence unique et à références multiples; (3) La précipitation de défauts latents typiques des circuits électroniques; (4) Une méthode d'individualisation des spectres vibratoires tenant compte des caractéristiques structurelles des circuits; (5) La présentation de la configuration de l'équipement acoustique et les résultats d'implantation du procédé.
Nonobstant la fabrication, l'installation et la mise en service d'un équipement en milieu industriel (depuis le mois de mai 2002), ces travaux ont permis l'obtention de trois familles de brevets et la publication de six articles de conférence: trois portant sur l'analyse modale à référence unique, un portant sur l'analyse modale à références multiples, un autre portant sur la présentation de l'équipement et finalement un dernier sur la personnalisation des spectres vibratoires. Les protections par brevet sont reliées aux sujets suivants: (1) Équipement de vibration par excitation acoustique; (2) Méthode d'analyse modale à références multiples; (3) Méthode de personnalisation des spectres de vibration.
25
Guerin, Mathieu. "Conception de circuits électroniques au moyen de la technologie CMOS organique imprimée." Thesis, Aix-Marseille, 2013. http://www.theses.fr/2013AIXM4780/document.
Full textAbstract:
L’électronique organique connaît depuis ces dernières années un fort développement. Le CEA LITEN dispose d’une technologie d’impression par sérigraphie de transistors de type N et de type P sur une même plaque, permettant de créer des circuits complémentaires. Les performances et les limitations de cette technologie ont été étudiées, l’un des objectifs principaux de cette thèse étant de réaliser une étude concernant la faisabilité d’une étiquette RFID entièrement réalisée en technologie organique imprimée. Une telle étiquette, en plus d’être flexible, possèderait un coût de fabrication extrêmement bas.Des blocs entiers couramment utilisés dans les circuits RFID et comportant jusqu’à 50 transistors sont conçus et testés, montrant des performances supérieures ou au niveau de l’état de l’art dans ce domaine. La technologie organique imprimée n’étant pas aussi mature que celle utilisée dans la filière semi-conductrice classique, une étude est également menée concernant les effets de la dispersion du procédé de fabrication et du vieillissement sur les performances des circuits. Des pistes seront ainsi définies sur les paramètres (fiabilité, mobilité dans les semi-conducteurs organiques, taille des dispositifs…) à améliorer pour permettre à l’électronique organique de venir concurrencer l’industrie du siliciumDuring the past few years, the field of organic electronics has known an important development. The CEA LITEN is able to manufacture N-type and P-type screen-printed transistors on a same plastic sheet, enabling the design of complementary circuits. The performances and limitations of this technology are studied since one of this thesis’ main objectives is to determine the feasibility of a fully-printed organic RFID tag. Such a tag would be flexible and could be manufactured at an extremely low-cost. Some circuits commonly used in the RFID tags, and using up to 50 transistors, are designed and tested, showing some performances equivalent or above the reported latest developments. The organic electronics manufacturing process is not as mature as the one used in the classical silicon industry. Therefore, a study is performed concerning the effects of this process scattering, as well as the ageing, on the circuits’ performances. The main improvements (in terms of reliability, organic semi-conductor mobility, size) that can help the organic electronics in order to compete, one day, with the silicon industry, are discussed
26
Lefranc, Pierre. "Etude, conception et réalisation de circuits de commande d'IGBT de forte puissance." Lyon, INSA, 2005. http://theses.insa-lyon.fr/publication/2005ISAL0097/these.pdf.
Full textAbstract:
L'IGBT (Insulated Gate Bipolar Transistor) a pris une part importante dans les applications de l'électronique de puissance. Depuis ses débuts dans les années 1980, il n'a cessé de concurrencer les composants comme le thyristor, le GTO, le MOSFET et le transistor bipolaire. A l'heure actuelle, le transistor IGBT permet d'être utilisé dans beaucoup d'applications notamment sous forme de module IGBT dont il est question dans cette thèse. Les modules IGBT font partie intégrante des convertisseurs de puissance. Ils sont associés à leurs circuits de commande (aussi appelés drivers). Ils ont pour fonction de piloter les modules IGBT qui leurs sont associés et de garantir leur intégrité en cas de défauts (surintensité, surtension). Dans ce mémoire, nous traitons de la réalisation et la conception de drivers de modules IGBT. Pour mener à bien cette étude, nous présentons tout d'abord un état de l'art sur les modules IGBT et leurs drivers. Ensuite, nous proposons une analyse et une modélisation des modules IGBT en prenant en compte le câblage. Nous apportons un complément d'étude sur le phénomène d'avalanche dynamique des puces IGBT en régime de surintensité. Enfin, nous effectuons la conception et la réalisation de drivers de modules IGBT. La fonction principale des drivers est découpée en sous fonctions qui permettent d'effectuer une étude structurée. Chaque sous fonction est étudiée et les solutions apportées sont exposées avec simulations et résultats expérimentaux à l'appuiIGBT (Insulated Gate Bipolar Transistor) is one of the main active component of power electronic. Since his beginning in the early 1980's, it is a serious competitor for thyristors, GTOs, MOSFETs and bipolar transistors. Nowadays, IGBT can be used in applications as power modules that are described in this thesis. Gate drive circuits are linked to IGBT power modules, they are also called "driver". The main functions are to drive the gate of the IGBT and to protect IGBT from overcurrent and overvoltage. Realization and conception of gate drive circuits are presented. To do so, we present a state of the art IGBT and gate drive circuits. And, we give a modelization of IGBT modules with inductive effects. We study the dynamic avalanche phenomenon in over current condition. Finally, we expose conception and realization of gate drive circuits. The main function of the driver is subdivided so as to structure the conception. Each sub-function is studied with simulations and experimental results
27
Levant, Jean-Luc. "Mise en place d'une démarche d'intégration des contraintes CEM dans le flot de conception des circuits intégrés." Rennes, INSA, 2007. http://www.theses.fr/2007ISAR0018.
Full textAbstract:
L'évolution des technologies lithographiques permet de concevoir des circuits intégrés de plus grandes densités mais aussi de pouvoir intégrer des focntions électroniques aussi variées que l'analogique, la puissance, les radiofréquences,. . . Caractérisées par des sensibilités électriques très différentes. Le fabricantde circuits intégrés (C. I) doit mettre en place de nouvelles méthodologie pour garantir la compatibilité électromagnétique (CEM) des fonctions intégrées dans le silicium et avant même que ceux-ci soient fabriqués. Ces nouvelles approches de conception nécessitent de développer des modèles électriques pour les fonctions analogiques et numériques. La vérification globale de la CEM (émission et susceptibilité) nécessite de réduire les informations issues de la conception et donc de produire des modèles possédant le même comportement électrique mais comportant cent à mille fois moins d'information. Ce mémoire propose doncdes approches nouvelles pour produire les modèles d'émission et de susceptibilité. Ces approches sont basées sur le modèle ICEM-CE en cours de normalisation (IEC62433-2) au niveau international. Par la suite, à partir de ce modéle, ce mémoire présente une méthode d'analyse de susceptibilité interne et une seconde méthode dédiée à l'optimisation des émissions rayonnées mesurées en cellule TEM. Le premier chapitre est une introduction à la CEM des C. Is. Le deuxième chapitre analyse l'impact de l'évolution de la technologie sur la CEMdes C. Is. Le troisième chapitre repasse en vue les modèles CEM normalisés ou en cours de normalisation puis introduit le modèle ICEM-CE. Les chapitres quate et cinq présentent les méthodes utilisées pour développer par la mesure le ICEM-CE. Le chapitre six propose une méthode développée pour prédire la susceptibilité des C. Is mixtes analogiques et numérique. Enfin dans le dernier chapitre une méthode de prédiction des émissions rayonnées en cellule TEM est décrite. Les travaux réalisés en cours de cette thèse on fait l'objet progessivemetn d'un transfert technologique dans le flot de conception des microcontrôleurs de la Atmel (AVR 8 and 32bits).
28
Klingler, Marco. "Étude phénoménologique de la sensibilité électromagnétique de composants électroniques logiques implantés sur circuits imprimés." Lille 1, 1992. http://www.theses.fr/1992LIL10100.
Full textAbstract:
L'emploi de composants électroniques dans les automatismes à haute sûreté de fonctionnement pose le problème de leur sensibilité aux interférences électromagnétiques. Cette thèse se focalise sur l'étude phénoménologique du comportement de portes logiques implantées sur circuits imprimés, l'ensemble étant exposé à une onde électromagnétique. Dans un premier temps nous analysons le comportement de plusieurs portes logiques soumises à une perturbation sinusoïdale appliquée à leurs entrées. Cette approche met en évidence des modifications de leur fonction d'entrée-sortie et une sensibilité aux perturbations bien au-delà de leur fréquence maximale de travail. Les simulations permettent de montrer que, dans ce cas, les seules spécifications du constructeur ne permettent pas de prévoir le comportement du composant. Par des mesures de courant induit sur un circuit imprimé élémentaire constitué d'une piste et d'une charge, nous examinons ensuite les phénomènes liés à la non-linéarité des jonctions PN. Accompagnées de résultats de simulation, celles-ci révèlent la présence de signaux parasites à des fréquences multiples mais également sous-multiples de la fréquence du perturbateur. En dernier lieu, nous étudions et analysons l'influence des principaux paramètres sur la sensibilité d'un vecteur test comportant deux composants logiques sur un circuit imprimé. Celle-ci est examinée en fonction de la zone de couplage sur le circuit, de la technologie des portes logiques, de l'angle d'incidence du champ électromagnétique, du contenu de l'information transmise entre les portes logiques ainsi que de la fonction logique combinatoire réalisée par le circuit
29
Skaiky, Ahmad. "Elaboration, caractérisation et modélisation de transistors à base de pentacène : application aux circuits électroniques organiques." Limoges, 2013. https://aurore.unilim.fr/theses/nxfile/default/4737153e-a6e7-43d2-8732-12d928481863/blobholder:0/2013LIMO4006.pdf.
Full textAbstract:
Les objectifs de ce travail de thèse concernent la modélisation de transistors organiques à base de pentacène et la réalisation de circuits électroniques de type inverseur. Dans ce contexte, nous avons étudié les mécanismes de transport de charges dans le pentacène par deux méthodes (I(V) et spectroscopie d‟impédance) et déterminé les propriétés physiques du pentacène (mobilité, densité des pièges, niveau d‟énergie des pièges…). Suite à cela, nous avons réalisé un transistor organique à effet de champ ayant une structure top contact en étudiant l‟influence de la longueur du canal et de l‟épaisseur de la couche active sur les performances de ce dispositif et en comparant les résultats avec ceux issus de la simulation via le logiciel ATLAS. Avec les paramètres extraits de l‟étude des mécanismes de transport nous avons trouvé une bonne concordance entre les caractéristiques de sortie et de transfert expérimentales et simulées. Enfin, nous avons élaboré des inverseurs organiques à charge active saturée (diode-load inverter). L‟optimisation des paramètres tels que la longueur du canal, l‟épaisseur de la couche active et la vitesse de dépôt du pentacène a conduit à un gain en tension significatif en particulier en jouant sur la structure cristalline du pentacène. Un inverseur à charge à déplétion a été aussi caractérisé, en utilisant des isolants différents pour le transistor de charge et le transistor de commande un gain de 7 a été obtenu. Ces résultats ouvrent des perspectives et pourraient être améliorés en fabriquant des inverseurs en technologie O-CMOSThe objective of this thesis is the modeling of organic transistors based on pentacene and the realization of inverter electric circuits. In this context, we have studied charge transport mechanism in pentacene with two methods (I(V) and impedance spectroscopy) and we have determined the physical properties of pentacene (mobility, trap density, trap energy level…). After that, we have realized an organic field-effect transistor in “top contact” structure while studying the impact of the channel length and thickness of active layer on the performance of this device and while comparing the results with those obtained from the simulation carried out with ATLAS software. We have found a good concordance concerning output and transfer curves. Finally, we have developed organic inverters first in the “diode-load inverter” architecture. The optimization of parameters like the channel length, the thickness of the active layer and the deposition rate of pentacene has led to a significant voltage gain as we work on change in crystalline morphology. With dual threshold voltage OTFT organic inverter in depletion mode have been realize with gain around 7. These results open new perspectives and could be improved by manufacturing inverters in O-CMOS technology
30
Bannino, Joseph. "Approche connexionniste pour la génération automatique de séquences de test de circuits digitaux." Chambéry, 1997. http://www.theses.fr/1997CHAMS007.
Full textAbstract:
Ce travail porte sur la génération automatique de séquences de test afin de détecter des défaillances de circuits logiques décrits au niveau structurel. Le problème posé étant NP-complet, une recherche exhaustive de solutions n'est pas exploitable. L'approche développée dans cette thèse définit un modèle connexioniste (pour représenter les circuits) et des principes de génération (méthodes de résolution pour générer des séquences de test). Le modèle, qui associe un réseau d'automates à seuil à une fonction logique, est parallèle par nature. Il est construit de façon à connaître l'état global du réseau en utilisant des fonctions qui sont calculées localement au niveau de chaque automate. Le principe de génération de séquences de test pour un circuit est fondé sur le comportement dynamique du réseau d'automates associé. Ce comportement est caractérisé par une fonction d'énergie. Le problème équivaut alors à minimiser cette fonction sachant qu'elle peut éventuellement présenter des minima locaux. Cette minimisation peut être réalisée de manière déterministe, probabiliste ou par une méthode mixte. Plusieurs générateurs de séquences de test ont été définis en utilisant des méthodes de génération telles que: «descente de gradient», «recuit simulé» ou «guidage par les fonctions locales». Ils ont permis d'obtenir des résultats comparables aux générateurs classiques (dont le modèle de circuit est un graphe) sans faire l'étude de cas particuliers de circuits.
31
Shram, Nataliya. "Mise en oeuvre de microbiocapteurs enzymzatiques pour la détection du glucose et du lactate in vivo." Ecully, Ecole centrale de Lyon, 1998. http://www.theses.fr/1998ECDL0003.
Full textAbstract:
Le travail a ete consacre a la fonctionnalisation de microbiocapteurs enzymatiques pour la mesure in vivo du glucose et du lactate au niveau du cortex cerebral du rat anesthesie. Dans la revue bibliographique un accent est porte sur les principes de fabrication de biocapteurs enzymatiques et les materiaux employes, l'immobilisation des enzymes et les methodes de mesure. Le premier chapitre decrit les possibilites d'immobilisation de la glucose oxydase et des membranes additionnelles pour construire des biocapteurs pour le glucose ; les courbes de calibration sont lineaires de 0,3-0,5 jusqu'a 1,5-6,5 mm avec une sensibilite de 1,4 jusqu'a 34,5 mam##1cm##2 ; les biocapteurs prepares selon un protocole retenu ont ete utilises pour la detection du glucose cerebral (1,5 0,3 mm) ; pour etablir la capacite du capteur a suivre les variations du glucose dans les situations pathologiques, un modele experimental de diabete a ete utilise (le rat traite par la streptozotocine, qui supprime la production d'insuline) ; dans ces conditions il apparait que les niveaux de glucose sont augmentes dans le cortex frontal, le liquide cephalo-rachidien (csf) et le plasma des animaux rendus diabetiques/aux animaux temoins ; les resultats sont en bonne concordance avec ceux etablis avec d'autres methodes de mesure. Le deuxieme chapitre presente un biocapteur enzymatique destine a la mesure du lactate et construit sur les principes de celui a glucose ; sa partie active est recouverte par la lactate oxydase ; les reponses au lactate sont lineaires pour des concentrations de 0,1 mm a 2,0 mm ; les donnees etablies in vivo indiquent une concentration de 0,41 0,02 mm pour le lactate dans le cortex frontal du rat anesthesie ; l'utilisation d'un agoniste des recepteurs glutamatergiques, le nmda (n-methyl-d-aspartate), demontre l'abilite du biocapteur a suivre les variations induites sur le lactate. Le troisieme chapitre rapporte la possibilite d'utiliser de facon simultanee chez le meme animal les deux biocapteurs prepares ; les resultats indiquent que les variations du glucose et du lactate, suite a une stimulation par le nmda, surviennent de facon opposes : le glucose diminue parallelement au lactate qui augmente ; une telle approche est importante pour la comprehension du role de ces composes dans les processus de l'approvisionnement energetique.
32
Mullet, Franck. "Contribution à la recherche de structure : application à l'abstraction des circuits électroniques mixtes." Versailles-St Quentin en Yvelines, 1997. http://www.theses.fr/1997VERS0006.
Full textAbstract:
L'objet de ce travail consiste à rechercher toutes les occurrences de structures (électroniques) prédéterminées parmi les composants d'un circuit électroniques (analogique ou numérique), dans le but de faciliter la conception des circuits électroniques mixtes. La recherche de structure électroniques étant toute nouvelle, nous avons commencé par formaliser à l'aide de constructions mathématiques les notions de circuits, de structures et de recherche. Cette formalisation nous permet d'une part de définir sans ambigui͏̈té la recherche de structures électroniques et d'autre part de vérifier l'exhaustivité des algorithmes proposés par la suite. Dans un deuxième temps, nous avons généralisé le formalisme proposeé afin de présenter la recherche de structures électroniques comme la recherche combinée de structures représentant l'aspect composant et de structures représentant l'aspect équipotentielle. Même s'il est plus abstrait, ce formalisme est plus simple à exprimer et à manipuler. De plus, étant plus général, il permet de décrire d'autres problèmes comme la recherche de sous-graphes dans un graphe. Après avoir présenté quelques domaines voisins de notre recherche (dont les systèmes de réécriture de termes), Nous établissons par améliorations successives notre méthode de recherche que nous baptisons recherche par présomption-affinage. Dans un deuxième temps, nous présentons les détails de réalisation de cette méthode et nous prouvons qu'elle est capable de trouver toutes les occurrences recherchées. Pour finir, nous évaluons notre méthode dans le cas particulier des circuits électroniques. Pour des circuits constitués d'amplificateurs opérationnels et d'additionneurs numériques, Les temps de recherche demeurent faibles devant les temps nécessaires à construire la description du circuit en mémoire. Pour des circuits comportant plus d'un millier de broches. Les temps de traitement sont plus qu'encourageant pour une utilisation lors de la conception de circuit
33
Morel, Cristina Monica. "Analyse et contrôle de dynamiques chaotiques, application à des circuits électroniques non-linéaires." Angers, 2005. http://www.theses.fr/2005ANGE0020.
Full textAbstract:
Les alimentations électriques à découpage sont des systèmes fortement non-linéaires qui peuvent naturellement présenter un comportement chaotique. Dans un premier temps, nous étudions le contrôle du chaos, c'est-à-dire un moyen d'éliminer le chaos, grâce à une commande à mode glissant. Toutefois, l'introduction volontaire du chaos dans ces systèmes présente l'avantage de réduire leurs émissions d'interférences électromagnétiques, mais au détriment d'une augmentation de l'ondulation de leur tension de sortie. Nous proposons alors une nouvelle méthode de contrôle non-linéaire induisant du chaos et permettant à la fois de limiter les émissions spectrales et d'assurer une faible ondulation de la sortie. Nous introduisons ensuite une commande binaire, utilisant la technique de l'anticontrôle, qui produit plusieurs attracteurs chaotiques indépendants. Nous démontrons que les systèmes non-linéaires possèdent plusieurs attracteurs qui se répartissent de façon équidistante dans l'espace d'état, sur une courbe précise. Nous déduisons alors une relation mathématique donnant la distance entre deux attracteurs successifs. Enfin, nous décrivons une réalisation pratique et donnons quelques résultats expérimentauxSwitch-mode power supplies are highly non-linear systems that can naturally exhibit a chaotic behavior. We first study the control of chaos, i. E, a means to remove chaos, with sliding mode control. Nevertheless, inducing chaos in these systems reduces their electromagnetic interferences emissions, yet at the expense of aggravating the overall magnitude of the output voltage ripple. We then introduce a nonlinear feedback control method, which induces chaos, and which is able at the same time to achieve low spectral emission and to maintain a small ripple in the output. We also propose a new technique to generate several independent chaotic attractors, by designing a switching binary controller of continuous-time systems : this controller can create chaos using an anticontrol of chaos feedback. We show that non-linear continuous-time systems have several attractors and demonstrate that their state space equidistant repartition is on a precise curve. A mathematical formula giving the distance between the attractors is then deduced. Finally, a practical implementation is described, with some experimental measurements
34
Ayoub, Kamel. "Représentation analytique des briques de base, miroirs et différentiels en technologie duale unipolaire et bipolaire." Toulouse, INPT, 2000. http://www.theses.fr/2000INPT033H.
Full textAbstract:
La conception actuelle des circuits intégrés exige une modélisation donnant une bonne représentation fonctionnelle des composants dans leur environnement. Vu la taille et la complexité croissante des circuits, il faut pallier les temps de simulation devenus de plus en plus longs (PSpice, SABER) tout en évitant les problèmes de convergence. Il est donc nécessaire d'établir des modèles comportementaux représentatifs et rapides. Pour cela, on choisit d'élaborer une bibliothèque de macromodèles analogiques généraux (paramétrables) pour chacune des briques de base (miroirs de courant et différentiels). Ces modèles, valables quelle que soit la zone de fonctionnement, sont communs aux deux technologies (bipolaire et unipolaire). Cette dualité a, d'une part, un caractère pédagogique et permet, d'autre part, de concevoir plus facilement des circuits associant les deux technologies, permettant ainsi de tirer le meilleur parti de chacune d'entre elles (technologie BicMOS). On choisit de réaliser ces modèles sur plusieurs niveaux afin d'optimiser de façon plus structurée les fonctions réalisées. Tout d'abord au niveau du transistor, par l'établissement d'un macromodèle commun à l'ensemble des transistors et qui tient compte de la complémentarité (Tn et Tp). Ensuite, par l'extrapolation de cette analyse au niveau de la brique de base ; en premier lieu, en considérant le composant comme idéal (CAI, analyse au premier ordre), puis en introduisant les effets du second ordre (CAR). Enfin, en prenant en compte l'influence de la dispersion (relative et absolue) des principaux paramètres des transistors sur ces briques de base, faisant ainsi écho aux problèmes actuels de norme et de qualité. Ceci permet de prévoir et d'expliquer les répercussions que peut entraîner la dispersion de ces paramètres aussi bien au niveau de la brique de base qu'à des niveaux plus élevés dans le circuit. Enfin, cette modélisation multi-niveaux pourrait s'étendre à des formes plus complexes (étude du BOTA).
35
Robilliart, Etienne. "Développement de modèles non-quasi-statiques MOS et bipolaires : application à l'analyse des effets de propagation de charges." Lille 1, 1996. http://www.theses.fr/1996LIL10161.
Full textAbstract:
En raison de l'utilisation courante d'architectures particulièrement sensibles aux phénomènes de partage de charges, l'approche quasi-statique traditionnelle de modélisation ne suffit plus car elle conduit à des erreurs non-négligeables en simulation de circuits. Quand la complexité du circuit étudie est très faible, une simulation mixte des dispositifs et de leur environnement peut être entreprise. Ce type de simulation prend intrinsèquement en compte les phénomènes non-quasi-statiques. Pour cette raison, la première partie de cette thèse présente le développement d'un simulateur mixte 2d de dispositifs et son application a plusieurs exemples allant d'un inverseur logique simple, aux phénomènes complexes d'injection de charges dans les interrupteurs analogiques. Dans une seconde partie, trois nouveaux modèles compacts de dispositifs, prenant en compte les effets non-quasi-statiques, sont proposés. Le premier modèle, concernant un transistor bipolaire, est base sur une résolution analytique des équations de transport dans la région quasi-neutre de base. Il est montre, par rapport aux modèles existants, que les résultats petits et grands signaux sont effectivement améliorés. Deux autres modèles de transistors mos sur substrat massif ou sur film isolant (soi) sont bases sur une résolution numérique pseudo-bidimensionnelle de l'équation de poisson et des équations de transport. Compares a quelques simulations 2d de dispositif et a un modèle quasi-statique, ces modèles se révèlent être particulièrement précis et rapides. Finalement, leur application à la simulation de circuits sensibles aux effets non-quasi-statiques, comme les mémoires de courant, montre leurs avantages par rapport aux modèles quasi-statiques.
36
Carlier, Florent. "Nouvelle technique neuronale de détection multi-utilisateurs : Applications aux systèmes MC-CDMA." Rennes, INSA, 2003. http://www.theses.fr/2003ISAR0019.
Full text
37
Geynet, Lionel. "Conception de circuits de synthèse de fréquence fractionnaire multi-standards sur technologie SOI." Nice, 2006. http://www.theses.fr/2006NICE4089.
Full textAbstract:
L’objectif de cette thèse est de démontrer l’intérêt et l’apport de la technologie SOI 130nm pour des applications de synthèse de fréquence multi-standards. Il s’agit de couvrir les cinq principaux standards de télécommunication, à savoir le GSM, GPS, DCS, Bluetooth, et WLAN, avec un seul générateur de fréquence. L’oscillateur contrôlé en tension (OCT) est l’élément critique des boucles à verrouillage de phase. Ses performances en terme de variation de fréquence, de bruit de phase et de réjection de tension d ‘alimentation sont déterminantes pour une bonne synthèse de fréquence. L’approche de ce travail a été de type « bottom up ». Tout d’abord, des oscillateurs simple bande à des fréquences de 3. 6GHz et 5. 7GHz ont été réalisés et mesurés afin de démontrer l’apport du SOI pour ce type de circuit radio-fréquence. Les résonateurs commutés ont ensuite été caractérisés pour être finalement intégrés dans des oscillateurs contrôlé en tension multi-bande permettant de couvrir tous les standards ciblés. La réalisation d’OCT n’a de sens que s’ils sont ensuite intégrés dans une synthèse de fréquence complète. Une modélisation complète de ces oscillateurs et de la boucle à verrouillage de phase a donc été réalisée en utilisant Matlab et ADMS de façon à valider cette architecture multi-standards. Une synthèse de fréquence fractionnaire est apparue la plus adaptée à cette application. Cette boucle à verrouillage de phase fractionnaire a finalement été implémentée afin de démontrer la fonctionnalité de cette fonction et l’apport capital du SOI dans ce type d’application radiofréquenceThe purpose of this study is to demonstrate the interest of the 130nm SOI technology for multi-standard synthesizer used for wireless applications. The most commonly standards found in telecommunication have to be covered by this architecture with only one VCO, GSM, GPS, DCS, Bluetooth, WLAN. The VCO is the critical building block in the frequency synthesizer. Its performance, in terms of phase noise, tuning range or supply voltage rejection are very important in order to realise a good phase locked loop (PLL). A “bottom-up” methodology was used to investigate this subject. Our approach was to design two VCOs, one at 5. 2GHz and another one at 3. 6GHz, to characterize phase noise performance and the influence of body bias. Different switched LC tanks have been realised in the purpose of being integrated in multi-band VCOs. The fabrication of VCO has a real interest only if it’s introduced in a PLL. The second part of this work was therefore to create a model of these VCOs and realise a complete behavioural modelling of a multi-standard PLL using Matlab and VHDL_AMS. The fractional-N PLL which has lots of advantages for these applications, was the chosen architecture. This circuit has been implemented in order to validate the functionality and the great interest of SOI technology for multi-standard wireless applications
38
Robach, Yves. "Etude des oxydes natifs d'InP : application aux composants électroniques." Lyon 1, 1989. http://www.theses.fr/1989LYO10002.
Full textAbstract:
Les proprietes electriques des composants actifs a base d'inp sont etroitement gouvernees par la surface (ou l'interface) du semiconducteur. Une optimisation des performances de ces dispositifs passe par un meilleur controle de la surface d'inp, et plus particulierement de l'oxyde natif souvent present en surface. Dans une premiere partie de ce travail, nous avons entrepris une etude approfondie des oxydes natifs susceptibles de se former sur inp, par voie thermique, chimique ou electrochimique. L'etude des proprietes physicochimiques, optiques et structurales de ces differents oxydes natifs nous a alors permis d'estimer leur aptitude a assurer la passivation de la surface d'inp. Nous avons ainsi montre que des phosphates condenses non stchiometriques in#x(po#3)#y de composition voisine de in(po#3)#3, presentent de bonnes proprietes passivantes: une largeur de bande interdite elevee, une bonne stabilite chimique et thermique, une structure vitreuse susceptible de permettre une bonne accommodation de l'oxyde avec le reseau cristallin du substrat. Une caracterisation conjointe par microscopie haute resolution et spectroellipsometrie a montre que l'inferface inp/phosphate condense etait relativement plane. Le systeme inp/phosphate condense presente donc des caracteristiques semblables au systeme silice/silicium et apparait comme un moyen prometteur de passiver la surface d'inp. L'etude de caracteristiques electriques d'une structure mis a double couche d'isolant inp/phosphate condense/alumine/metal a mis en evidence la presence d'une faible densite d'etats d'interface (<10#1#1 cm##2?ev##1) dans la partie superieure de la bande interdite. La realisation d'un transistor misfet et les bonnes performances obtenues nous ont alors montre la validite du processus de passivation ainsi developpe
39
CHáVEZ, YZQUIERDO Jhordan. "Semi-passive conditionning circuits for efficient electrostatic energy harvesting." Electronic Thesis or Diss., université Paris-Saclay, 2024. http://www.theses.fr/2024UPAST185.
Full textAbstract:
La thèse explore la récupération d'énergie à petite échelle, en se concentrant sur les circuits de récupération d'énergie électrostatique. Elle vise à convertir l'énergie ambiante en électricité pour alimenter de manière durable des dispositifs électroniques et des capteurs, notamment dans des endroits éloignés ou inaccessibles.Cette technologie pourrait remplacer les batteries traditionnelles, qui souffrent de fuites, de capacité limitée et de sensibilité aux fluctuations de température. Elle prolonge la durée de vie des dispositifs et réduit la nécessité de recharges fréquentes, ce qui est crucial pour l'Internet des Objets (IoT). Les technologies de récupération d'énergie soutiennent l'autonomie et la flexibilité des déploiements IoT, réduisant les coûts de maintenance et permettant une surveillance en temps réel et une maintenance prédictive.La thèse analyse l'état de l'art des circuits de récupération d'énergie électrostatique, en se concentrant sur leur efficacité et leur mise en œuvre pratique à travers des diagrammes QV. Les circuits à cycle QV rectangulaire, bien que simples, sont moins efficaces, tandis que les circuits à cycle QV triangulaire offrent de meilleures performances mais sont plus complexes à mettre en œuvre.Une approche innovante combine les avantages des deux types de circuits, proposant une technique semi-passive où la charge et la décharge du transducteur sont synchronisées avec le mouvement structurel, utilisant des commutateurs contrôlables pour maintenir des cycles triangulaires. Cet équilibre entre simplicité et efficacité est une contribution clé de cette recherche.La thèse explore également différents types de transducteurs pour la récupération d'énergie électrostatique. Les transducteurs MEMS offrent une haute précision et une miniaturisation, mais rencontrent des problèmes d'efficacité à haute fréquence. Les condensateurs à base de polymères atteignent une haute capacitance mais ont des pertes d'énergie importantes dans le transducteur lui-même. Les condensateurs battants convertissent efficacement l'énergie vibratoire mais nécessitent une conception mécanique précise. Les Condensateurs Métalliques Accordables, utilisés dans des circuits résonants, sont simples à mettre en œuvre et ont des pertes d'énergie modérées (dans le transducteur lui-même), ce qui en fait une option fiable pour les circuits développés. Ainsi, le Condensateur Métallique Accordable est choisi pour valider les circuits développés.Un aspect particulier de la thèse est l'exploration de l'élément photocapacitif, utilisant des matériaux sensibles à la lumière pour convertir l'énergie lumineuse en électricité. Initialement conçu comme un condensateur variable, les expériences ont montré que cet élément fonctionne principalement comme un générateur de courant lorsqu'il est exposé à la lumière. Des tests avec le circuit doubleur de Bennet ont révélé que le transducteur génère du courant sans tension de polarisation appliquée, suggérant un mode de fonctionnement différent qui pourrait être exploré davantage.La recherche introduit la méthode SCDI (Charge et Décharge Synchronisées sur Inductance), équilibrant simplicité et efficacité dans la conversion d'énergie. Cette méthode synchronise les cycles de charge et de décharge à travers une inductance, améliorant la conversion des vibrations mécaniques en énergie électrique. Les tests ont montré que la méthode SCDI pouvait convertir environ 1 µJ d'énergie par cycle (avec un composant de stockage de 60V), nécessitant des transducteurs à faibles pertes pour un transfert d'énergie efficace.S'appuyant sur la méthode SCDI, la thèse présente la technique SCDIP (Charge et Décharge Synchronisées sur Inductance avec Cycle Positif), utilisant uniquement un cycle QV positif pour améliorer encore l'efficacité. Cette méthode réduit les pertes d'énergie dans le transducteur, améliorant significativement les performances de récupération d'énergie par rapport à la méthode SCDIThe thesis explores small-scale energy harvesting, focusing on electrostatic energy harvesting circuits. It aims to convert ambient energy into electricity to sustainably power electronic devices and sensors, especially in remote or inaccessible locations.This technology could replace traditional batteries, which suffer from leaks, limited capacity, and sensitivity to temperature fluctuations. It extends the lifespan of devices and reduces the need for frequent recharges, which is crucial for the Internet of Things (IoT). Energy harvesting technologies support the autonomy and flexibility of IoT deployments, reducing maintenance costs and enabling real-time monitoring and predictive maintenance.The thesis analyzes the state of the art in electrostatic energy harvesting circuits, focusing on their efficiency and practical implementation through QV (charge-voltage) diagrams. Rectangular QV cycle circuits, although simple, are less efficient, while triangular QV cycle circuits offer better performance but are more complex to implement.An innovative approach combines the advantages of both types of circuits, proposing a semi-passive technique where the transducer's charge and discharge are synchronized with structural movement, using controllable switches to maintain triangular cycles. This balance between simplicity and efficiency is a key contribution of this research.The thesis also explores various types of transducers for electrostatic energy harvesting. MEMS transducers offer high precision and miniaturization but they face efficiency issues at high frequencies. Polymer-based capacitors achieve high capacitance but they have lot of energy loss on the transducer itself. Flapping capacitors efficiently convert vibrational energy but require precise mechanical design. Adjustable Metal Capacitors, used in resonant circuits, are simple to implement and they have moderate energy loss (on the transducer itself), making them a reliable option for the developed circuits. Thus, the Adjustable Metal Capacitor is chosen to validate the developed circuits.A particular aspect of the thesis is the exploration of the photocapacitive element, using light-sensitive materials to convert light energy into electricity. Initially designed as a variable capacitor, experiments showed that this element functions primarily as a current generator when exposed to light. Tests with the Bennet doubler circuit revealed that the transducer generates current without an applied bias voltage, suggesting a different operating mode that could be further explored.The research introduces the SCDI method (Synchronized Charge and Discharge on Inductance), balancing simplicity and efficiency in energy conversion. This method synchronizes charge and discharge cycles through an inductance, improving the conversion of mechanical vibrations into electrical energy. Tests showed that the SCDI method could convert about 1 µJ of energy per cycle (with a 60V storage component), requiring low-loss transducers for efficient energy transfer.Building on the SCDI method, the thesis presents the SCDIP technique (Synchronized Charge and Discharge on Inductance with Positive Cycle), using only a positive QV cycle to further improve efficiency. This method reduces energy losses in the transducer, significantly enhancing energy harvesting performance compared to the SCDI method
40
Batard, Christophe. "Interactions composants-circuits dans les onduleurs de tension : caractérisation, modélisation, simulation." Toulouse, INPT, 1992. http://www.theses.fr/1992INPT044H.
Full textAbstract:
Ce memoire traite de la modelisation fine de composants semiconducteurs a l'aide d'elements lineaires par morceaux (resistances, inductances, sources de courant et tension, etc. . . ) et utilisables, par exemple, dans le progiciel de simulation success. Tout d'abord, nous avons developpe et valide un modele de diode pin, qui rend compte des principaux phenomenes observes experimentalement, en particulier lors de la commutation de la diode au blocage. A partir des resultats obtenus avec la diode, nous avons concu des modeles de transistor bipolaire et de gto. Puis nous avons caracterise l'environnement de ces semiconducteurs. La derniere partie de ce memoire est consacree aux applications aux cellules de commutation a transistor bipolaire (etude de la commande rapprochee des composants et des interactions puissance/commande)
41
Ouchelouche, Larbi. "Conception et réalisation d'un adaptateur électronique microonde programmable pour mesures de bruit sous pointes." Limoges, 1993. http://www.theses.fr/1993LIMO0187.
Full textAbstract:
Ce travail a pour objectif la conception et la realisation d'un adaptateur electronique programmable miniature destine aux mesures sous pointes de facteurs de bruit d'elements ou de circuits actifs microondes par la methode dite des impedances multiples. La topologie de cet adaptateur est basee sur le principe de commutation de stubs au moyen de diodes p. I. N. Une analyse comparative du bruit thermique et du bruit de grenaille a permis de minimiser ce dernier et d'aboutir ainsi a une configuration optimale de l'adaptateur. Cette etude s'est concretisee par la realisation d'un adaptateur electronique et d'une alimentation programmable pour polariser les diodes. Afin de valider notre systeme, des mesures de facteur de bruit d'un tec en puce et d'un amplificateur en technologie mmic disponibles a l'ircom ont ete menees a bien a l'aide d'une station de test sous pointes
42
Ratsimandresy, Andriamanantsoa. "Contribution à la modélisation et aux simulations en compatibilité électromagnétique des câbles et des circuits microélectroniques." Toulouse, INPT, 1994. http://www.theses.fr/1994INPT041H.
Full textAbstract:
Les progres considerables dans le domaine de la microelectronique entrainent une utilisation sans cesse accrue de l'electronique integree, tres rapide et controlee par de faibles niveaux d'energie, qui augmente la vulnerabilite des systemes electroniques aux couplages et aux agressions electromagnetiques. Notre contribution porte sur l'analyse parametrique et la prediction des consequences des couplages electromagnetiques, par la modelisation numerique des cables, des pistes de circuits imprimes et des boitiers de circuits integres. Le developpement des modeles numeriques s'accompagne d'une phase de validation et de verification. Pour l'evaluation des parametres electriques des modeles, nous montrons la complexite et les limitations des methodes analytiques classiques des que les structures a analyser deviennent plus complexes. Nous proposons des methodologies faisant appel aux theories de base (equations de maxwell, theorie des lignes de transmission) et a des methodes numeriques (methode des moments, methodes des elements finis) conduisant a des resolutions de plus en plus fines grace a une puissance croissante des ordinateurs. Une investigation particuliere sur la modelisation d'un cable de hautes performances, le triaxial, prevu pour fonctionner dans un environnement spatial tres perturbe, est effectuee, soulignant le role essentiel des deux impedances de transfert intrinseques vis-a-vis d'un couplage par champ electromagnetique. Une campagne de simulations est ensuite effectuee afin de verifier le modele. Le modele developpe est integre dans l'environnement de travail tdas-emc#* afin de permettre la prediction par simulation du comportement en environnement spatial d'un systeme complexe tel que le bus de donnees de columbus#*#*, illustrant ainsi l'interet precieux de la modelisation. La modelisation des boitiers des circuits integres#*#*#* est necessaire afin d'effectuer des analyses par simulation spice de leurs influences sur la generation des parasites. Ensuite des simulations basees sur la connexion des puces et des boitiers sur les circuits imprimes mono ou multicouches sont effectuees afin de predire le comportement des micro-systemes electroniques hautes performances d'aujourd'hui. #* test-data analysis system for electromagnetic compatibility (emc): environnement logiciel developpe par matra marconi space (mms) division modelisation mathematique et outils systemes dans le cadre d'une etude de recherche et de developpement de l'agence spatiale europeenne (esa) #*#* programme europeen de l'esa dedie au developpement de la station spatiale europeenne #*#*#* effectue a mms dans le cadre du projet europeen jessi-ac5 (joint european submicron silicon initiative for emc)
43
Kamdem, Alain. "Etude des interactions électriques conduites sur des composants et systèmes électroniques." Caen, 2015. http://www.theses.fr/2015CAEN2008.
Full textAbstract:
Au fil des années, les industriels et les associations normatives se sont focalisés sur la réduction des dommages électriques dus aux décharges électrostatiques (ESD) subits par les composants électroniques. Cependant, les ESD ne représentent qu’une part minime de ces évènements. En effet, il existe très peu d’études sur les évènements de types surtension électrique (EOS) pourtant responsable d’importantes défaillances. L’objectif de ce mémoire consiste d’une part à la définition d’une classification claire des évènements de type EOS et d’autre part à l’étude de la robustesse et des mécanismes de dégradation dans les circuits intégrés et les composants discrets qui subissent ce type d’évènement. Pour les utilisateurs et les fabricants de circuits, le type d’évènement est défini par une observation du défaut et non par une détermination de la cause principale. Ceci se traduit par une absence de norme présentant une méthodologie de test ou un équipement spécifique de caractérisation. Ainsi, une description détaillée de la mise en place d’un banc de test et de la méthodologie de test est fournie dans ce manuscrit. Contrairement aux évènements de types ESD (HBM, MM, TLP…), les EOS ne sont pas définies par un seul type d’onde. C’est pourquoi différentes formes d’ondes, différentes pentes d’attaques et différentes durées d’impulsion sont étudiées. Ces travaux permettent au final de constater que pour une meilleure spécification des valeurs limites absolues (AMR) des composants, il est nécessaire d’approfondir les connaissances de leur seuil de robustesse tout en déterminant les mécanismes de défaillance en jeuOver the years, industries and standards associations focused on reducing electronic device degradation due to ElectroStatic Discharge (ESD). However, ESD only represents a small part of these events. Indeed, there are few studies on Electrical OverStress (EOS) events which are responsible of an important amount of failures. The aim of this thesis is to define a clear classification among EOS events but also to study robustness and failure mechanisms in integrated circuits exposed to these events. For integrated circuits users and suppliers, electrical events are describe by the degradation and not by their root causes. This can be translated by an absence of standard presenting a test methodology or a specific characterization equipment. The test bench setup and the different waveforms used in this study are presented. Finally, these works show that to better specify devices Absolute Maximum Rating (AMR), it is necessary to deepen the knowledge of robustness threshold while understanding the failure mechanisms in ICs components
44
Janicot, Vincent. "Simulation des circuits électroniques RF/Analogiques/Numériques excités par des signaux à modulation complexe." Phd thesis, Université Joseph Fourier (Grenoble), 2002. http://tel.archives-ouvertes.fr/tel-00004464.
Full textAbstract:
La taille, la complexité et les performances des circuits électroniques de télécommunication sont de plus en plus contraignantes tandis que le temps et le coût de commercialisation doivent être réduits au maximum. Voulant répondre au vide existant sur le marché de la CAO dans ce domaine, ce travail est consacré à la simulation mixte de systèmes de communication complets parcourus par des signaux numériques, des signaux analogiques basse-fréquence, des signaux quasi-périodiques et des signaux RF à modulation digitale complexe. Le premier chapitre du manuscrit présente les différents types de circuits et de signaux que l'on veut simuler. La deuxième partie décrit d'abord les principales méthodes de simulation RF existantes. On développe ensuite les innovations apportées à la méthode de l'Equilibrage Harmonique, basée sur une utilisation efficace du spectre, et enfin celles apportées à l'algorithme de l'Enveloppe. Le troisième chapitre propose une nouvelle méthodologie pour simuler des circuits complets RF/Analogiques/Numériques dans le cadre de l'algorithme de l'Enveloppe : couplage avec un simulateur numérique, prise en compte de modèles comportementaux et partition analogique/RF des circuits. Enfin, la dernière partie illustre les potentialités de cette nouvelle technique d'analyse sur quelques circuits typiques. Pour la première fois, des systèmes complexes mixtes, décrits aux niveaux logique, transistor et comportemental, peuvent être simulés dans un seul flot et dans des temps raisonnables.
45
Rebora, Charles. "Développement de matrices mémoires non-volatiles sur support flexible pour les circuits électroniques imprimés." Thesis, Aix-Marseille, 2017. http://www.theses.fr/2017AIXM0643.
Full textAbstract:
Le marché de l’électronique flexible devrait atteindre un chiffre d’affaire de plus de 10 milliards de dollars à l’horizon 2020. La réalisation de circuits dotés de flexibilité mécanique accompagnera l’essor de nouvelles applications liées à l’internet des objets ou à l’électronique grande surface. Après la logique, la mémoire est un organe fondamental de tout système électronique. Dans cette thèse, nous nous sommes intéressés au développement de mémoires non-volatiles de type CBRAM (Conductive Bridge Random Acces Memory) pour les applications électroniques flexibles. Ces mémoires possèdent une structure MEM (Métal-Électrolyte-Métal) et font partie des mémoires non volatiles émergentes de type ReRAM (Resistive RAM). L’effet mémoire est basé sur une commutation de résistance due à des phénomènes d’oxydo-réduction et de migration ionique aboutissant à la formation/dissolution d’un filament conducteur dans l’électrolyte solide. La possibilité d’utiliser des verres de chalcogénures ou encore des polymères comme électrolytes solide offre à ces mémoires un avenir prometteur pour les applications flexibles. Après avoir passé en revue les différents matériaux exploités pour la réalisation de CBRAM, nous exposerons des travaux concernant la fabrication et la caractérisation de mémoires basées sur des électrolytes de GeS$_x$ et de Ge$_X$Sb$_Y$Te$_Z$ sur substrats de silicium. Les caractéristiques I-V obtenues (phénomènes de set et reset) sont ensuite confrontées à des simulations réalisées à l’aide d’un modèle électro-thermique qui considère le courant ionique comme facteur limitant. La dernière partie de ce travail est quant à elle dédiée au développement de mémoires flexiblesFlexible electronics market revenue is expected to exceed $10B by 2020. Duento their mechanical flexibility, flexible circuits will enable numerous developmentsnin various fields from internet-of-things applications to large area electronics. Besides logic devices, memory is the second fundamental component of any electronic system. During this thesis, we aimed at developing nonvolatile memories referred as CBRAM (Conductive-Bridge Random Access Memories) for flexible electronics applications. These devices consist in a simple Metal-Electrolyte-Metal structure. The memory effect relies on resistance switching due to the formation/dissolution of a metallic conductive filament within a solid electrolyte. The use of chalcogenide glasses or polymers layers as solid-electrolytes offers many opportunities for future for flexible applications. In a first part, memory devices based on of GeS$_x$ and de Ge$_X$Sb$_Y$Te$_Z$ solid electrolytes on silicon substrates we fabricated and electrically tested. Experimental results were then confronted to an electro-thermal model, based on ionic current, developed during this thesis. The final chapter of this manuscript is devoted to the development of flexible memories
46
Rebora, Charles. "Développement de matrices mémoires non-volatiles sur support flexible pour les circuits électroniques imprimés." Electronic Thesis or Diss., Aix-Marseille, 2017. http://www.theses.fr/2017AIXM0643.
Full textAbstract:
Le marché de l’électronique flexible devrait atteindre un chiffre d’affaire de plus de 10 milliards de dollars à l’horizon 2020. La réalisation de circuits dotés de flexibilité mécanique accompagnera l’essor de nouvelles applications liées à l’internet des objets ou à l’électronique grande surface. Après la logique, la mémoire est un organe fondamental de tout système électronique. Dans cette thèse, nous nous sommes intéressés au développement de mémoires non-volatiles de type CBRAM (Conductive Bridge Random Acces Memory) pour les applications électroniques flexibles. Ces mémoires possèdent une structure MEM (Métal-Électrolyte-Métal) et font partie des mémoires non volatiles émergentes de type ReRAM (Resistive RAM). L’effet mémoire est basé sur une commutation de résistance due à des phénomènes d’oxydo-réduction et de migration ionique aboutissant à la formation/dissolution d’un filament conducteur dans l’électrolyte solide. La possibilité d’utiliser des verres de chalcogénures ou encore des polymères comme électrolytes solide offre à ces mémoires un avenir prometteur pour les applications flexibles. Après avoir passé en revue les différents matériaux exploités pour la réalisation de CBRAM, nous exposerons des travaux concernant la fabrication et la caractérisation de mémoires basées sur des électrolytes de GeS(x) et de Ge(x)Sb(y)Te(z) sur substrats de silicium. Les caractéristiques I-V obtenues (phénomènes de set et reset) sont ensuite confrontées à des simulations réalisées à l’aide d’un modèle électro-thermique qui considère le courant ionique comme facteur limitant. La dernière partie de ce travail est quant à elle dédiée au développement de mémoires flexiblesFlexible electronics market revenue is expected to exceed 10B dollars by 2020. Duento their mechanical flexibility, flexible circuits will enable numerous developmentsnin various fields from internet-of-things applications to large area electronics. Besides logic devices, memory is the second fundamental component of any electronic system. During this thesis, we aimed at developing nonvolatile memories referred as CBRAM (Conductive-Bridge Random Access Memories) for flexible electronics applications. These devices consist in a simple Metal-Electrolyte-Metal structure. The memory effect relies on resistance switching due to the formation/dissolution of a metallic conductive filament within a solid electrolyte. The use of chalcogenide glasses or polymers layers as solid-electrolytes offers many opportunities for future for flexible applications. In a first part, memory devices based on of GeS(X) and de Ge(X)Sb(Y)Te(Z) solid electrolytes on silicon substrates we fabricated and electrically tested. Experimental results were then confronted to an electro-thermal model, based on ionic current, developed during this thesis. The final chapter of this manuscript is devoted to the development of flexible memories
47
Dupuy, Gilles. "Application des cristaux liquides à l'analyse de fonctionnalité et de défaillance des composants électroniques." Bordeaux 1, 1985. http://www.theses.fr/1985BOR10616.
Full textAbstract:
Dans cette etude, la birefringence controlee electriquement des cristaux liquides permet la visualisation des potentiels et du fonctionnement des composants electroniques vlsi, en observation optique. Apres une synthese de la contribution qu'ils ont apportee en tant que methodes d'analyse de fonctionnalite et de defaillance, les cristaux liquides sont presentes et suit un bref rappel de leurs proprietes electro-optiques. Des mesures faites avec un cristal liquide nematique (avec ou sans contre-electrode) debouchent sur l'utilisation de cristaux liquides smectiques. Enfin, un exemple concret de visualisation du fonctionnement d'une memoire dynamique nmos 16k x 1 recouverte d'un cristal liquide nematique (delta epsilon 0) et d'une contre-electrode est donne apres l'etude de sa fonctionnalite
48
Nongaillard, Matthieu. "Contribution à des règles de dessin pour la fabrication de circuits intégrés passifs PICS." Lyon, INSA, 2010. http://theses.insa-lyon.fr/publication/2010ISAL0047/these.pdf.
Full textAbstract:
Depuis l'avènement des premiers circuits intégrés, l'industrie du semiconducteur s'efforce constamment de miniaturiser la taille des composants électroniques. Les sociétés NXP et IPDiA conçoivent depuis plusieurs années des systèmes "sb-SiP" (silicon-based System in Package) qui permettent d'assembler dans un même boîtier des puces actives sur une puce passive. Ce concept repose principalement sur la technologie PICS (Passive Integration Connective Substrate) qui est dédiée à l'intégration de composants passifs et plus particulièrement des capacités de fortes valeurs. La problématique de la fiabilité des circuits passifs PICS peut être étudié par une approche orienté "procédé de fabrication" ou alors d'un point de vue "dessin du circuit". Cette étude cible la robustesse thermomécanique des puces passives, à des tests normalisés, en étudiant le dessin des circuits tenant compte de leur réalisation. Nous avons d'abord déterminé et mis en place les outils nécessaires aux évaluations de la robustesse. Dans un second temps, des expériences ont été menées sur différentes méthodes d'absorption des contraintes thermomécaniques et d'augmentation de la robustesse des composants passifs sensibles. L'objectif de l'étude est de déterminer des règles de dessin additionnelles, qui améliorent globalement la fiabilité thermomécanique des circuits PICSSince the first integrated circuits, the semiconductor industry has innoved in the field of miniaturization at device level. NXP and IPDiA companies design sb-SiP (silicon-based System in Package) which allows to package together active dice on a passive one. This concept is based on PICS technology (Passive Integration Connective Substrate) which is dedicated to the integration of passive devices, especially high capacitance values. Reliability issue of PICS passive devices could be studied against the robustnes of the process or the beneficial impact of a dedicated design approach. This study focuses on the thermo-mechanical robustness of passive dice with a dedicated design approach. First, we have determined tools for investigation of robustness. Then, experiments were conducted on several stress relief methods and also on a robustness improvement of passive devices. The aim of this study is to determine dedicated design rules, which improve the global thermo-mechanical reliability of PICS circuits
49
Guilhaume, Agnès. "Evaluation de la robustesse de circuits intégrés vis-à-vis des décharges électrostatiques." Lyon, INSA, 2002. http://theses.insa-lyon.fr/publication/2002ISAL0044/these.pdf.
Full textAbstract:
L'objectif de ce mémoire est de déterminer des critères de sélection de composants robustes vis-à-vis des décharges électrostatiques (ESD). Les tests industriels (HBM, MM) ne rendent pas compte du comportement dynamique des composants et les utilisateurs de composants sont perplexes face à la diversité des tests (TLP, CDM). Une approche méthodique, alliant mesures et simulations physiques, est donc présentée et validée. Elle s'applique à des structures de protection ESD (transistor GGNMOS, thyristor SCR, dispositif LVTSCR) microniques et submicroniques. Elle explicite le mode de fonctionnement physique des dispositifs et elle renseigne sur l'impact des évolutions technologiques sur la robustesse ESD. Les travaux se terminent par des recommandations destinées aux utilisateurs de composants et relatives au choix de composants fiables vis-à-vis des décharges électrostatiques. Les tests ESD les plus utiles sont également définisThe aim of this dissertation is to define criteria to select proper devices to withstand ElectroStatic Discharges (ESD). The industrial tests (HBM, MM) do not take into account the dynamic behaviour of devices and the users of electronic components are puzzled by the variety of new ESD tests (TLP, CDM…). A methodical approach, allying experimental characterisations and physical simulations, was thus presented and validated. It was applied to elementary structures of ESD protection (GGNMOS, SCR, LVTSCR) built either with the same technology or with different technologies (micronic and submicronic). We were then able to compare the current-voltage characteristics and the physical behaviour of those devices. This work gives data on the impact of the process evolutions on the ESD ruggedness and on the most useful ESD tests. It also helps to define pieces of advice dedicated to users of components and related to the choice of highly protected devices
50
Bengharbi, Amar. "Contribution au test et diagnostic des circuits analogiques par des approches basées sur des techniques neuronales." Paris 12, 1997. http://www.theses.fr/1997PA120083.
Full textAbstract:
Le probleme du test et diagnostic a toujours ete un theme de recherche et de developpement important dans le domaine de l'electronique. En effet, le test a une place essentielle dans la fabrication et la maintenance des circuits electroniques. Alors que le test des circuits numeriques a fait l'objet de nombreuses etudes, qui ont permis la mise au point de differentes methodes, le test des circuits analogiques et mixtes (analogique/digitale) n'a pas connu ce meme essor. A l'heure actuelle, on recense quelques travaux sur le probleme du test des circuits analogiques. Cependant, la majorite des methodes proposees presentent des limitations et des difficultes de mise en oeuvre liees au probleme de la tolerance, la modelisation et la non-linearite des composants. Ce travail presente, d'une part, une application des methodes d'identification au test et diagnostic des circuits electroniques analogiques et d'autre part, une etude d'approches neuronales pour le test et diagnostic de ces derniers. Dans un premier temps, une etude theorique des methodes d'identification classique est exposee. Nous avons examine les differents choix pour adapter ces methodes au probleme du test et diagnostic des circuits analogiques. A travers des exemples de simulation sur des circuits lineaires, nous avons valide ces approches. Compte tenu des limitations constatees sur ces methodes, nous avons propose d'etudier des approches basees sur les reseaux de neurones afin de contourner ces limitations. Une breve etude theorique des reseaux de neurones et de certains modeles neuronaux a ete exposee. A la suite de cette etude, nous avons propose plusieurs approches utilisant ces techniques (reseaux de neurones : backpropagation, lvq, rbf, systemes multi-reseaux) pour l'identification et la classification en vue du test et diagnostic des circuits analogiques. Ces approches ont ete validees par simulation et experimentation pour des simple et double-defauts. Les avantages des approches neuronales proposees dans ce travail sont : la dispense de la modelisation mathematique du circuit, la diminution du nombre de points de test, la possibilite d'application de telles techniques a la fois a des circuits lineaires et non-lineaires.