Log in

Relevant bibliographies by topics / Circuits intégrés à grande échelle

Contents

Dissertations / Theses

Academic literature on the topic 'Circuits intégrés à grande échelle'

Author: Grafiati

Published: 4 June 2021

Last updated: 30 July 2024

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Circuits intégrés à grande échelle.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Dissertations / Theses on the topic "Circuits intégrés à grande échelle"

1

Portal, Jean-Michel. "Test des circuits configurables de type FPGA à base de SRAM." Montpellier 2, 1999. http://www.theses.fr/1999MON20055.

Full text

Abstract:

Cette these propose une strategie de test originale dediee aux circuits configurables de type fpga a base de sram. Apres une presentation de l'architecture de ces circuits et un etat de l'art dans le domaine du test des circuits configurables, une strategie generale de test structurel de ces circuits est proposee. Elle est basee sur un partitionnement de ces circuits en composante de nature homogene et sur la mise en place d'une approche de test ascendante. Ce processus de test prend en compte l'optimisation du nombre de configurations de test ainsi que la nature iterative de ce type de circui

APA, Harvard, Vancouver, ISO, and other styles

2

Fagot, Christophe. "Méthodes et algorithmes pour le test intégré de circuits VLSI combinatoires." Montpellier 2, 2000. http://www.theses.fr/2000MON20003.

Full text

Abstract:

Le travail presente dans cette these porte sur la recherche de structures efficaces pour le test integre de circuits vlsi combinatoires. La qualite d'une structure de test integre se juge sur le temps de test qu'elle implique, la surface de silicium qu'elle occupe, et le nombre de fautes qu'elle permet de detecter. Tout d'abord, nous presentons une methode qui permet d'initialiser un generateur de vecteurs afin que la sequence qu'il produit permette soit de faire apparaitre avec le moins d'erreurs possible un ensemble de vecteurs donnes, soit de detecter le plus de fautes possible. Nous presen

APA, Harvard, Vancouver, ISO, and other styles

3

Pham, Jean-Marie. "Caractérisation électrique des structures bipolaires VLSI : évaluation de paramètres critiques." Bordeaux 1, 1991. http://www.theses.fr/1991BOR10554.

Full text

Abstract:

Dans le contexte des circuits vlsi se sont developpees de nouvelles structures bipolaires avancees miniaturisees. La premiere partie du memoire presente les originalites de ces structures et donne une vue d'ensemble de leurs technologies. La seconde partie s'interesse a leur modelisation. Elle expose une methode originale d'extraction de parametres dynamiques critiques a partir de mesures electriques simples effectuees sur des circuits de test de mise en Œuvre aisee

APA, Harvard, Vancouver, ISO, and other styles

4

Saez, José Antonio. "Contribution à l'étude des circuits VLSI bipolaires : caractérisation et évaluation des technologies de type ECL : recherche d'optimisation des opérateurs CML." Bordeaux 1, 1990. http://www.theses.fr/1990BOR10580.

Full text

Abstract:

Apres une presentation de l'evolution des technologies d'integration vlsi bipolaires et des familles logiques associees, l'auteur definit les caracteristiques essentielles des operateurs ecl et cml: excursion logique, immunite au bruit, temps de propagation, et valide les formulations analytiques par des mesures et des simulations. L'exploitation d'un programme d'optimisation permet d'aboutir aux dimensions et aux polarisations optimales de l'operateur cml pour une technologie et un environnement logique donne. La comparaison des familles logiques cml et stl utilisees pour la realisation des f

APA, Harvard, Vancouver, ISO, and other styles

5

Lopez, Alain. "Réduction de Grosstalk, fenêtre inductive et modèles équivalents de lignes de transmission couplées." Montpellier 2, 2004. http://www.theses.fr/2004MON20112.

Full text

APA, Harvard, Vancouver, ISO, and other styles

6

Dupuy, Gilles. "Application des cristaux liquides à l'analyse de fonctionnalité et de défaillance des composants électroniques." Bordeaux 1, 1985. http://www.theses.fr/1985BOR10616.

Full text

Abstract:

Dans cette etude, la birefringence controlee electriquement des cristaux liquides permet la visualisation des potentiels et du fonctionnement des composants electroniques vlsi, en observation optique. Apres une synthese de la contribution qu'ils ont apportee en tant que methodes d'analyse de fonctionnalite et de defaillance, les cristaux liquides sont presentes et suit un bref rappel de leurs proprietes electro-optiques. Des mesures faites avec un cristal liquide nematique (avec ou sans contre-electrode) debouchent sur l'utilisation de cristaux liquides smectiques. Enfin, un exemple concret de

APA, Harvard, Vancouver, ISO, and other styles

7

Trauchessec, Joe͏̈l. "Contribution à la synthèse topologique de circuits intégrés CMOS." Montpellier 2, 1991. http://www.theses.fr/1991MON20132.

Full text

Abstract:

Le travail presente dans ce memoire constitue une contribution a la compilation structurelle de cellules cmos: generation automatique de masques technologiques de structures a partir d'une description electrique. Apres avoir rappele les differentes techniques de conception de circuits integres, cette etude montre l'importance du style d'implantation sur la densite et la vitesse des circuits realises en termes d'elements parasites generes. Il est montre que le choix d'un style regulier permet une estimation et une parametrisation des elements parasites utilisables des l'etape de synthese logiqu

APA, Harvard, Vancouver, ISO, and other styles

8

Virazel, Arnaud. "Test intégré des circuits digitaux : analyse et génération de séquences aléatoires adjacentes." Montpellier 2, 2001. http://www.theses.fr/2001MON20094.

Full text

APA, Harvard, Vancouver, ISO, and other styles

9

Guiller, Loïs. "Réduction de la consommation durant le test des circuits VLSI." Montpellier 2, 2000. http://www.theses.fr/2000MON20108.

Full text

Abstract:

Cette these s'inscrit dans le cadre de la reduction de la consommation de puissance durant le test des circuits vlsi. En effet, il est maintenant bien connu que l'activite de commutations (consommation d'energie et de puissance) d'un circuit integre est beaucoup plus elevee lors du test que lors du fonctionnement normal. L'augmentation de la consommation de puissance affecte la fiabilite des circuits et peut meme, dans certains cas, amener a sa destruction. De plus, l'augmentation de la consommation d'energie dans le cadre du test integre reduit l'autonomie des appareils portables. Par consequ

APA, Harvard, Vancouver, ISO, and other styles

10

Kenmei, Nganguem II Louis Bertrand. "Mise en oeuvre d'une méthode d'éléments finis à éléments d'arêtes en deux et trois dimensions : applications aux lignes de topologies complexes pour circuits intégrés monolithiques micro-ondes et aux interconnexions sur circuit silicium." Lille 1, 1999. https://pepite-depot.univ-lille.fr/LIBRE/Th_Num/1999/50376-1999-215.pdf.

Full text

Abstract:

La stratégie de miniaturisation des fonctions de l'électronique microondes s'articule sur une approche multiniveaux donc en trois dimensions (3D) des problèmes. Une version 3D de ces circuits intégrés met en oeuvre une technologie très innovante car s'appuyant sur la confection de métallisations en forme de « U » plus hautes que larges (10 par 3 µm). De ce fait, le volume occupé par ces métallisations n'est plus négligeable comparé à celui dédié aux couches diélectriques de polyimide (10µm) ou de silice. Dans ce contexte, outre la forme compliquée des métallisations, les caractéristiques des m

APA, Harvard, Vancouver, ISO, and other styles

More sources

We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!