Relevant bibliographies by topics / Circuits intégrés à grande échelle / Dissertations / Theses
To see the other types of publications on this topic, follow the link: Circuits intégrés à grande échelle.

Dissertations / Theses on the topic 'Circuits intégrés à grande échelle'

Author: Grafiati
Published: 4 June 2021
Last updated: 30 July 2024

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the top 50 dissertations / theses for your research on the topic 'Circuits intégrés à grande échelle.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.

1

Portal, Jean-Michel. "Test des circuits configurables de type FPGA à base de SRAM." Montpellier 2, 1999. http://www.theses.fr/1999MON20055.

Full text
Abstract:
Cette these propose une strategie de test originale dediee aux circuits configurables de type fpga a base de sram. Apres une presentation de l'architecture de ces circuits et un etat de l'art dans le domaine du test des circuits configurables, une strategie generale de test structurel de ces circuits est proposee. Elle est basee sur un partitionnement de ces circuits en composante de nature homogene et sur la mise en place d'une approche de test ascendante. Ce processus de test prend en compte l'optimisation du nombre de configurations de test ainsi que la nature iterative de ce type de circui
APA, Harvard, Vancouver, ISO, and other styles
2

Fagot, Christophe. "Méthodes et algorithmes pour le test intégré de circuits VLSI combinatoires." Montpellier 2, 2000. http://www.theses.fr/2000MON20003.

Full text
Abstract:
Le travail presente dans cette these porte sur la recherche de structures efficaces pour le test integre de circuits vlsi combinatoires. La qualite d'une structure de test integre se juge sur le temps de test qu'elle implique, la surface de silicium qu'elle occupe, et le nombre de fautes qu'elle permet de detecter. Tout d'abord, nous presentons une methode qui permet d'initialiser un generateur de vecteurs afin que la sequence qu'il produit permette soit de faire apparaitre avec le moins d'erreurs possible un ensemble de vecteurs donnes, soit de detecter le plus de fautes possible. Nous presen
APA, Harvard, Vancouver, ISO, and other styles
3

Pham, Jean-Marie. "Caractérisation électrique des structures bipolaires VLSI : évaluation de paramètres critiques." Bordeaux 1, 1991. http://www.theses.fr/1991BOR10554.

Full text
Abstract:
Dans le contexte des circuits vlsi se sont developpees de nouvelles structures bipolaires avancees miniaturisees. La premiere partie du memoire presente les originalites de ces structures et donne une vue d'ensemble de leurs technologies. La seconde partie s'interesse a leur modelisation. Elle expose une methode originale d'extraction de parametres dynamiques critiques a partir de mesures electriques simples effectuees sur des circuits de test de mise en Œuvre aisee
APA, Harvard, Vancouver, ISO, and other styles
4

Saez, José Antonio. "Contribution à l'étude des circuits VLSI bipolaires : caractérisation et évaluation des technologies de type ECL : recherche d'optimisation des opérateurs CML." Bordeaux 1, 1990. http://www.theses.fr/1990BOR10580.

Full text
Abstract:
Apres une presentation de l'evolution des technologies d'integration vlsi bipolaires et des familles logiques associees, l'auteur definit les caracteristiques essentielles des operateurs ecl et cml: excursion logique, immunite au bruit, temps de propagation, et valide les formulations analytiques par des mesures et des simulations. L'exploitation d'un programme d'optimisation permet d'aboutir aux dimensions et aux polarisations optimales de l'operateur cml pour une technologie et un environnement logique donne. La comparaison des familles logiques cml et stl utilisees pour la realisation des f
APA, Harvard, Vancouver, ISO, and other styles
5

Lopez, Alain. "Réduction de Grosstalk, fenêtre inductive et modèles équivalents de lignes de transmission couplées." Montpellier 2, 2004. http://www.theses.fr/2004MON20112.

Full text
APA, Harvard, Vancouver, ISO, and other styles
6

Dupuy, Gilles. "Application des cristaux liquides à l'analyse de fonctionnalité et de défaillance des composants électroniques." Bordeaux 1, 1985. http://www.theses.fr/1985BOR10616.

Full text
Abstract:
Dans cette etude, la birefringence controlee electriquement des cristaux liquides permet la visualisation des potentiels et du fonctionnement des composants electroniques vlsi, en observation optique. Apres une synthese de la contribution qu'ils ont apportee en tant que methodes d'analyse de fonctionnalite et de defaillance, les cristaux liquides sont presentes et suit un bref rappel de leurs proprietes electro-optiques. Des mesures faites avec un cristal liquide nematique (avec ou sans contre-electrode) debouchent sur l'utilisation de cristaux liquides smectiques. Enfin, un exemple concret de
APA, Harvard, Vancouver, ISO, and other styles
7

Trauchessec, Joe͏̈l. "Contribution à la synthèse topologique de circuits intégrés CMOS." Montpellier 2, 1991. http://www.theses.fr/1991MON20132.

Full text
Abstract:
Le travail presente dans ce memoire constitue une contribution a la compilation structurelle de cellules cmos: generation automatique de masques technologiques de structures a partir d'une description electrique. Apres avoir rappele les differentes techniques de conception de circuits integres, cette etude montre l'importance du style d'implantation sur la densite et la vitesse des circuits realises en termes d'elements parasites generes. Il est montre que le choix d'un style regulier permet une estimation et une parametrisation des elements parasites utilisables des l'etape de synthese logiqu
APA, Harvard, Vancouver, ISO, and other styles
8

Virazel, Arnaud. "Test intégré des circuits digitaux : analyse et génération de séquences aléatoires adjacentes." Montpellier 2, 2001. http://www.theses.fr/2001MON20094.

Full text
APA, Harvard, Vancouver, ISO, and other styles
9

Guiller, Loïs. "Réduction de la consommation durant le test des circuits VLSI." Montpellier 2, 2000. http://www.theses.fr/2000MON20108.

Full text
Abstract:
Cette these s'inscrit dans le cadre de la reduction de la consommation de puissance durant le test des circuits vlsi. En effet, il est maintenant bien connu que l'activite de commutations (consommation d'energie et de puissance) d'un circuit integre est beaucoup plus elevee lors du test que lors du fonctionnement normal. L'augmentation de la consommation de puissance affecte la fiabilite des circuits et peut meme, dans certains cas, amener a sa destruction. De plus, l'augmentation de la consommation d'energie dans le cadre du test integre reduit l'autonomie des appareils portables. Par consequ
APA, Harvard, Vancouver, ISO, and other styles
10

Kenmei, Nganguem II Louis Bertrand. "Mise en oeuvre d'une méthode d'éléments finis à éléments d'arêtes en deux et trois dimensions : applications aux lignes de topologies complexes pour circuits intégrés monolithiques micro-ondes et aux interconnexions sur circuit silicium." Lille 1, 1999. https://pepite-depot.univ-lille.fr/LIBRE/Th_Num/1999/50376-1999-215.pdf.

Full text
Abstract:
La stratégie de miniaturisation des fonctions de l'électronique microondes s'articule sur une approche multiniveaux donc en trois dimensions (3D) des problèmes. Une version 3D de ces circuits intégrés met en oeuvre une technologie très innovante car s'appuyant sur la confection de métallisations en forme de « U » plus hautes que larges (10 par 3 µm). De ce fait, le volume occupé par ces métallisations n'est plus négligeable comparé à celui dédié aux couches diélectriques de polyimide (10µm) ou de silice. Dans ce contexte, outre la forme compliquée des métallisations, les caractéristiques des m
APA, Harvard, Vancouver, ISO, and other styles
11

Cathébras, Guy. "Contribution à la compilation structurelle des circuits intégrés cmos." Montpellier 2, 1990. http://www.theses.fr/1990MON20034.

Full text
Abstract:
Integre dans un programme plus vaste de generateur de cellules non regulieres (print), le travail presente est la realisation d'un module de compilation structurelle permettant, a partir d'une description symbolique du placement des structures elementaires (transistors, connexions, contacts), d'engendrer les masques necessaires a la realisation technologique de blocs fonctionnels. Cette generation automatique, permettant de s'affranchir de la technologie et de possibilites d'erreur de conception, constitue une etape fondamentale de la compilation structurelle des circuits integres cmos. L'outi
APA, Harvard, Vancouver, ISO, and other styles
12

Ihs, Hassan. "Test intégré autonome des circuits analogiques et mixtes." Montpellier 2, 1997. http://www.theses.fr/1997MON20213.

Full text
Abstract:
Cette these propose des techniques de test integre en domaine statique (dc) des circuits analogiques et mixtes analogique-numerique. Le premier chapitre presente une vue globale des problemes lies au test des circuits mixtes. Ensuite, une revue de l'etat de l'art en matiere de test integre de ces circuits est presentee. Le deuxieme chapitre traite de la testabilite en courant et en tension des cellules analogiques elementaires. Une etude sur la testabilite en courant de cellules de type amplificateur operationnel nous a conduit a degager une technique generale de test pour ce type de cellules.
APA, Harvard, Vancouver, ISO, and other styles
13

Antri-Bouzar, Riad. "Du cablâge à la micro-programmation : le micro-programme câblé." Toulouse, INPT, 1998. http://www.theses.fr/1998INPT019H.

Full text
Abstract:
Dans ce mémoire, nous présentons tout d'abord un panorama de méthodologies existantes dans le domaine de la conception VLSI, puis nous passons à la description de notre méthode de conception (spécification, démarche de la méthodologie) ainsi que les outils de CAO utilisés pour la synthèse. Nous appliquons ensuite la méthode développée pour le traitement d'un exemple réaliste, et nous montrons que partant d'un algorithme en langage de haut niveau, on peut de façon très systématique, aboutir à un éventail de six représentations, allant d'une solution strictement câblée, et aboutissant à une solu
APA, Harvard, Vancouver, ISO, and other styles
14

Lemonnier, Pascal. "Étude d'une architecture VLSI pour un algorithme d'estimation de mouvement bloc-récursif." Rennes 1, 1996. http://www.theses.fr/1996REN10061.

Full text
Abstract:
Les algorithmes d'estimation de mouvement appartenant a la famille des methodes region-recursives constituent une alternative algorithmique aux techniques classiques par mise en correspondance de blocs, couramment employees dans les schemas de codage avec compensation de mouvement. L'algorithme considere, concu dans le projet temis a l'irisa, consiste en trois etapes: estimation, relaxation deterministe et decoupage en quadtree qui sont realisees de maniere iterative jusqu'a convergence. L'objet de cette these est l'etude d'une architecture specialisee realisant efficacement l'algorithme d'est
APA, Harvard, Vancouver, ISO, and other styles
15

Patard, Olivier. "Etude des reprises d'épitaxie MOVPE pour intégration sur InP de circuits photoniques à guides enterrés." Rennes, INSA, 2012. http://www.theses.fr/2012ISAR0010.

Full text
Abstract:
La nécessité de réduction du coût et de taille des équipements des systèmes de communication optique avec des débits croissants poussent à des intégrations des fonctions photoniques de transmetteurs et récepteurs. La technique d’enterrement de guides optiques avec de l’InP semi-isolant (SIBH) permet de simplifier et d’améliorer la technologie d’intégration. Les mécanismes de reprise d’épitaxie MOVPE ont été étudiés afin de comprendre et d’améliorer la planéité d’enterrement du guide. La croissance d’InP semi-isolant dopé Ruthénium comme dopant alternatif au fer est étudiée selon les paramètres
APA, Harvard, Vancouver, ISO, and other styles
16

Léger, Crémoux Séverine. "Evaluation et optimisation de chemins combinatoires de circuits VLSI." Montpellier 2, 1998. http://www.theses.fr/1998MON20129.

Full text
Abstract:
Dans cette these nous avons developpe une nouvelle technique incrementale de classification de chemins pour traiter du probleme de la selection et de l'optimisation de chemins. Cette technique permet l'enumeration du chemin de plus long (court) delai par ordre decroissant (croissant). Elle travaille sur un nombre limite de chemins, ce nombre est precise par l'utilisateur, ce qui facilite l'application de differents criteres de sensibilisation et d'optimisation. Le critere de sensibilisation permet de distinguer un vrai chemin d'un faux. Les conditions de la sensibilisation statique sont obtenu
APA, Harvard, Vancouver, ISO, and other styles
17

Diguet, Jean-Philippe. "Estimation de complexité et transformations d'algorithmes de traitement du signal pour la conception de circuits VLSI." Rennes 1, 1996. http://www.theses.fr/1996REN10118.

Full text
Abstract:
Le cadre de la these est celui de la synthese d'architectures, ce dernier regroupe l'ensemble des techniques mises en uvre pour concevoir de maniere automatique et optimisee des circuits realisant des applications decrites simplement de maniere comportementale. Dans ce domaine est aborde specifiquement le probleme de l'estimation a priori du cout d'une architecture, sous contrainte de temps d'iteration. Deux methodes nouvelles sont presentees, chacune repondant a un objectif different. La premiere est une estimation probabiliste et dynamique, elle fournit au concepteur des metriques lui permet
APA, Harvard, Vancouver, ISO, and other styles
18

Kerouedan, Sylvie. "Conception et réalisation de circuits VLSI-CLF pour le traitement de l'information optique." Brest, 1998. http://www.theses.fr/1998BRES2012.

Full text
Abstract:
Le contexte de cette these est l'etude de circuits integres optoelectroniques sur substrat silicium interfacant entrees optiques (photodiodes) et sorties optiques (cristal liquide ferroelectrique). Pour valider les relations entre les composants optiques et les fonctions electroniques integrees, deux circuits ont ete realises. La premiere realisation, un aiguilleur optique a adressage integre met en evidence la relation circuit integre et clf, en particulier elle montre les difficultes technologiques du depot de clf sur ci. Cette application de routage electronique entre fibres optiques monomo
APA, Harvard, Vancouver, ISO, and other styles
19

Baumann, Christophe. "Etude expérimentale de l'électrohydrodynamique des cristaux liquides : applications à la visualisation du fonctionnement des circuits intégrés complexes." Bordeaux 1, 1986. http://www.theses.fr/1986BOR10602.

Full text
Abstract:
Dans une premiere partie, nous nous interessons aux effets pretransitionnels en phase isotrope a l'approche d'une phase mesomorphe et a la validite des theories hydrodynamiques dans les smectiques a ; cela a necessite l'informatisation de la technique des electrodes interdigitales. Nous proposons dans la deuxieme partie de visualiser le fonctionnement des circuits integres complexes a l'aide des cristaux liquides nematiques et smectiques c ferro-electriques
APA, Harvard, Vancouver, ISO, and other styles
20

Chevalier, Cyril. "Contribution au test intégré : générateurs de vecteurs de test mixtes déterministes et pseudo-aléatoires." Montpellier 2, 1994. http://www.theses.fr/1994MON20141.

Full text
Abstract:
Le test integre est une technique de conception en vue du test qui est developpee afin de faciliter le test des circuits a tres haute echelle d'integration. L'idee principale du test integre est d'inclure dans le circuit a tester des circuits additionnels qui lui permettront de generer ses popres vecteurs de test et d'analyser ses reponses. L'objet de cette these est l'etude theorique et la realisation de structures de generation de vecteurs de test predetermines. Une architecture de generateur de vecteurs deterministes et pseudo-aleatoires resultant de transformations lineaires simples a ete
APA, Harvard, Vancouver, ISO, and other styles
21

Gourram, Saïd. "Réseau multi-niveaux : nouvel outil de modélisation des ordinateurs : Définition et implémentation." Lille 1, 1985. http://www.theses.fr/1985LIL10071.

Full text
Abstract:
Ce travail présente à la fois un outil de modélisation (RÉseau Multi-Niveaux : REMUN) et un langage de description (LIDO : Langage Interprété de Description des Ordinateurs). Une 1ère partie concerne la définition de REMUN dont le tout est de permettre la modélisation d'un système logique à tous les niveaux de description. La seconde partie présente l'application de cet outil au niveau transfert de registre, un langage de description de systèmes logiques, LIDO, a été défini.
APA, Harvard, Vancouver, ISO, and other styles
22

Chehade, Fahed. "Etude et modélisation de l'injection de porteurs énergétiques dans l'isolant des structures MIS." Ecully, Ecole centrale de Lyon, 1988. http://www.theses.fr/1988ECDL0006.

Full text
Abstract:
Identification des parametres regissant le phenomene d'injection des porteurs energetiques dans l'isolant des structures mis avec leur determination experimentale. On montre la validite du modele du porteur chanceux (cas d'un champ unidimensionnel) et on l'etend pour tenir compte des porteurs traversant l'isolant par effet fowler-nordheim
APA, Harvard, Vancouver, ISO, and other styles
23

Lubowiecki, Véronique. "Développement d'une filière technologique CMOS à grille tungstène." Lyon, INSA, 1988. http://www.theses.fr/1988ISAL0035.

Full text
Abstract:
La miniaturisation extrême des circuits intégrés ULSI donne une importance primordiale au développement de matériaux de grille à faible résistivité. Bien qu'il satisfasse aux exigences du procédé de fabrication CMOS, le silicium polycristallin fortement dopé, de par sa faible conductivité, devient un handicap pour la rapidité des circuits. Depuis quelques années, les siliciures de métaux réfractaires sont utilisés industriellement. Mais, la taille des grilles des transistors continuant à diminuer, on s'oriente déjà vers des matériaux encore moins résistifs : les métaux réfractaires. Nous avons
APA, Harvard, Vancouver, ISO, and other styles
24

Assous, Myriam. "Caractérisation de transistors bipolaires à hétérojonctions Si/SiGe intégrés : corrélation à la technologie et éléments de modélisation." Lyon, INSA, 1999. http://www.theses.fr/1999ISAL0018.

Full text
Abstract:
Ce travail de thèse concerne la caractérisation de transistors 1 bipolaires à hétérojonctions Si/SiGe (TBH SiGe). Mon rôle a été d'étudier certaines spécificités du comportement électrique du TBH SiGe liées à la présence d'une base épitaxiée, et de mettre ainsi en évidence ce qui apparaissait comme atypique dans le fonctionnement de ce dispositif par rapport au transistor bipolaire silicium actuel. Dans ce contexte, nous avons porté une attention particulière à l'étude du courant de fuite de la jonction base-collecteur et à l'étude de la recombinaison en base neutre. Nous nous sommes attachés
APA, Harvard, Vancouver, ISO, and other styles
25

Angui, Ettiboua. "Conception d'un circuit intégré VLSI turbo-décodeur." Brest, 1994. http://www.theses.fr/1994BRES2005.

Full text
Abstract:
Cette these est consacree a la realisation materielle d'un turbo codeur/decodeur sous la forme d'un circuit integre vlsi monolithique de type modulaire. Les turbo-codes forment une nouvelle classe de codes correcteurs d'erreurs construite a partir d'une concatenation parallele de deux codes systematiques recursifs (code sr) separes par un entrelaceur. Le decodage des turbo-codes s'effectue selon un processus iteratif qui necessite la mise en cascade de modules identiques, et a permis d'atteindre des performances superieures a celles de tout autre code connu. L'algorithme de viterbi a ete chois
APA, Harvard, Vancouver, ISO, and other styles
26

Dure, Daniel. "Simulation multi-mode de circuits VLSI." Paris 11, 1989. http://www.theses.fr/1989PA112025.

Full text
Abstract:
Alors que la conception des circuits intégrés de haute densité a été grandement facilité par toute une nouvelle génération d'outils d'aide à la synthèse, la simulation demeure un goulot d'étranglement pour ce processus. Nous revoyons ici un ensemble d'améliorations possibles des techniques de simulation récentes. Nous plaidons également en faveur d'une meilleure intégration de la simulation dans le système de conception. Un certain nombre de méthodes sont envisagées à cette fin. Plus précisément, une étude systématique des divers usages de la simulation met en valeur les problèmes susceptibles
APA, Harvard, Vancouver, ISO, and other styles
27

Ferrigno, Julie. "Caractérisation de circuits intégrés par émission de lumière statique et dynamique." Thesis, Bordeaux 1, 2008. http://www.theses.fr/2008BOR13719/document.

Full text
Abstract:
Les circuits VLSI (”Very Large Scale Integration”) et ULSI (”Ultra Large Scale Integration”) occupent une grande place dans le monde des semi-conducteurs. Leur complexi?cation croissante est due à la demande de plus en plus fortes des grands domaines d’application, de la micro-informatique au spatial. Cependant, la complexité engendre de nombreux défauts que l’on doit prévoir ou détecter et analyser de manière à ne pas les voir se multiplier. De nombreuses techniques d’analyse de défaillance ont été développées et sont toujours largement utilisées dans les laboratoires. Cependant, nous nous so
APA, Harvard, Vancouver, ISO, and other styles
28

Flottes, Marie-Lise. "Contribution au test déterministe des circuits cmos : équivalences de pannes." Montpellier 2, 1990. http://www.theses.fr/1990MON20060.

Full text
Abstract:
Cette these traite des relations de test dans les circuits cmos. Ce type de relation permet de reduire par equivalence ou dominance des ensembles de pannes. Une etude bibliographique presente l'utilisation de ces relations sur des ensembles de pannes de collage affectant des circuits modelises au niveau porte. L'inefficacite de ces modeles classiques pour representer correctement certaines particularites de la technologie cmos (portes de transmission, effets sequentiels ou analogiques de certains types de pannes) et l'inflation du nombre de modeles et de sites de fautes qui en decoule nous ont
APA, Harvard, Vancouver, ISO, and other styles
29

Hadji, Mohamed. "Contributions à l'étude d'un processeur s'intégrant dans un réseau systolique linéaire dédié à la comparaison des séquences biologiques." Rennes 1, 1995. http://www.theses.fr/1995REN10044.

Full text
APA, Harvard, Vancouver, ISO, and other styles
30

Hornik, Armand. "Contribution à la définition et à la mise en oeuvre de NAUTILE." Grenoble INPG, 1989. http://tel.archives-ouvertes.fr/tel-00333065.

Full text
Abstract:
Cette thèse constitue une contribution à l'élaboration d'un nouveau système de conception de circuits intégrés, nautile. Elle comporte une étude des différents systèmes existants et a partir de leur synthèse établit la définition d'un nouveau système. Celui-ci doit réaliser un environnement complet de conception de circuits v. L. S. I. Permettant d'être facilement interfaçables avec différents systèmes déjà existants, d'être indépendant de la technologie et de gérer différentes représentations (dessin des masques, schéma électrique, schéma logique) d'un même circuit en assurant la cohérence en
APA, Harvard, Vancouver, ISO, and other styles
31

Belgnaoui, Ibrahim. "Contribution au développement d'une méthode de conception optimisée d'opérateurs logiques VLSI : application à la technologie STL." Bordeaux 1, 1990. http://www.theses.fr/1990BOR10535.

Full text
Abstract:
Apres avoir presente l'evolution des technologies d'integration mises en Œuvre dans les familles logiques bipolaires vlsi, l'auteur definit les caracteristiques essentielles des operateurs: excursion logique, marge de bruit, facteur de merite. A partir d'une etude theorique et des expressions analytiques de ces caracteristiques, dans le cas de la logique stl, on propose un logiciel d'optimisation qui permet de definir les dimensions des composants elementaires et la topologie de l'operateur pour une technologie et un environnement logique donne
APA, Harvard, Vancouver, ISO, and other styles
32

Akrout, Nabil. "Contribution à la compression d'images par quantification vectorielle : algorithmes et circuit intégré spécifique." Lyon, INSA, 1995. http://www.theses.fr/1995ISAL0017.

Full text
Abstract:
La première partie du mémoire déc rit le développement d'algorithmes ong1naux très rapides de génération des catalogues nécessaires à la quantification vectorielle. Une compara1son de nos algorithmes avec les algorithmes classiques est également réalisée. Ensuite, nous proposons une méthode de quantification vectorielle hiérarchique adaptée à l'analyse de l'image en sous-bandes. Après décomposition pyramidale de l'image en image sous-bandes, on procède à la quantification vectorielle directionnelle des sous-bandes avec des mots codes de forme et de taille adaptées à la résolution et à la direc
APA, Harvard, Vancouver, ISO, and other styles
33

Vanier, Eric. "Caractérisation et optimisation temporelles des interconnexions dans les circuits sub-microniques CMOS." Montpellier 2, 1998. http://www.theses.fr/1998MON20126.

Full text
Abstract:
Les progres realises au niveau technologiques permettent aujourd'hui de concevoir des circuits de plus en plus complexes. Cependant, l'augmentation de la complexite des circuits a entraine une augmentation relative du nombre et de la longueur des interconnexions. Le retard introduit par les interconnexions produit une limitation importante des performances des circuits integres. Il est donc important de le caracteriser avec precision. Ce memoire presente les resultats du developpement et de la validation des expressions analytiques modelisant le retard dans les interconnexions. Ces formulation
APA, Harvard, Vancouver, ISO, and other styles
34

Ammari, Abdelaziz. "Analyse de sûreté des circuits complexes décrits en langage de haut niveau." Grenoble INPG, 2006. https://tel.archives-ouvertes.fr/tel-00101622.

Full text
Abstract:
La probabilité des fautes transitoires augmente avec l'évolution des technologies. Plusieurs approches ont été proposées pour analyser très tôt l'impact de ces fautes sur un circuit numérique. Il est notamment possible d'utiliser une approche fondée sur l'injection de fautes dans une description VHDL au niveau RTL. Dans cette thèse, nous apportons plusieurs contributions à ce type d'analyse. Un premier aspect considéré est la prise en compte de l'environnement du circuit numérique lors des campagnes d'injection. Ainsi, une approche basée sur une analyse de sûreté de fonctionnement multi-niveau
APA, Harvard, Vancouver, ISO, and other styles
35

Baschiera, Daniel. "Modélisation de pannes et méthodes de test de circuits intégrés CMOS." Phd thesis, Grenoble INPG, 1986. http://tel.archives-ouvertes.fr/tel-00320020.

Full text
Abstract:
Étude pour des circuits VLSI sur substrat de silicium. Les modèles de pannes développés pour la technologie NMOS ne sont plus adaptes à la vérification des pannes en technologie CMOS. On examine les pannes de type déclenchement parasite, court-circuit, blocage sur et blocage ouvert. Pour chacune de ces pannes un modèle est défini et on détermine les méthodes de vérification correspondantes. Les principaux comportements étudies sont la transformation d'un circuit logique en analogique et la transformation d'un circuit combinatoire en un circuit séquentiel. On démontre un ensemble de lemmes et t
APA, Harvard, Vancouver, ISO, and other styles
36

Servel, Grégory. "Effets parasites dus aux interconnexions." Montpellier 2, 2001. http://www.theses.fr/2001MON20037.

Full text
APA, Harvard, Vancouver, ISO, and other styles
37

Descamps, Gilles-Eric. "Méthode de distribution hiérarchique d'outils de vérification de circuits intégrés VLSI sur un réseau de stations de travail : application à un vérificateur de règles de dessin." Paris 6, 1996. http://www.theses.fr/1996PA066808.

Full text
APA, Harvard, Vancouver, ISO, and other styles
38

Tomas, Jean. "Caractérisation par simulation de la métastabilité des circuits séquentiels : application à des structures VLSI." Bordeaux 1, 1988. http://www.theses.fr/1988BOR10580.

Full text
Abstract:
Le travail presente consiste en la realisation d'un logiciel d'aide a la conception de circuits unifieurs, appele remus (recherche des etats metastables dans les circuits unifieurs par simulation), en vue de leur optimisation vis-a-vis de la metastabilite. Ce programme, ecrit en pascal, implante sur micro-vax est bati autour du simulateur electrique spice. Les algorithmes implantes permettent d'obtenir la courbe d'incertitude de l'unifieur avec en temps de calcul reduit. Les resultats de sept circuits temoins sont presentes comparativement
APA, Harvard, Vancouver, ISO, and other styles
39

Karabernou, Si Mahmoud. "Conception et réalisation d'un processeur pour une architecture cellulaire massivement parallèle intégrée." Grenoble INPG, 1993. http://tel.archives-ouvertes.fr/tel-00343216.

Full text
Abstract:
Cette thèse présente la conception et la réalisation en VLSI d'un processeur programmable pour une nouvelle architecture MIMD massivement parallèle, intermédiaire entre la connection machine et les hypercubes de processeurs 32 bits. Elle est composée d'une grille 2d de cellules asynchrones communiquant par échanges de messages. Chaque cellule intégré une partie de traitement qui consiste en un petit microprocesseur 8 bits dote d'une mémoire (données et programme), et une partie de routage permettant l'acheminement des messages. A l'issue de l'étude des différents problèmes de communication dan
APA, Harvard, Vancouver, ISO, and other styles
40

Courbis, Anne-Lise. "Contribution à l'étude et au développement d'un générateur de séquences de test comportemental." Montpellier 2, 1991. http://www.theses.fr/1991MON20274.

Full text
Abstract:
La conception de circuits digitaux a haute echelle d'integration pose le probleme de la generation de sequences de test a partir de descriptions comportementales. Nous presentons, dans ce memoire, une technique de generation automatique de sequences de test par detection de pannes. Cette technique repose d'une part, sur la definition d'un modele comportemental, support d'application du generateur, et d'autre part sur l'enumeration d'hypotheses de pannes comportementales. Une panne unique etant injectee sur un element du modele comportemental, sa detection implique plusieurs etapes: sensibilise
APA, Harvard, Vancouver, ISO, and other styles
41

Gryba, Tadeusz. "Calcul des circuits électroniques VLSI avec optimisation des tolérances." Lille 1, 1985. http://www.theses.fr/1985LIL10081.

Full text
Abstract:
Étude d'une modélisation et d'une simulation d'un procédé de fabrication et d'un comportement électrique des circuits intégrés. Le critère fiabilité-économique minimise le coût de production avec une fiabilité supérieure à une valeur de satisfaction. Les valeurs optimales des paramètres des circuits à très haute intégration sont obtenues par une décomposition en sous-problèmes basée sur un partitionnement du circuit en sous-circuits à partir du graphe de corrélation et du graphe électrique. La méthode de programmation stochastique permet de calculer les valeurs nominales et les tolérances opti
APA, Harvard, Vancouver, ISO, and other styles
42

Deyine, Amjad. "Contribution au développement de techniques de stimulation laser dynamique pour la localisation de défauts dans les circuits VLSI." Thesis, Bordeaux 1, 2011. http://www.theses.fr/2011BOR14252/document.

Full text
Abstract:
L’objectif principal du projet est d’étudier les techniques d’analyses de défaillances des circuits intégrés VLSI basées sur l’emploi de laser. Les études ont été effectuées sur l’équipement à balayage laser MERIDIAN (DCGSystems) et le testeur Diamond D10 (Credence) disponible au CNES. Les travaux de thèse concernent l’amélioration des techniques dynamiques dites DLS comme « Dynamic Laser Stimulation ». Les techniques DLS consistent à perturber le fonctionnement d’un circuit intégré défaillant par effet photoélectrique ou effet photothermique, en fonctionnement dynamique, à l’aide d’un faiscea
APA, Harvard, Vancouver, ISO, and other styles
43

Gasser, Jean-Luc. "Analyse de signature des circuits intégrés complexes par test aléatoire utilisant les méthodes de traitement du signal : application à un microprocesseur." Toulouse, INPT, 1986. http://www.theses.fr/1986INPT079H.

Full text
Abstract:
On presente une methode de test des composants a tres haute densite d'integration (vlsi), et son application au microprocesseur 6809 (thomson-efcis). Une strategie de test aleatoire est proposee: on soumet le composant a analyser a une sequence de vecteurs aleatoires, qui n'est pas forcement reproductible, et on analyse sa reponse par des methodes de traitement du signal. Aucun modele du composant et tres peu d'hypotheses de panne sont elabores. On rappelle les principes de deux methodes permettant de simuler des pannes ou de tester la resistance des composants aux rayonnements cosmiques: l'ut
APA, Harvard, Vancouver, ISO, and other styles
44

Ougouag, Omar. "Étude et réalisation d'un contrôleur, temps réel, des procédés de gravure de circuits intégrés à haute intégration." Paris 11, 1985. http://www.theses.fr/1985PA112119.

Full text
Abstract:
Cette thèse présente l’étude et la réalisation d’un contrôleur numérique pour le suivi et le pilotage, en temps réel, des procédés de gravure sous plasma des circuits intégrés à très haute échelle d’intégration (VLSI). Ce système est construit autour d’un micro-ordinateur personnel dont il conserve les possibilités intrinsèques. Il est accompagné de cartes d’interfaces performantes et programmables complétées de cartes d’applications spécifiques aux capteurs. Le contrôleur mis au point s’appuie sur l’interféromètre-réflectomètre laser, mais il se configure facilement avec d’autres capteurs.
APA, Harvard, Vancouver, ISO, and other styles
45

Frydman, Claudia. "DeBuMA : système pour la description : la construction et l'exécution d'applications en CAO." Montpellier 2, 1990. http://www.theses.fr/1990MON20293.

Full text
Abstract:
Le travail presente dans ce memoire concerne l'etude et le developpement d'une infrastructure de cao appelee debuma. Debuma considere trois types d'interlocuteurs: l'algorithmicien, le constructeur d'applications et l'utilisateur final. Les connaissances fournies par l'algorithmicien permettent de decharger les deux autres utilisateurs des aspects informatiques. Le constructeur d'applications donne, sous forme de regles de production, des scenarii de resolution pour guider l'utilisateur final non experimente. Debuma comporte plusieurs niveaux de connaissances avec differentes classes de regles
APA, Harvard, Vancouver, ISO, and other styles
46

Pélissier, Jean-Luc. "Automatisation d'une station de test par faisceau d'électrons : localisation dynamique de fautes." Montpellier 2, 1987. http://www.theses.fr/1987MON20269.

Full text
Abstract:
Le memoire de these fait le point sur l'analyse de la defaillance, ses implications economiques, son interet pour le developpement des circuits integres vlsi. L'auteur souligne les imperfections des techniques classiques d'investigation traditionnellement appliquees a cette analyse. Il montre l'interet de l'analyse sans contact par faisceau d'electrons, et dans les differentes utilisations de cette methode, il montre quelles en sont les potentialites. Il choisit alors d'en privilegier une, et l'automatique. Cette automatisation presente deux aspects. L'un est lie a la gestion d'un parc de mate
APA, Harvard, Vancouver, ISO, and other styles
47

Koester, Cécile. "Étude de l'intégration de PEARLS : processeur expérimental d'aide à la recherche dans les langages symboliques." Paris 11, 1988. http://www.theses.fr/1988PA112277.

Full text
Abstract:
Cette étude présente une analyse des diverses étapes nécessaires à la réalisation d'un processeur intégré, adapté au traitement symbolique. Après un exposé des choix architecturaux de PEARLS, choix qui ont abouti à la définition d'une machine virtuelle dédiée à l'exécution des applications issues de l'intelligence artificielle, nous procédons à une étude détaillée du séquencement des instructions. Cette étude permet de dégager les contraintes temporelles pour le dessin VLSI. Au regard de ces contraintes, nous pouvons alors, dans un deuxième temps, nous intéresser aux structures électriques des
APA, Harvard, Vancouver, ISO, and other styles
48

Bakowski, Przemyslaw. "Contribution à la conception de l'architecture matérielle des ordinateurs : projet LIDO, préprocesseur pour la compilation en silicium." Lille 1, 1986. http://www.theses.fr/1986LIL10122.

Full text
Abstract:
A partir d'un modèle dit systémique le concepteur peut décrire différentes couches fonctionnelles et/ou structurelles de l'architecture matérielle en utilisant le langage LIDO. Ce langage, orienté vers la spécification des systèmes VLSI, peut être ensuite interprété par le système LIDO. De plus le système LIDO possède les outils permettant d'effectuer la transformation des spécifications fonctionnelles en spécifications structurelles proches de celles souhaitées à l'entrée des "compilateurs en silicium"
APA, Harvard, Vancouver, ISO, and other styles
49

Lombaert, Isabelle. "Elaboration et caractérisation des siliciures utilisés comme matériaux de grille ou d'interconnexion dans les circuits VLSI." Bordeaux 1, 1988. http://www.theses.fr/1988BOR10572.

Full text
Abstract:
La reduction des dimensions des motifs dans les circuits vlsi a entraine le remplacement partiel du silicium polycristallin utilise comme materiau de grille par des siliciures de metaux refractaires ou de transition, qui sont moins resistifs. Une etude approfondie a ete effectuee sur la resolution en profondeur de la technique rbs, qui est une methode tres adaptee a la caracterisation des siliciures. Ensuite, des analyses comparatives de construction ont ete realisees sur plusieurs memoires dram comportant un siliciure. Le siliciure de titane, tisi2, a ete elabore par trois differentes techniq
APA, Harvard, Vancouver, ISO, and other styles
50

Conard, Didier. "Traitement d'images en analyse de défaillances de circuits intégrés par faisceau d'électrons." Grenoble INPG, 1991. http://tel.archives-ouvertes.fr/tel-00339510.

Full text
Abstract:
Cette thèse présente l'étude et la réalisation d'un système automatique et intégré d'analyse de défaillances de circuits VLSI par faisceau d'électrons. Le principe d'analyse consiste a comparer les images représentant en contraste de potentiel le fonctionnement interne du circuit défaillant a celles d'un circuit de référence. L'application de cette technique de test a des circuits dont la structure détaillée est inconnue, a nécessité le développement d'un outil automatique permettant d'extraire les différences de contraste sur la totalité du circuit. L'automatisation s'est heurtée aux problème
APA, Harvard, Vancouver, ISO, and other styles
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography