Log in

Relevant bibliographies by topics / Circuits intégrés à très grande échelle

Contents

Journal articles
Dissertations / Theses
Books

Academic literature on the topic 'Circuits intégrés à très grande échelle'

Author: Grafiati

Published: 4 June 2021

Last updated: 27 July 2024

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Circuits intégrés à très grande échelle.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Journal articles on the topic "Circuits intégrés à très grande échelle"

1

Vivien, Laurent, Delphine Marris-Morini, Eric Cassan, Carlos Alonso-Ramos, Charles Baudot, Frédéric Bœuf, and Bertrand Szelag. "Circuits intégrés photoniques silicium." Photoniques, no. 93 (September 2018): 18–22. http://dx.doi.org/10.1051/photon/20189318.

Full text

Abstract:

La photonique silicium suit la devise : « plus petit, moins cher, plus rapide », comme la microélectronique plusieurs années auparavant, en exploitant une intégration à très grande échelle des composants et circuits intégrés de plus en plus complexes. L’incroyable évolution des systèmes communicants avec en particulier le déploiement des réseaux Internet et mobiles, des objets connectés et des capteurs a fait émerger la photonique silicium pour répondre à ces nouveaux enjeux majeurs.

APA, Harvard, Vancouver, ISO, and other styles

2

Tcheremissinoff, Yaramila, Richard Donat, Gwenaëlle Goude, Maxime Remicourt, Hélène Vergély, Fabien Convertini, and Julie Grimaud. "Les sépultures et dépôts humains du site néolithique de la Cavalade à Montpellier (Hérault)." Bulletin de la Société préhistorique française 118, no. 4 (2021): 671–95. http://dx.doi.org/10.3406/bspf.2021.15249.

Full text

Abstract:

Les sépultures et dépôts humains présentés dans cet article ont été découverts sur le site de la Cavalade au sud de Montpellier (Hérault). Il s’agit d’une vaste occupation domestique essentiellement datée du Néolithique final dont seules les structures excavées les plus profondes étaient conservées. Le site, qui a été fouillé par l’Inrap en 2013 sur une surface de presque 3 ha, a livré dix sépultures ou dépôts recelant dix-huit individus, ainsi qu’une grande sépulture collective (Mas Rouge) qui ne sera pas présentée ici. Les dix sépultures, qui se répartissent dans une échelle temporelle comprise entre 3100 et 2650 cal. BC en deux phases principales, sont donc le plus souvent individuelles mais aussi plurielles dans quatre cas. L’une d’entre elle a livré six individus inhumés simultanément et recèle des indices qui plaident pour une procédure dite «d’accompagnement » . Par ailleurs, les résultats de violences ont été mis en évidence sur des ossements pour d’autres individus, ajoutant de nouveaux éléments aux débats sur les modalités de certaines prises en charge sépulcrales au regard des statuts individuels des inhumés. Cette réflexion s’enrichit aussi de données anthropobiologiques et isotopiques très informatives ainsi que de données sur des mobiliers intégrés aux dépôts, outils lithiques et parures au statut particulier.

APA, Harvard, Vancouver, ISO, and other styles

3

ADLER, E. "Le biodéchet, une notion à stabiliser pour une meilleure valorisation." 9, no. 9 (September 20, 2022): 45–51. http://dx.doi.org/10.36904/tsm/202209045.

Full text

Abstract:

Impulsé successivement par les lois dites Grenelle de 2009 et 2010, en 2015 par la loi de transition énergétique pour la croissance verte, dite LTECV, en 2018 par la loi pour l'équilibre des relations commerciales dans le secteur agricole et une alimentation saine et durable, dite EGALIM, puis en 2020 par la loi anti-gaspillage pour une économie circulaire, dite AGEC, le tri à la source des biodéchets ambitionne de mieux capter leur valeur agronomique et énergétique. Ainsi, en substitution à l’incinération et à l’enfouissement, l’objectif est désormais de favoriser les filières de valorisation des biodéchets par épandage, après compostage et/ou méthanisation. Mais si, avec le composteur au fond du jardin, la mise en oeuvre de ce programme est relativement simple dans le cas de l’habitat rural, il en va autrement en zone urbaine où de nombreuses options sont à considérer, avec des circuits de collecte et de traitement plus ou moins complexes. Conjointement au développement de solutions de compostage à petite échelle très médiatisées, de nouveaux modèles de gestion centralisée couplée à une grande diversité de procédés font leur apparition. Aux côtés de nouveaux équipements de déconditionnement qui permettent d’extraire la soupe organique des biodéchets des gros producteurs pour nourrir les méthaniseurs, cohabitent des usines sous maîtrise d’ouvrage publique pour traiter les biodéchets en mélange des collectivités. Dans ce contexte de développement de l’économie circulaire, mais aussi de grande instabilité du marché des prix de l’énergie, la notion récente de « biodéchets », introduite en droit français par la directive cadre de 2008, perturbe l’équilibre des filières du retour au sol des déchets organiques (déchets végétaux, fraction fermentescible des ordures ménagères, ordures ménagères résiduelles, résidus alimentaires, boues d’épuration…). Au travers de divers outils, l’objet de cet article est d’interroger l’origine de cette notion de « biodéchets », en France et à l’étranger.

APA, Harvard, Vancouver, ISO, and other styles

Dissertations / Theses on the topic "Circuits intégrés à très grande échelle"

1

Portal, Jean-Michel. "Test des circuits configurables de type FPGA à base de SRAM." Montpellier 2, 1999. http://www.theses.fr/1999MON20055.

Full text

Abstract:

Cette these propose une strategie de test originale dediee aux circuits configurables de type fpga a base de sram. Apres une presentation de l'architecture de ces circuits et un etat de l'art dans le domaine du test des circuits configurables, une strategie generale de test structurel de ces circuits est proposee. Elle est basee sur un partitionnement de ces circuits en composante de nature homogene et sur la mise en place d'une approche de test ascendante. Ce processus de test prend en compte l'optimisation du nombre de configurations de test ainsi que la nature iterative de ce type de circuit. Dans un premier temps, ce processus est applique a la composante logique avec la mise en place de methodes systematiques permettant de generer un minimum de configuration de test garantissant pour un modele de faute donne, les conditions de test : des modules configurables, d'une cellule independante et d'un tableau de cellules. Ce processus est ensuite applique aux interconnexions globales aussi bien que locales avec la mise en place de methodes systematiques. Dans une troisieme partie, le test des cellules memoires de configuration est realise en adaptant des strategies classiques de test des memoires. Enfin, la validation de ces methodes est effectuee pour deux familles de fpga actuellement commercialisees : la famille xc4000 de xilinx et orca de lucent technologies. Les resultats obtenus avec ces methodes montrent une nette diminution du temps de test compares aux solutions basees sur des approches intuitives.

APA, Harvard, Vancouver, ISO, and other styles

2

Pham, Jean-Marie. "Caractérisation électrique des structures bipolaires VLSI : évaluation de paramètres critiques." Bordeaux 1, 1991. http://www.theses.fr/1991BOR10554.

Full text

Abstract:

Dans le contexte des circuits vlsi se sont developpees de nouvelles structures bipolaires avancees miniaturisees. La premiere partie du memoire presente les originalites de ces structures et donne une vue d'ensemble de leurs technologies. La seconde partie s'interesse a leur modelisation. Elle expose une methode originale d'extraction de parametres dynamiques critiques a partir de mesures electriques simples effectuees sur des circuits de test de mise en Œuvre aisee

APA, Harvard, Vancouver, ISO, and other styles

3

Saez, José Antonio. "Contribution à l'étude des circuits VLSI bipolaires : caractérisation et évaluation des technologies de type ECL : recherche d'optimisation des opérateurs CML." Bordeaux 1, 1990. http://www.theses.fr/1990BOR10580.

Full text

Abstract:

Apres une presentation de l'evolution des technologies d'integration vlsi bipolaires et des familles logiques associees, l'auteur definit les caracteristiques essentielles des operateurs ecl et cml: excursion logique, immunite au bruit, temps de propagation, et valide les formulations analytiques par des mesures et des simulations. L'exploitation d'un programme d'optimisation permet d'aboutir aux dimensions et aux polarisations optimales de l'operateur cml pour une technologie et un environnement logique donne. La comparaison des familles logiques cml et stl utilisees pour la realisation des fonctions complexes est effectuee suivant des criteres qui prennent en compte le nombre de composants elementaires et la puissance consommee

APA, Harvard, Vancouver, ISO, and other styles

4

Lopez, Alain. "Réduction de Grosstalk, fenêtre inductive et modèles équivalents de lignes de transmission couplées." Montpellier 2, 2004. http://www.theses.fr/2004MON20112.

Full text

APA, Harvard, Vancouver, ISO, and other styles

5

Dupuy, Gilles. "Application des cristaux liquides à l'analyse de fonctionnalité et de défaillance des composants électroniques." Bordeaux 1, 1985. http://www.theses.fr/1985BOR10616.

Full text

Abstract:

Dans cette etude, la birefringence controlee electriquement des cristaux liquides permet la visualisation des potentiels et du fonctionnement des composants electroniques vlsi, en observation optique. Apres une synthese de la contribution qu'ils ont apportee en tant que methodes d'analyse de fonctionnalite et de defaillance, les cristaux liquides sont presentes et suit un bref rappel de leurs proprietes electro-optiques. Des mesures faites avec un cristal liquide nematique (avec ou sans contre-electrode) debouchent sur l'utilisation de cristaux liquides smectiques. Enfin, un exemple concret de visualisation du fonctionnement d'une memoire dynamique nmos 16k x 1 recouverte d'un cristal liquide nematique (delta epsilon 0) et d'une contre-electrode est donne apres l'etude de sa fonctionnalite

APA, Harvard, Vancouver, ISO, and other styles

6

Fagot, Christophe. "Méthodes et algorithmes pour le test intégré de circuits VLSI combinatoires." Montpellier 2, 2000. http://www.theses.fr/2000MON20003.

Full text

Abstract:

Le travail presente dans cette these porte sur la recherche de structures efficaces pour le test integre de circuits vlsi combinatoires. La qualite d'une structure de test integre se juge sur le temps de test qu'elle implique, la surface de silicium qu'elle occupe, et le nombre de fautes qu'elle permet de detecter. Tout d'abord, nous presentons une methode qui permet d'initialiser un generateur de vecteurs afin que la sequence qu'il produit permette soit de faire apparaitre avec le moins d'erreurs possible un ensemble de vecteurs donnes, soit de detecter le plus de fautes possible. Nous presentons ensuite une structure de correction des vecteurs produits par ce generateur. Cette structure est un ensemble de masques utilises cycliquement pour modifier les valeurs des bits de ces vecteurs. Des algorithmes gloutons de construction d'une telle structure sont enfin proposes.

APA, Harvard, Vancouver, ISO, and other styles

7

Virazel, Arnaud. "Test intégré des circuits digitaux : analyse et génération de séquences aléatoires adjacentes." Montpellier 2, 2001. http://www.theses.fr/2001MON20094.

Full text

APA, Harvard, Vancouver, ISO, and other styles

8

Guiller, Loïs. "Réduction de la consommation durant le test des circuits VLSI." Montpellier 2, 2000. http://www.theses.fr/2000MON20108.

Full text

Abstract:

Cette these s'inscrit dans le cadre de la reduction de la consommation de puissance durant le test des circuits vlsi. En effet, il est maintenant bien connu que l'activite de commutations (consommation d'energie et de puissance) d'un circuit integre est beaucoup plus elevee lors du test que lors du fonctionnement normal. L'augmentation de la consommation de puissance affecte la fiabilite des circuits et peut meme, dans certains cas, amener a sa destruction. De plus, l'augmentation de la consommation d'energie dans le cadre du test integre reduit l'autonomie des appareils portables. Par consequent, l'objectif general est de reduire cette consommation tout en preservant la qualite du test (longueur de test et couverture de fautes). Pour cela, nous proposons un ensemble de solutions efficaces basees soit sur la modification du circuit soit sur la modification du generateur de vecteurs de test, probleme. A noter que ces solutions concernent principalement le test integre ou bist (built-in self test).

APA, Harvard, Vancouver, ISO, and other styles

9

Trauchessec, Joe͏̈l. "Contribution à la synthèse topologique de circuits intégrés CMOS." Montpellier 2, 1991. http://www.theses.fr/1991MON20132.

Full text

Abstract:

Le travail presente dans ce memoire constitue une contribution a la compilation structurelle de cellules cmos: generation automatique de masques technologiques de structures a partir d'une description electrique. Apres avoir rappele les differentes techniques de conception de circuits integres, cette etude montre l'importance du style d'implantation sur la densite et la vitesse des circuits realises en termes d'elements parasites generes. Il est montre que le choix d'un style regulier permet une estimation et une parametrisation des elements parasites utilisables des l'etape de synthese logique. Enfin, le logiciel developpe est integre dans une chaine de cao industrielle, et permet de traiter des cellules de complexite relativement elevee

APA, Harvard, Vancouver, ISO, and other styles

10

Lemonnier, Pascal. "Étude d'une architecture VLSI pour un algorithme d'estimation de mouvement bloc-récursif." Rennes 1, 1996. http://www.theses.fr/1996REN10061.

Full text

Abstract:

Les algorithmes d'estimation de mouvement appartenant a la famille des methodes region-recursives constituent une alternative algorithmique aux techniques classiques par mise en correspondance de blocs, couramment employees dans les schemas de codage avec compensation de mouvement. L'algorithme considere, concu dans le projet temis a l'irisa, consiste en trois etapes: estimation, relaxation deterministe et decoupage en quadtree qui sont realisees de maniere iterative jusqu'a convergence. L'objet de cette these est l'etude d'une architecture specialisee realisant efficacement l'algorithme d'estimation de mouvement bloc-recursif, les regions sont ici des blocs de taille identique. L'etude traite a la fois des aspects algorithmiques, definition et identification des parametres de l'algorithme a implanter, et des aspects architecturaux visant a specifier l'architecture. La conception de cette architecture specialisee, a partir d'un algorithme concu dans un contexte sequentiel, a necessite de suivre une demarche de conception en quatre etapes: analyse, simulation, parallelisation et mise en uvre. L'analyse algorithmique a permis d'identifier le parallelisme intrinseque de l'algorithme et d'en recenser ses parametres. Leur influence, tant sur le plan de la qualite de l'estimation que des contraintes induites sur la mise en uvre, a ete mesuree a l'aide de simulations. Une architecture de base a ete definie a partir du parallelisme intrinseque de l'algorithme. Celle-ci consiste en un reseau lineaire de modules eux-memes constitues d'un reseau lineaire de cellules de calcul (pec) operant au niveau des pixels et d'un processeur (per) pour les calculs de haut-niveau sur l'ensemble du bloc. Les problemes souleves par cette architecture de base tels que l'acces aux donnees ou la gestion des entrees/sorties ont ete resolus a l'aide de mecanismes specifiques reutilisables dans d'autres applications. Enfin, la derniere etape de l'etude a consiste a specifier l'aarchitecture interne de chaque processeur (pec et per) des modules ainsi que leur programmation

APA, Harvard, Vancouver, ISO, and other styles

More sources

Books on the topic "Circuits intégrés à très grande échelle"

1

Books, Time-Life, ed. Histoires de puces. Amsterdam: Editions Time-Life, 1989.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

2

J, Dally William, and MIT Conference on Advanced Research in VLSI (6th : 1990 : Cambridge, Mass.), eds. Advanced research in VLSI: Proceedings of the sixth MIT conference. Cambridge, Mass: MIT Press, 1990.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

3

Reghbati, Hassan K. VLSI: Testing and validation techniques. Washington, D.C: IEEE Computer Society Press, 1985.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

4

Paul, Losleben, and Conference on Advanced Research in VLSI (1987 : Stanford University), eds. Advanced research in VLSI: Proceedings of the 1987 Stanford Conference. Cambridge, Mass: MIT Press, 1987.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

5

1936-, Chen Wai-Kai, ed. Logic design. Boca Raton, Fla: CRC Press, 2003.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

6

Introduction to VLSI systems: A logic, circuit, and system design perspective. Boca Raton: CRC Press, 2012.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

7

Eric, Leiserson Charles, Massachusetts Institute of Technology. Microsystems Research Center., and MIT Conference on Advanced Research in VLSI (4th : 1986 : Cambridge, Mass.), eds. Advanced research in VLSI: Proceedings of the fourth MIT conference, April 7-9, 1986. Cambridge, Mass: MIT Press, 1986.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

8

N, Helbert John, ed. Handbook of VLSI microlithography: Principles, technology, and applications. 2nd ed. Norwich, NY: Noyes Publications/William Andrew Pub., 2000.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

9

Fabricius, Eugene D. Introduction to VLSI design. New York: McGraw-Hill, 1990.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

10

Fabricius, Eugene D. Introduction to VLSI design. New York: McGraw-Hill, 1990.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

More sources

We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!