Academic literature on the topic 'Commande électrostatique'

Le nombre croissant des utilisateurs de systèmes de communications sans fil et l'introduction de services hauts débits, tels que les services multimédia ou l'accès rapide à Internet, vont entraîner une forte augmentation du trafic à l'échelle mondiale. L'utilisation d'antennes intelligentes se présente actuellement comme l'une des techniques les plus prometteuses pour l'accroissement de la capacité des systèmes de télécommunication. L'agilité de faisceau, qui constitue la principale caractéristique de ces antennes, nécessite des déphaseurs qui, jusqu'à présent, étaient essentiellement réalisés à l'aide de composants semiconducteurs. Aujourd'hui, les déphaseurs peuvent tirer profit de la technologie des microsystèmes électromécaniques (MEMS) qui permet la réalisation de commutateurs présentant d'excellentes performances RF jusqu'aux fréquences millimétriques, et dont la très faible consommation d'énergie revêt une importance capitale pour les systèmes de communications mobiles du futur.

L'engouement pour les réseaux de télécommunication à haut débit (> 100 Mbit. S-¹) en milieu confiné a amené à la création de réseaux conjuguant réseaux ad hoc et traditionnels. Pour atteindre ces débits, une montée en fréquence s'est avérée nécessaire jusqu'en bande V. Cependant, les réseaux à de telles fréquences posent de nombreux problèmes du fait des propagations multi-trajets et des évanouissements à petite et grande échelle. L'utilisation d'antennes intelligentes est une solution pour lutter efficacement contre ces problèmes. Pour permettre une intégration monolithique d'une antenne intelligente, deux composants de bases ont été développés. Premièrement, un micro-commutateur série en technologie MEMS sur substrat GaAs à membrane diélectrique a été conçu, réalisé et testé. Deuxièmement, une antenne quasi-Yagi intégrable sur substrat haute permittivité a été mise au point, puis testée. L'antenne intelligente composée de ces deux briques de base (antennes et alimentation de l'antenne basée sur les micro-commutateurs) sera facilement intégrable de part sa taille réduite, aura de bonnes performances RF et aidera à optimiser la consommation des objets. Pour assurer un fonctionnement correct dans un environnement réel, une méthode collective d' encapsulation des micro-commutateurs a été développée.

Les travaux de cette thèse ont consisté à développer une méthodologie permettant de prédire, à l'aide d'un outil de simulation physique, le niveau de robustesse d'une structure de protection ESD réduisant ainsi le nombre d'itérations silicium. Cette méthode ne peut être appliquée que si un calibrage minutieux de la simulation est préalablement réalisé. L'originalité de notre méthodologie repose sur le fait que la simulation ne sera réalisée que dans le domaine de validité en température des modèles physiques utilisés (c'est-à-dire pour des températures inférieures à 600K). Plutôt que d'utiliser directement la valeur de la température comme critère de défaillance du composant, notre méthode se base sur des paramètres physiques dépendants de la température. Ces derniers sont le taux d'ionisation par impact (Gi) et celui de Schokley Read Hall (RSRH) dont l'extrapolation de leur évolution respective permet de prédire le niveau de robustesse ESD du composant. La méthode a été validée pour différents dispositifs ESD réalisés dans deux technologies de puissance intelligente (Smart Power : 0.35mm et 0.25mm) différentes. La méthodologie développée durant cette thèse procure donc le double avantage de prédire des niveaux de robustesse ESD précis (c'est-à-dire proches des valeurs mesurées) avec des temps de simulation considérablement réduits en comparaison avec ceux que consommeraient d'autres méthodes proposées dans la littérature.

Le cadre de cette étude se focalise sur le développement de protections contre les décharges électrostatiques (ESD) externes aux composants électroniques à protéger. Pour des raisons applicatives, ou l'encombrement devient une préoccupation majeure, ces protections ESD doivent répondre à des contraintes de taille toujours plus difficiles à satisfaire tout en gardant les mêmes performances en robustesse. Ce travail présente un nouveau concept de structure de protection ESD bidirectionnel basé sur une technologie industrielle originellement dédié à la réalisation de capacités à haute densité d'intégration. Le procédé technologique possède une étape de fabrication de tranchées profonde qui est mise à profit dans cette étude pour la réalisation de diodes tridimensionnelles. L'optimisation de la configuration de ces structure a été menée par une étude théorique à l'aide des outils de simulation TCAD afin de mieux appréhender le fonctionnement physique et d'apporter des règles de conception. De nombreux résultats expérimentaux sont présentés et des comparaisons seront également menées afin de quantifier l'apport de cette nouvelle technologie. La meilleure configuration permet de garantir une réduction de 25% de la taille des structures tout en garantissant un niveau de robustesse élevé
As part of this study focuses on the development of external protection against electrostatic discharge (ESD) to the electronic components to protect. For many applicative reasons where taken area becomes a major concern, the ESD protection must meet size constraints increasingly difficult to satisfy while keeping the same performance in robustness. This work presents a new concept of bi-directional ESD protection structure based on industrial technology originally dedicated to achieving high-density integration capabilities. The technological process has a deep trench production step which is used in this study for the realization of three-dimensional diodes. Optimizing configuration of the structure was conducted by a theoretical study using TCAD simulation tools to better understand the physical functioning and provide design rules. Many experimental results are presented and comparisons will also be conducted to quantify the contribution of this new technology. The best configuration ensures a 25% reduction in the size of structures while ensuring a high level of robustness

Avec les évolutions technologiques, les composants électroniques deviennent de plus en plus sensibles aux décharges électrostatiques (ESD). De nos jours, la fiabilité des circuits intégrés dans les étapes de fabrication est garantie par un ensemble de normes définissant des niveaux de robustesse. Mais les stratégies de protection implémentées dans les circuits intégrés, visant à respecter ces normes, ne suffisent pas toujours à garantir la robustesse des composants dans leur application finale. Ces nouveaux problèmes de fiabilité ne sont pas encore bien compris, étant donnée la complexité des phénomènes mis en jeu dans un système réel en fonctionnement. En tenant compte de ces faits, nous pouvons nous interroger sur l'efficacité des stratégies de protection contre les ESD utilisées de façon conventionnelle pour protéger contre des stress de type système. L'ensemble des travaux de thèse présentés vise à l'amélioration de la robustesse, quant à ces nouvelles exigences, de composants analogiques dédiés aux applications portables (téléphonie, multimédia). En partant d'un cas concret, pour lequel il existe une grande différence de robustesse entre le produit alimenté et non-alimenté, nous présenterons les différents résultats d'analyse (analyse de défaillance, caractérisation électrique en impulsion de type TLP et VFTLP, simulations de type SPICE) qui nous ont conduits à proposer une solution de protection intégrée respectant les exigences
With improvement in electronic technology shrinking, electronic components are increasingly becoming sensitive to ElectroStatic Discharge (ESD). Nowadays, the reliability of integrated circuits in the manufacturing field are guaranteed by a set of standards that define levels of robustness. Nevertheless the protection strategies implemented in integrated circuits, designed to meet these standards, are not always enough to ensure the robustness of the components in their final application. The new reliability problems are not well understood, given the complexity of the phenomena involved in real systems in operation. Taking into account these facts, we can question the effectiveness of the strategies used to protect against " classical ESD " and system-type stresses. All the work presented in this thesis aims to improve the robustness with respect to these new requirements, in the case study of analog components dedicated to portable applications (telephony, multimedia). Starting from a concrete case, for which there is a large difference in the system ESD robustness between the biased and unbiased product, we will present the various results of analysis (failure analysis, electrical characterization by impulse like TLP VFTLP, SPICE-type simulations) that led us to the proposal of an integrated security solution that meets the requirements

La miniaturisation des circuits intégrés se poursuit de nos jours avec le développement de technologies toujours plus fines et denses. Elle permet une intégration des circuits toujours plus massive, avec des performances plus élevées et une réduction des coûts de production. La réduction de taille des circuits s'accompagne aussi d'une augmentation de leur sensibilité électrique. L'électronique automobile est un acteur majeur dans la nouvelle tendance des véhicules autonomes. Ce type d'application a besoin d'analyser des données et d'appliquer des actions sur le véhicule en temps réel. L'objectif à terme est d'améliorer la sécurité des usagers. Il est donc vital de garantir que ces modules électroniques pourront effectuer leurs tâches correctement malgré toutes les perturbations auxquelles ils seront exposés. Néanmoins, l'environnement automobile est particulièrement sévère pour l'électronique. Parmi tous les stress rencontrés, les décharges électrostatiques (ESD - Electrostatic Discharge) sont une importante source d'agression électrique. Ce type d'évènement très bref est suffisamment violent pour détruire des composants électroniques ou les perturber pendant leur fonctionnement. Les recherches présentées ici se concentrent sur l'analyse des défaillances fonctionnelles. À cause des ESD, des fonctions électroniques peuvent cesser temporairement d'être opérantes. Des méthodes d'analyse et de prédiction sont requises au niveau-circuit intégré afin de détecter des points de faiblesses susceptibles de générer des fautes fonctionnelles pendant l'exposition à un stress électrostatique. Différentes approches ont été proposées dans ce but. Une méthode hiérarchique de modélisation a été mise au point afin d'être capable de reproduire la forme d'onde ESD jusqu'à l'entrée du circuit intégré. Avec cette approche, chaque élément du système est modélisé individuellement puis son modèle ajouté au schéma complet. Un cas d'étude réaliste de défaillance fonctionnelle d'un circuit intégré a été analysé à l'aide d'outils de simulation. Afin d'obtenir plus de données sur cette faute, une puce de test a été développée, contenant des structures de surveillance et de mesure directement intégrées dans la puce. La dernière partie de ce travail de recherche est concentrée sur le développement de méthodes d'analyse dans le but d'identifier efficacement des fautes par simulation. Une des techniques développées consiste à modéliser chaque bloc d'une fonction individuellement puis permet de chaîner ces modèles afin de déterminer la robustesse de la fonction complète. La deuxième méthode tente de construire un modèle équivalent dit boite-noire d'une fonction de haut-niveau d'un circuit intégré. Ces travaux de recherche ont mené à la mise au point de prototypes matériels et logiciels et à la mise en évidence de points bloquants qui pourront constituer une base pour de futurs travaux
Miniaturization of electronic circuits continues nowadays with the more recent technology nodes being applied to diverse fields of application such as automotive. Very dense and small integrated circuits are interesting for economic reasons, because they are cheaper to manufacture in mass and can pack more functionalities with elevated performances. The counterpart of size reduction is integrated circuits becoming more fragile electrically. In the automotive world, the new trend of fully autonomous driving is seeing tremendous progress recently. Autonomous vehicles must take decisions and perform critical actions such as braking or steering the wheel. Those decisions are taken by electronic modules, that have now very high responsibilities with regards of our safety. It is important to ensure that those modules will operate no matter the kind of disturbances they can be exposed to. The automotive world is a quite harsh environment for electronic systems. A major source of electrical stress is called the Electrostatic Discharge (ESD). It is a very sudden flow of electricity of large amplitude capable of destroying electronic components, or disturb them during their normal operation. This research focuses on functional failures where functionality can be temporarily lost after an ESD with various impact on the vehicle. To guarantee before manufacturing that a module and its components will perform their duty correctly, new analysis and prediction methods are required against soft-failures caused by electrostatic discharges. In this research, different approaches have been explored and proposed towards that goal. First, a modelling method for reproducing the ESD waveforms from the test generator up to the integrated circuit input is presented. It is based on a hierarchical approach where each element of the system is modelled individually, then added to the complete setup model. A practical case of functional failure at silicon-level is analyzed using simulation tools. To acquire more data on this fault, a testchip has been designed. It contains on-chip monitoring structures to measure voltage and current, and monitor function behavior directly at silicon-level. The last part of this research details different analysis methods developed for identifying efficiently functional weaknesses. The methods rely heavily on simulation tools, and prototypes have been implemented to prove the initial concepts. The first method models each function inside the chip individually, using behavioral models, then enables to connect the models together to deduce the full function's robustness. It enables hierarchical analysis of complex integrated circuit designs, to identify potential weak spots inside the circuit that could require more shielding or protection. The second method is focused on constructing equivalent electrical black box models of integrated circuit functions. The goal is to model the IC with a behavioral, black-box model capable of reproducing waveforms in powered conditions during the ESD. In summary, this research work has led to the development of several hardware and software prototypes. It has also highlighted important modelling challenges to solve in future works to achieve better functional robustness against electrostatic discharges