Academic literature on the topic 'Conception de circuits analogiques'

A la différence de la conception numérique, la conception analogique souffre d’un réel retard au niveau de la solution logicielle qui permet une conception à la fois rapide et fiable. Le dimensionnement de circuits analogiques exige en effet un nombre assez élevé de simulations et de vérifications et dépend beaucoup de l’expertise du concepteur. Pour pallier à ce retard, des outils de conception automatique basés sur des algorithmes d’optimisation locale et globale sont développés. Ces outils restent encore immatures car ils n’offrent que des réponses partielles aux questions du dimensionnement, alors que l’obtention d’un dimensionnement optimal d’un circuit analogique en un temps raisonnable reste toujours un enjeu majeur. La réduction du temps de conception de circuits analogiques intégrés nécessite la mise en place de méthodologies permettant une conception systématique et automatisable sur certaines étapes. Dans le cadre de cette thèse, nous avons travaillé suivant trois approches. Il s’agit d’abord de l’approche méthodologique. A ce niveau nous préconisons une approche hiérarchique descendante « top-down ». Cette dernière consiste à partitionner le système à dimensionner en sous blocs de fonctions élémentaires dont les spécifications sont directement héritées des spécifications du niveau système. Ensuite, nous avons cherché à réduire le temps de conception à travers l’exploration de solutions optimales à l’aide des algorithmes hybrides. Nous avons cherché à profiter de la rapidité de la recherche globale et de la précision de la recherche locale. L’intérêt des algorithmes de recherche hybride réside dans le fait qu’ils permettent d’effectuer une exploration efficace de l’espace de conception du circuit sans avoir besoin d’une connaissance préalable d’un dimensionnement initial. Ce qui peut être très intéressant pour un concepteur débutant. Enfin, nous avons travaillé sur l’accélération du temps des simulations en proposant l’utilisation des méta-modèles. Ceux-ci présentent un temps de simulation beaucoup plus réduit que celui des simulations des modèles électriques. Les méta-modèles sont obtenus automatiquement depuis une extraction des résultats des simulations électriques<br>Contrary to digital design, analog design suffers from a real delay in the software solution that enables fast and reliable design. In this PhD, three approaches are proposed. The first is the methodological approach. At this level we recommend a "top-down" hierarchical approach. It consists of partitioning the system to size into sub-blocks of elementary functions whose specifications are directly inherited from the system level specification. Next, we aimed to reduce design time through the exploration of optimal solutions using hybrid algorithms. We attempted to take advantage of the rapid global search and local search accuracy. The interest of hybrid search algorithms is that they allow to conduct effective exploration of the design space of the circuit without the need for prior knowledge of an initial design. This can be very useful for a beginner designer. Finally, we worked on the acceleration of time simulations proposing the use of meta-models which present a more reduced time than electrical simulation models. Meta-models are obtained automatically from extracting results of electrical simulations

Dans l’âge des objets connectés, circuits conventionnels implémenté sur silicium ne sont pas la seule option pour réaliser des interfaces des capteurs. Dispositifs électroniques implémentés sur substrats souples sont aussi une option intéressante comme interface des capteurs dans notre quotidien, e.g: dans des vêtements, emballages, peau et dedans notre corps humain. Dans cette thèse nous proposons une formalisation de :-La procédure de fabrication de transistors en utilisant des matériaux organiques et flexibles. -La conception de circuits analogiques et numériques en utilisant ces transistors. Les contributions de cette thèse sont :• Optimisation de la procédure de fabrication et caractérisation de 2 technologies : la première fabriqué en utilisant des masques (« shadow masks » en anglais) avec un procès relativement « simple à implémenter ». La deuxième par un procès en utilisant la photolithographie et l’auto alignement. • Modélisation et extraction de paramètres pour prévoir leurs variations dans la conception de circuits.• Customisation des outils CAO « Open Source » VLSI (Alliance ©) pour la conception des circuits et layouts des transistors organiques.• Conception, fabrication et mesure des circuits analogiques (OTAs, comparateurs et convertisseurs analogiques-numériques) et circuits numériques simples (inverseurs, portes logiques, bascules). Ce travail a eu des résultats intéressants et il ouvre un ample spectre d’applications dans l’avenir dans le domaine de l’électronique flexible et organique<br>In the era of “Internet of Things”, conventional silicon-based circuits are not the only option to realize sensor interfaces. Electronic devices based on flexible materials are an interesting approach to interface with sensors connected to our everyday life, e.g.: clothes, packages, skin and into the human body. In this thesis, we propose a formalization of the:- Transistor fabrication process using organic and flexible materials.- Analog and digital circuit design using these transistors. The main contribution of this work can be summarized in the following:- Optimization of the fabrication and characterization process of two technologies: the first by shadow masks with an easy-to-fabricate procedure, the second by self-alignment and photolithography.- Modeling and parameter extraction for process variation aware analog design.- Customization of an open source VLSI CAD tools (Alliance©) for circuit design and layout of OTFT.- Design, fabrication and measurement of OTFT analog front-ends (OTAs, Comparators, Analog-to-Digital Converters,…) and basic digital circuits (Inverters, Logic Gates, …).This work achieved very interesting results and it opens a wide scope of future applications in the field of Flexible organic electronics

L'evolution des methodes de fabrication des circuits integres permet aujourd'hui de realiser, de maniere de plus en plus fiable, des micro-capteurs, c'est a dire l'integration sur un ou plusieurs substrats d'un element capteur et d'une electronique de traitement. Cependant, le developpement des outils de cao pour ces micro-capteurs reste en retard sur cette evolution. Ce memoire presente une methode avec son implementation dans un outil informatique : sycom, pour la synthese de l'element interface entre le capteur et l'electronique de traitement d'un micro-capteur. L'outil utilise une description originale d'un montage comme une interconnexion de modules et consiste en deux unites : generateur de schema et generateur de layout. Le premier permettant de determiner un schema electrique et ses dimensions a partir de specifications, le second permettant d'obtenir le layout de ce schema. La mise en oeuvre de l'outil sycom est presentee par la realisation de deux systemes de mesure de variations de resistances.

La conception de circuits integres (cis) analogiques souffre d'un manque crucial d'outils cao qui permettraient des temps de developpement acceptables, comparables a ceux des circuits digitaux de meme complexite, et une amelioration de la qualite. Une methodologie de conception des cis analogiques est tout d'abord presentee. Elle fait ressortir l'importance de la hierarchisation des etapes de conception et celle d'outils specifiques de prise en compte des phenomenes parasites (couplages capacitifs, courants de fuite, interactions electrothermiques,. . . ), phenomenes particulierement perturbateurs pour le fonctionnement des circuits analogiques. Parmi la myriade des phenomenes parasites a etudier, nous nous sommes occupes de l'evaluation des interactions electrothermiques, notamment rencontrees dans les cis analogiques ou mixtes de puissance (concept smart power). Nous avons developpe un simulateur thermique tridimensionnel, nomme picmost, qui, couple a un simulateur electrique du marche (ex. : spice3, hspice, eldo,. . . ), constitue le simulateur electrothermique setipic. Parallelement, un banc de mesures thermiques par infrarouge a ete mis au point, en collaboration avec l'equipe de photoluminescence du laboratoire, pour valider setipic. La validation a porte sur un ci de la societe motorola et les resultats obtenus sont tres satisfaisants (un ecart de moins de 5 % est observe entre la distribution thermique mesuree en surface de la puce de silicium et celle obtenue apres simulation electrothermique du circuit). Les phenomenes electrothermiques sont particulierement lies a la topologie du dessin des masques du ci. Nous avons finalement defini les principes, dans le cadre d'un projet sur l'automatisation du layout en analogique, d'un placeur de cellules elementaires travaillant par recuit simule et prenant en compte tout particulierement les phenomenes thermiques

Les travaux de cette thèse sont axés sur le durcissement à la dose cumulée des circuits analogiques associés aux systèmes électroniques embarqués sur des véhicules spatiaux, satellites ou sondes. Ces types de circuits sont réputés pour être relativement sensibles à la dose cumulée, parfois dès quelques krad, souvent en raison de l’intégration d’éléments bipolaires. Les nouvelles technologies CMOS montrent par leur intégration de plus en plus poussée, un durcissement naturel à cette dose. L’approche de durcissement proposée ici, repose sur un durcissement par la conception d’une technologie commerciale « full CMOS » du fondeur ST Microelectronics, appelée HCMOS9A. Cette approche permet d’assurer la portabilité des méthodes de durcissement proposées d’une technologie à une autre et de rendre ainsi accessible les nouvelles technologies aux systèmes spatiaux. De plus, cette approche de durcissement permet de faire face aux coûts croissants de développement et d’accès aux technologies durcies. Une première technique de durcissement à la dose cumulée est appliquée à une tension de référence « full CMOS ». Elle ne fait intervenir ni jonction p-n parasites ni précautions delay out particulières mais la soustraction de deux tensions de seuil qui annulent leurs effets à la dose cumulée entre elles. Si les technologies commerciales avancées sont de plus en plus utilisées pour des applications spécialement durcies, ces dernières exhibent en contrepartie de plus grands offsets que les technologies bipolaires. Cela peut affecter les performances des systèmes. La seconde technique étudiée : l’auto zéro, est une solution efficace pour réduire les dérives complexes dues entre autres à la température, de l’offset d’entrée des amplificateurs opérationnels. Le but ici est de prouver que cette technique peut tout aussi bien contrebalancer les dérives de l’offset dues à la dose cumulée<br>The purpose of this thesis work is to investigate circuit design techniques to improve the robustness to Total Ionizing Dose (TID) of analog circuits within electronic systems embedded in space probes, satellites and vehicles. Such circuits often contain bipolartransistor components which are quite sensitive to cumulated radiation dose. However highly integrated CMOS technology has been shown to exhibit better natural TDI hardening.The approach proposed here is a hardening by design using a full CMOS semiconductor technology commercially available from ST Microelectronics calledHCMOS9A. The proposed generic hardening design methods will be seen to be compatibleand applicable to other existing or future process technologies. Furthermore this approach addresses the issue of ever-increasing development cost and access to hardened technologies.The first TID hardening technique proposed is applied to a full-CMOS voltage reference. This technique does not involve p-n junctions nor any particular layout precaution but instead is based on the subtraction of two different threshold voltages which allows the cancellation of TDI effects. While the use of advanced commercial CMOS technologies for specific radiation hardened applications is becoming more common, these technologies suffer from larger inputoffs et voltage drift than their bipolar transistor counterparts, which can impact system performance. The second technique studied is that of auto-zeroing, which is an efficient method to reduce the complex offset voltage drift mechanisms of operational amplifiers due to temperature. The purpose here is to prove that this technique can also cancel input offset voltage drift due to TID.Index term : hardening, cumulated dose, CMOS technology, voltage reference,operational amplifier

Cette these decrit l'analyse fondamentale, la simulation electrique et la strategie d'implantation des circuits integres analogiques tres rapides a base de transistors bipolaires a heterojonction en arseniure de gallium (tbh-gaas). On donne d'abord un apercu sur les regles de dessin et la methodologie d'implantation relatives aux tbh-gaas adoptees par le laboratoire du c. N. E. T bagneux, on presente ensuite l'etude et la conception d'un amplificateur operationnel utilise dans le domaine de l'amplification lineaire hautes frequences et en commutation rapide, puis on aborde l'elaboration et l'evaluation des performances d'un convertisseur analogique-numerique (can) 2 bits de structure flash et d'un can 8 bits de structure semi-flash, travaillant selon la famille logique cml-ecl

Les circuits intégrés analogiques CMOS dédiés au traitement de l'information sont de plus en plus soumis à de fortes contraintes technologiques et doivent répondre à des critères de performances accrues, en terme de rapidité et de puissance consommée. L'intégration des circuits analogiques soulève une difficulté supplémentaire qui se traduit par la densité d'intégration. L'ensemble des travaux présentés dans ce mémoire s'inscrit dans l'étude des architectures basées sur les techniques 'mode courant', qui permettent de répondre aux contraintes technologiques actuelles. Ainsi, une première approche consiste à rappeler les structures CMOS homologues aux structures bipolaires généralement introduites par la théorie des circuits translinéaires. Une deuxième approche consiste à proposer une équivalence entre les circuits translinéaires et les circuits CMOS. L'ensemble de l'étude des techniques 'mode courant' a permis la mise en œuvre d'un lecteur émetteur de cartes sans contact. Le système de lecture consiste à démoduler et à traiter un signal radio-fréquence à 13. 56 MHz. Ce lecteur a été réalisé et testé à l'aide de la technologie CMOS 0. 5 millimètre dans le cadre d'une collaboration entre la société INSIDE TECHNOLOGIES et le laboratoire L2MP<br>The analogue CMOS integrated circuits dedicated to signal behaviour are not so suitable with new technologies improvement and would have accurate performances, low power and high speed. Integrated circuits have one more difficulty of integration density. All works present in this these take place with the study of architecture based on current mode approach more suitable with new technologies improvement. So, a first approach remember the bipolar structures introduced by the translinear circuits. A second approach propose an equivalence between translinear and CMOS circuits. The current mode approach allows to propose a contact less emitter receiver. The emitter system works with a modulated 13. 56 MHz radio frequency signals. The receiver was realised and tested with CMOS 0. 5 micrometer in a relationship with INSIDE TECHNOLOGIES industry and the L2MP laboratory

La simulation de circuits est une des étapes incontournables lors de la conception d'un circuit intégré. Les simulateurs classiques faisant appel à des techniques de résolution matricielles, ne sont pas adaptés à la simulation de circuits comportant un grand nombre de composants, du fait d'une occupation mémoire et d'un temps de calcul qui deviennent rapidement prohibitifs. Le simulateur de circuit MAXIM a été développé dans le but de rendre possible de telles simulations. Pour cela, il met en œuvre une description du circuit à partir de macromodèles, et une technique de résolution basée sur un graphe. Ce mémoire présente les derniers développements de MAXIM en matière de simulation de circuits analogiques, et de simulation fonctionnelle. Les macromodèles qui ont été développés pour rendre possibles ces simulations, ainsi que leur fonctionnement, et leur utilisation, y sont décrits. Les structures de données, et les procédures de mise en place de nouveaux modèles de composants ou de nouveaux macromodèles sont décrites en détail en vue de donner à l'utilisateur de MAXIM les moyens de développer ses bibliothèques. Enfin, quelques exemples mettent en évidence l'aptitude de MAXIM à effectuer des simulations multiniveaux. Elles mettent en œuvre des macromodèles électriques et des macromodèles fonctionnels pour des circuits comportant à la fois des fonctionnalités logiques et analogiques<br>Circuit simulation is a necessary step during the design of integrated circuits. Matrical resolution methods used in classical simulators are not well suited for the simulation of circuits with a great number of components, due to untractable memory occupation and computing time. The simulator MAXIM has been developped in order to allow such simulations. In MAXIM, the circuit is described using macromodels, and the resolution method is based on an ordered graph. This thesis presents the last evolutions of MAXIM concerning the simulation of analog circuits and functionnal simulation. The operation and the use of the macromodels developped for these purposes are described. The data structures and the procedures used to implement a new component model are detailed so that users can develop their own libraries. Finally, the possibilities of MAXIM for multilivel simulation are shown in a few examples. These possibilities can be used in circuits comprising both logical and analog properties by using electrical and functionnal macromodels