Academic literature on the topic 'Conception de circuits logiques'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Conception de circuits logiques.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Journal articles on the topic "Conception de circuits logiques"
1
Jacquemod, G., Y. Charlon, Z. Wei, Y. Leduc, and P. Lorenzini. "Application de la technologie FDSOI pour la conception de nouvelles topologies de circuits analogiques et mixtes." J3eA 18 (2019): 1021. http://dx.doi.org/10.1051/j3ea/20191021.
Full textAbstract:
Pour poursuivre la loi de Moore avec des noeuds technologiques de 22 nm et en deçà, les transistors MOS bulk ont été remplacés par des transistors FinFET ou UTBB-FDSOI. Ces derniers disposent d’une grille arrière permettant de réaliser de nouvelles topologies de circuits analogiques et mixtes, offrant des performances jamais atteintes et réduisant certaines limitations, comme par exemple celles liées à la réduction de la longueur du canal. Partant de la caractéristique de la tension de seuil d’un transistor UTBB-FDSOI en fonction de la polarisation de la grille arrière, nous proposons aux élèves-ingénieurs d’étudier quelques nouvelles topologies de cellules par des simulations statiques et transitoires, associés à des analyses de Monte Carlo pour évaluer l’impact des variations du procédé de fabrication sur leurs performances finales. La première étude concerne la réalisation d’un inverseur en logique complémentaire basé sur le couplage croisé des grilles arrières de deux inverseurs permettant une symétrisation des signaux de sortie complémentaires. Ce concept peut être étendu à toutes les portes logiques et permet de réaliser des oscillateurs en anneau aux performances inédites. Une approche similaire est également appliquée à un miroir de courant permettant de réduire de façon drastique les effets de canal court.
2
-LEVANT, Jean-Luc. "Méthode d'intégration des contraintes CEM dans la conception des circuits intégrés logiques à haute densité." Revue de l'Electricité et de l'Electronique -, no. 07 (2000): 39. http://dx.doi.org/10.3845/ree.2000.067.
Full text
3
PHILIE, PATRICE. "Intuition et lois logiques." Dossier 44, no. 1 (June 27, 2017): 73–83. http://dx.doi.org/10.7202/1040328ar.
Full textAbstract:
Cet article a pour objectif d’examiner le rôle des intuitions dans le cadre du problème de la justification des lois logiques de base. Une revue des différentes conceptions de l’intuition permet de mettre les choses en place et d’identifier la conception qui convient le mieux au problème — c’est une conception modale qui sera retenue. Je soumettrai ensuite cette conception à un examen critique, lequel se fera en deux temps. D’une part, il s’agira de montrer la difficulté d’en arriver à une formulation plausible de la conception modale. Je soulèverai d’autre part certains problèmes qui surgissent, même si l’on fait le pari que la question de la formulation peut être résolue. En définitive, je soutiens que, lorsqu’il s’agit d’utiliser les intuitions comme fondement de la connaissance des lois logiques de base, nous devons adopter une conception modale, laquelle n’est pas en mesure de remplir son rôle. Le recours aux intuitions est donc voué à l’échec en épistémologie de la logique.
4
Gardiol, Fred. "Conception et réalisation de circuits microrubans." Annals of Telecommunications 43, no. 5-6 (May 1988): 220–36. http://dx.doi.org/10.1007/bf02995082.
Full text
5
Bêche, B., N. Pelletier, E. Gaviot, R. Hierle, A. Goullet, J. P. Landesman, and J. Zyss. "Conception of optical integrated circuits on polymers." Microelectronics Journal 37, no. 5 (May 2006): 421–27. http://dx.doi.org/10.1016/j.mejo.2005.07.003.
Full text
6
Chusseau, L., P. Crozat, and R. Adde. "Modèle analytique du MESFET AsGa pour simulation de circuits logiques ultra-rapides." Revue de Physique Appliquée 22, no. 11 (1987): 1515–27. http://dx.doi.org/10.1051/rphysap:0198700220110151500.
Full text
7
PHILIE, PATRICE. "Le problème de la justification des lois logiques de base." Dialogue 55, no. 3 (September 2016): 407–28. http://dx.doi.org/10.1017/s0012217316000718.
Full textAbstract:
Cet article porte, de façon générale, sur le problème de la justification des lois logiques de base. Il s’agit en premier lieu de montrer, en prenant comme point de départ la régression à l’infini de Lewis Carroll, que les approches contemporaines les plus en vue en épistémologie de la logique sont incapables de rendre compte de la légitimité de notre pratique inférentielle de base. Cet échec des perspectives traditionnelles motive la recherche d’une nouvelle approche. Je suggère, dans la dernière portion de l’article, qu’il serait profitable de suivre une proposition faite par Paul Boghossian et d’examiner attentivement la conception primitiviste d’Aristote concernant les fondements de la logique.
8
Couillard, Marie-Andrée. "Les tribulations du ch’i. Réflexions sur l’insaisissable énergie." II. Autres corps, autres sens, no. 24 (November 10, 2015): 81–90. http://dx.doi.org/10.7202/1033940ar.
Full textAbstract:
Des pratiques alternatives comme l’acupuncture, le shiatsu et d’autres formes de massage n’ont de sens que si l’on se réfère à la conception chinoise de l’énergie. L’auteure décrit certains enjeux qui découlent de la confrontation d’une conception orientale de l’énergie avec une culture nord-américaine, et fait ressortir les défis et les vulnérabilités associés au transfert de pratiques orientales en Amérique du Nord. Elle évoque la pratique actuelle de la médecine traditionnelle par des Chinois afin de saisir le champ de référence des praticiens alternatifs d’ici et de mieux contextualiser les attentes des adeptes. Elle conclut sur les aléas d’un transfert culturel qui met en cause deux logiques antagonistes et sur les tribulations de l’indicible énergie.
9
So, Billy K. L. "Logiques de marché dans la Chine maritime: Espace et institutions dans deux régions préindustrielles." Annales. Histoire, Sciences Sociales 61, no. 6 (December 2006): 1259–88. http://dx.doi.org/10.1017/s0395264900030031.
Full textAbstract:
RésuméSelon la conception qui prévalait au siècle dernier, la Chine traditionnelle était considérée comme une société statique et monolithique, dominée par l’ordre politique impérial. Comme l’a défini John Hicks, sa structure socio-économique était agricole et fondamentalement traditionnelle. De plus, du point de vue de l’organisation du marché, les Chinois n’auraient pas eu une mentalité capitaliste visant la recherche du profit, et, dans cette perspective, faisait défaut tout un ensemble de structures commerciales facilitant la division du travail ou la spécialisation entre marchands et producteurs, ainsi qu’un système de crédit soutenant la croissance et le développement économique. C’était une économie foncière et autarcique qui n’avait pas su saisir l’occasion de développer une économie maritime, potentialité dont elle disposait avant l’arrivée des Européens. Cette image d’une civilisation monolithique, statique et agraire, sinon anti-commerciale, est encore présente dans l’interprétation de Ray Huang, l’un des historiens chinois les plus connus dans les années 1980. Il s’agissait là d’une conception courante, bien que réductrice et sommaire, qui aidait peu à comprendre le passé et l’avenir de la Chine.
10
Tyranowski, Raphaël. "Le temps logique et les phénomènes du corps dans les psychoses ; contribution à une conception analytique de la subjectivation du corps." psychologie clinique, no. 46 (2018): 145–58. http://dx.doi.org/10.1051/psyc/201846145.
Full textAbstract:
Le présent travail part d’un constat clinique : la problématique du sujet contemporain nous confronte de plus en plus souvent avec des phénomènes du corps qui relèvent du registre de la psychose. En se situant dans cette dimension clinique, nous allons tenter de développer la conception structurale des psychoses pour conceptualiser une clinique différentielle des phénomènes du corps. L’axe principal de notre élaboration est le concept de temps logique tel qu’il a été proposé par Jacques Lacan. Nous démontrons comment l’étude des temps logiques de la structure du sujet permet de situer théoriquement et approfondir cliniquement la diversité des phénomènes corporels chez le psychotique. Pour réaliser ce projet, nous conceptualisons d’abord les modalités de la subjectivation psychotique du corps qui répondent aux quatre temps logiques de la structure du sujet psychotique, pour ensuite proposer des exemples cliniques qui les illustrent. En résumant ces résultats la dernière partie de notre travail explique comment l’inscription des phénomènes du corps dans les temps discrets du procès de la subjectivation de la jouissance aboutit à une clinique différentielle qui ouvre une perspective thérapeutique.
Dissertations / Theses on the topic "Conception de circuits logiques"
1
Benmouhoub, Riad. "Méthodologies de conception pour multiprocesseurs sur circuits logiques programmables." Phd thesis, Paris 11, 2007. http://pastel.archives-ouvertes.fr/pastel-00002797.
Full textAbstract:
L'augmentation continue de la capacité d'intégration d'une part, la complexité croissante des applications embarquées d'autre part, ont conduit aux systèmes sur puce (SoC) puis aux systèmes multiprocesseurs sur puce (MPSoC). Le problème fondamental associé à ces systèmes sur puces de grande taille est celui des méthodologies de conception et de la crise de productivité en résultant ne permettant pas d'exploiter de manière efficace ces circuits. Cette crise de productivité est le résultat d'approches ad-hoc et manuelle de la conception alors que le problème doit être posé comme un problème d'optimisation multi-objectif dont la résolution doit faire appel à des techniques d'optimisation automatique. Dans cette thèse, nous présentons une méthodologie de conception pour les systèmes multiprocesseurs sur circuits logiques programmables, dont l'originalité porte sur trois aspects : (1) l'exploration évolutionnaire multi objectif de l'espace de conception afin de mener une recherche intelligente, (2) l'utilisation des circuits logiques programmables de grande taille pour l'évaluation rapide par émulation largement supérieure à la simulation, et enfin (3) l'utilisation de la synthèse MPSoC depuis un langage de programmation parallèle haut niveau (Occam) et de la prise en compte du monitoring sur puce. Des cas d'études sur circuits ont démontré l'efficacité d'une telle méthodologie pour résoudre le problème de la crise de productivité de la conception.
2
Schreiber, Jansch Ingrid Eleonora Courtois Bernard. "Conception de contrôleurs autotestables pour des hypothèses de pannes analytiques." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00319479.
Full text
3
Alhalabi, Rana. "Conception innovante de circuits logiques et mémoires en technologie CMOS/Magnétique." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT103.
Full textAbstract:
Après de nombreuses études au cours des dernières décennies, les technologies émergentes de mémoires non volatiles décollent enfin dans le marché des semi-conducteurs. Elles ont comme objectif principal de prendre le relais des mémoires flash et DRAM qui touchent à leurs limites en termes de densité, de miniaturisation, de consommation ou d'amélioration de la vitesse. Parmi les technologies émergentes, la mémoire MRAM passe de simple « candidat potentiel » il y a quelques années à des mémoires fabriquées par de grandes industries, aujourd’hui disponibles sur le marché, suscitant un fort intérêt général dans le monde industriel de la microélectronique. Ses atouts permettent d'intégrer cette mémoire dans des flots de conception full custom et numérique afin de pouvoir améliorer certaines performances soit au niveau cellule élémentaire soit au niveau architecture. C'est pourquoi nous proposons dans une première partie la conception de circuits hybrides CMOS/magnétique de type LUT (Look Up Table) en technologie STT-MRAM (Spin Transfer Torque) ayant pour but de réaliser un démonstrateur. La conception full custom de A à Z de LUT innovantes a été mise en œuvre. Nous proposons dans la deuxième partie la conception d'une mémoire embarquée en technologie SOT (Spin Orbit Torque), pour laquelle un brevet d'invention a été déposé. Enfin, dans la dernière partie, ce type de mémoire SOT-MRAM ainsi que d’autres de type STT-MRAM ont été intégrées dans un processeur volatil afin d'évaluer les éventuels intérêts de ces technologies magnétiques STT et SOT dans ce type de circuit largement répandusAfter many studies in recent decades, emerging non-volatile memory technologies have recently taken off in the semiconductor market. Their main objective is to replace flash and DRAM memories that reach their limits in terms of density, miniaturization, consumption or speed improvement. Among the emerging technologies, the MRAM memory has been identified as a strong candidate to become a leading storage technology for future memory applications. That is why we propose in the first part the design of hybrid CMOS / Magnetic circuits of LUT type (Look Up Table) in STT-MRAM technology (Spin Transfer Torque) aiming to realize a demonstrator. The full custom design from A to Z of innovative LUTs has been implemented. We propose in the second part the design of a full memory in SOT (Spin Orbit Torque) technology, for which a patent has been deposited. Finally, in the last part, this type of memory SOT-MRAM as well as others of type STT-MRAM were integrated in a volatile processor to evaluate the possible interests of these magnetic technologies STT and SOT in this type of circuit
4
Gentil, Marie-Hélène. "Conception et réalisation d'un planificateur de test hiérarchisé pour circuits logiques complexes." Montpellier 2, 1994. http://www.theses.fr/1994MON20035.
Full textAbstract:
Ce memoire propose une methodologie de generation hierarchisee de vecteurs de test dediee au test logique des circuits a haute echelle d'integration. La mesure de testabilite de haut niveau utilisee tout au long du processus est presentee puis comparee a trois autres mesures de testabilite existantes (cata, tmeas et la mesure d'abraham et thearling). La methodologie generale debute par le decoupage du circuit en partitions facilement testables par l'outil de generation automatique de vecteurs de test au niveau porte. Plusieurs techniques de partitionnement sont disponibles permettant la satisfaction de criteres de taille, de testabilite et d'optimisation de temps de test. En cas d'echec pendant le processus ou si l'utilisateur desire ameliorer la testabilite globale du circuit, une methodologie d'insertion automatique et de haut niveau de cellules de testabilite est proposee. Ensuite, les informations de test sont propagees des bornes de chacune des partitions jusqu'aux broches primaires du circuit en utilisant, si necessaire, les notions de simulation de fautes et de generation iterative de vecteurs de test. L'algorithme developpe est ensuite employe sur plusieurs circuits d'evaluation tant universitaires qu'industriels
5
Lustrac, André de. "Conception de circuits Josephson ultrarapides : modélisation de la jonction tunnel Josephson ayant une constante de temps de l'ordre de la picoseconde : conception d'une famille logique à couplage direct adaptée aux jonctions Josephson picosecondes : application à un circuit additionneur et à un circuit multiplieur." Paris 11, 1986. http://www.theses.fr/1986PA112283.
Full textAbstract:
Un modèle adapté aux jonctions tunnel Josephson ayant des constantes de temps de l’ordre de la picoseconde est défini à partir d’un développement limité de l’expression du courant Josephson dépendant du temps, dite équation de Werthamer. Il se compose des composantes de l’expression adiabatique augmenté d’un terme supplémentaire qui dépend de la phase et de la tension aux bornes de la jonction et apparait comme un terme capacitif. Des expressions analytiques des temps caractéristiques d’une jonction (retard à la commutation, temps de montée) sont proposées pour les principales conditions de charge. Les principes de l’optimisation de la conception des circuits logique à couplage direct mettant en œuvre ces jonctions sont ensuite étudiés. Une famille de portes à hautes performances en vitesse et en consommation est proposée. Cette famille comprend un OU, un ET, un OU exclusif synchrone ainsi qu’une porte Majorité 2/3 et un NON. La conception optimisée, les marges et les délais logiques de ces portes sont déterminés. Enfin nous étudions deux circuits de complexité croissante : un additionneur 2+2 bits (20 ps/bit) et un multiplieur 4x4 bits (temps de multiplication : 100 ps)A Josephson tunnel junction model adapted to junction dynamics in the 1 picosecond range is derived from a series expansion of the time dependent Josephson current (Werthamer equation). The model consists of the terms of the adiabatic approximation and an added term depending on the phase and voltage across the junction which appears as an added capacitance. Analytical expressions of the junction characteristic times (turn of delay, rise time) are derived in the main junction load conditions. Then the principles of optimum design of direct coupled logic circuits implemented with these junctions are studied. It is found that circuits with heavily loaded junctions do not improve significantly if faster switching junctions are used. Therefore a new logic family (OR, AND, EXOR, Majority 2/3, NOT) is proposed which avoids heavily loaded junctions are used. The optimum designs, margins and logic delays of such circuits are determined. Two circuits of increasing complexity are finally studied using this logic family: a 2+2 bit adder (20 ps/bit) and a 4x4 bit multiplier (multiplication time: 100ps)
6
Zhao, Weisheng. "Conception, evaluation and development of the non-volatile programmable logic circuits using the Magnetic Tunnel Junction (MTJ)." Paris 11, 2008. http://www.theses.fr/2008PA112051.
Full textAbstract:
Ces 20 dernières années, les circuits logiques programmables se sont développés rapidement, notamment grâce à l’avantage présenté par leur reconfigurabilité, leur facilité d’utilisation et le prix réduit de leur procédé de développement. Cependant, la volatilité intrinsèque de leur technologie de réalisation (CMOS) est à l’origine des inconvénients pour ces circuits, tels que : la perte de données en cas de pannes d’alimentation, la latence longue pour initialiser le système à chaque démarrage et la consommation d’énergie en état veille à cause des courants de fuite. Ce dernier point est devenu un défi majeur avec la minimisation des transistors sous 90nm. Ces dernières années, de nombreuses technologies émergentes ont été proposées et explorées pour résoudre ces inconvénients. Parmi celles-ci, les technologies magnétiques, basées sur la spintronique, sont parmi les plus performantes et pratiquement réalisables. Ce travail de thèse porte sur l’étude, la conception, la simulation et la réalisation des circuits reconfigurables combinant une technologie CMOS avancée et les technologies non-volatiles émergentes basées sur la nano-spintronique. Les Jonctions Tunnel Magnétiques (JTM) ont été plus particulièrement étudiées selon plusieurs modes d’écriture (écriture par champ et par transfert de spin). Des circuits hybrides ont été tout d’abord conçus et simulés électriquement. Ils montrent de grands potentiels en terme de vitesse, de non-volatilité et de consommation par rapport aux circuits classiques. Ils permettraient également des nouvelles architectures de calcul et des modes de reconfigurations avancés. Enfin, un prototype a été développé pour démontrer les comportements et performances de ces circuits de la manière physiqueOver the past 20 years, programmable logic circuits have grown rapidly, particularly through the advantages presented by their reconfigurability, ease of use and low cost of their development process. However, the inherent volatility of CMOS technology based on charge storage is the source of inconvenient for these circuits, such as: data loss in case of power failure, the long latency to initialize the system at each (re) start-up and increasing high standby power due to the leakage currents. This last point has become a major challenge as the shrinking of transistors down to 90nm or below. In recent years, numerous emerging technologies have been proposed and explored to overcome these problems. Among them, Spintronics technology, is among the most efficient and practical solutions. This thesis focuses on the study, design, simulation and implementation of reconfigurable circuits combining CMOS technology and advanced non-volatile emerging technologies based on Nano Spintronics. The Magnetic Tunnel Junction (MTJ) was particularly studied based on three modes of writing such as Spin Transfer Torque (STT). The hybrid circuits were first designed and simulated electrically. They show great potential in terms of speed, non-volatility and power compared to conventional circuits. They would promise also new computing architectures and some advanced reconfiguration methods. Finally, a prototype was developed to demonstrate the behaviour and performance of these circuits
7
Tais-Lailhugue, Didier. "Étude et réalisation d'un outil de conception de systèmes logiques complexes." Montpellier 2, 1987. http://www.theses.fr/1987MON20013.
Full textAbstract:
Presentation d'une methodologie de synthese interactive des systemes logiques complexes a partir d'un cahier des charges modelise par un ensemble de grafcets structures et hierarchises. Cette methodologie est independante de la technologie de fabrication et peut representer un systeme logique quelconque; implantee en langage lisp, elle s'articule autour d'une base de donnee dont le systeme de gestion est defini
8
Gonçalves, Dos Santos Junior Gutemberg. "Conception robuste de circuits numériques à technologie nanométrique." Thesis, Paris, ENST, 2012. http://www.theses.fr/2012ENST0039/document.
Full textAbstract:
Avec l'augmentation de la probabilité de fautes dans les circuits numériques, les systèmes développés pour les environnements critiques comme les centrales nucléaires, les avions et les applications spatiales doivent être certifies selon des normes industrielles. Cette thèse est un résultat d'une cooperation CIFRE entre l'entreprise Électricité de France (EDF) R&D et Télécom Paristech. EDF est l'un des plus gros producteurs d'énergie au monde et possède de nombreuses centrales nucléaires. Les systèmes de contrôle-commande utilisé dans les centrales sont basés sur des dispositifs électroniques, qui doivent être certifiés selon des normes industrielles comme la CEI 62566, la CEI 60987 et la CEI 61513 à cause de la criticité de l'environnement nucléaire. En particulier, l'utilisation des dispositifs programmables comme les FPGAs peut être considérée comme un défi du fait que la fonctionnalité du dispositif est définie par le concepteur seulement après sa conception physique. Le travail présenté dans ce mémoire porte sur la conception de nouvelles méthodes d'analyse de la fiabilité aussi bien que des méthodes d'amélioration de la fiabilité d'un circuit numériqueThe design of circuits to operate at critical environments, such as those used in control-command systems at nuclear power plants, is becoming a great challenge with the technology scaling. These circuits have to pass through a number of tests and analysis procedures in order to be qualified to operate. In case of nuclear power plants, safety is considered as a very high priority constraint, and circuits designed to operate under such critical environment must be in accordance with several technical standards such as the IEC 62566, the IEC 60987, and the IEC 61513. In such standards, reliability is treated as a main consideration, and methods to analyze and improve the circuit reliability are highly required. The present dissertation introduces some methods to analyze and to improve the reliability of circuits in order to facilitate their qualification according to the aforementioned technical standards. Concerning reliability analysis, we first present a fault-injection based tool used to assess the reliability of digital circuits. Next, we introduce a method to evaluate the reliability of circuits taking into account the ability of a given application to tolerate errors. Concerning reliability improvement techniques, first two different strategies to selectively harden a circuit are proposed. Finally, a method to automatically partition a TMR design based on a given reliability requirement is introduced
9
Bounouar, Mohamed Amine. "Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques." Thèse, Université de Sherbrooke, 2013. http://hdl.handle.net/11143/6117.
Full textAbstract:
Dans les années à venir, l'industrie de la microélectronique doit développer de nouvelles filières technologiques qui pourront devenir des successeurs ou des compléments de la technologie CMOS ultime. Parmi ces technologies émergentes relevant du domaine « Beyond CMOS », ce travail de recherche porte sur les transistors mono-électroniques (SET) dont le fonctionnement est basé sur la quantification de la charge électrique, le transport quantique et la répulsion Coulombienne. Les SETs doivent être étudiés à trois niveaux : composants, circuits et système. Ces nouveaux composants, utilisent à leur profit le phénomène dit de blocage de Coulomb permettant le transit des électrons de manière séquentielle, afin de contrôler très précisément le courant véhiculé. En effet, l'émergence du caractère granulaire de la charge électrique dans le transport des électrons par effet tunnel, permet d'envisager la réalisation de remplaçants potentiels des transistors ou de cellules mémoire à haute densité d'intégration, basse consommation. L'objectif principal de ce travail de thèse est d'explorer et d'évaluer le potentiel des transistors mono-électroniques double-grille métalliques (DG-SETs) pour les circuits logiques numériques. De ce fait, les travaux de recherches proposés sont divisés en trois parties : i) le développement des outils de simulation et tout particulièrement un modèle analytique de DG-SET ; ii) la conception de circuits numériques à base de DG-SETs dans une approche « cellules standards » ; et iii) l'exploration d'architectures logiques versatiles à base de DG-SETs en exploitant la double-grille du dispositif. Un modèle analytique pour les DG-SETs métalliques fonctionnant à température ambiante et au-delà est présenté. Ce modèle est basé sur des paramètres physiques et géométriques et implémenté en langage Verilog-A. Il est utilisable pour la conception de circuits analogiques ou numériques hybrides SET-CMOS. A l'aide de cet outil, nous avons conçu, simulé et évalué les performances de circuits logiques à base de DG-SETs afin de mettre en avant leur utilisation dans les futurs circuits ULSI. Une bibliothèque de cellules logiques, à base de DG-SETs, fonctionnant à haute température est présentée. Des résultats remarquables ont été atteints notamment en termes de consommation d'énergie. De plus, des architectures logiques telles que les blocs élémentaires pour le calcul (ALU, SRAM, etc.) ont été conçues entièrement à base de DG-SETs. La flexibilité offerte par la seconde grille du DG-SET a permis de concevoir une nouvelle famille de circuits logiques flexibles à base de portes de transmission. Une réduction du nombre de transistors par fonction et de consommation a été atteinte. Enfin, des analyses Monte-Carlo sont abordées afin de déterminer la robustesse des circuits logiques conçus à l'égard des dispersions technologiques.
10
Kasbari, Abed-Elhak. "Conception et caractérisation de circuits synchrones en logiques ECL pour les communications à 40 Gbits/s." Cergy-Pontoise, 2003. http://www.theses.fr/2003CERG0179.
Full textAbstract:
Cette thèse est une contribution aux méthodes de conception et de caractérisation des circuits à très haut débit destinés aux télécommunications sur fibres optiques. Une méthode de conception des blocs élémentaires de la logique ECL est développée, et de nouveaux outils de conception sont mis au point pour réduire les temps de commutation. L'environnement de mesure a été amélioré pour permettre la caractérisation de circuits à 40 Gbit/s. Des circuits ont été conçus et fabriqués pour valider cette méthode. Deux technologies de transistors bipolaires à hétérojonction, SiGe et InP, ont été utilisées pour ces réalisations. Cette étude a conduit à d'excellents résultats. Les principaux résultats sont ceux de circuits de bascules D fonctionnant à plus de 40 Gbit/s et de démultiplexeurs à 40 Gbit/s. La caractérisation de ces circuits à plus haut débit a été limitée par le banc de mesuresThis work is our contribution to the design and characterisation methods for very high speed integrated circuits. These circuits are essential to the long haul optical fiber communication systems. We present some specific design problems of high speed circuits. A design method for the emitter coupled logic (ECL) elementary blocks is developed. Furthermore, new CAD tools are introduced to minimise the switching times. The measurement setup has been improved to allow circuits characterisation at 40 Gbit/s. Integrated circuits have been designed and fabricated to validate this methods. Two different heterojunction bipolar transistor technologies have been used: a production-level SiGe technology and a high frequency performances InP technology. This work led to excellent experimental results. DFF circuits show full-rate clock operation beyond 40 Gbit/s and demultiplexers achieve 40 Gbit/s. Characterisation at a higher bit rate has been limited by the measurement setup
Books on the topic "Conception de circuits logiques"
4
W, Dobberpuhl Daniel, ed. The design and analysis of VLSI circuits. Reading, Mass: Addison Wesley, 1985.
Find full text
5
Rafiquzzaman, M. Fundamentals of Digital Logic and Microcomputer Design. New York: John Wiley & Sons, Ltd., 2005.
Find full text
7
Mange, Daniel. Analyse et synthèse des systèmes logiques. 4th ed. Lausanne: Presses Polytechniques Romandes, 1987.
Find full text
8
Tanenbaum, Andrew S. Architecture de l'ordinateur: Du circuit logique au logiciel de base. Paris: InterEditions, 1988.
Find full text
9
Tanenbaum, Andrew S. Architecture de l'ordinateur: Du circuit logique au logiciel de base. Paris: InterÉditions, 1987.
Find full text
10
Savaria, Yvon. Conception et vérification des circuits VLSI. Montréal: Editions de l'Ecole polytechnique de Montréal, 1989.
Find full textBook chapters on the topic "Conception de circuits logiques"
1
Farquhar, Michael. "Introduction." In Circuits of Faith. Stanford University Press, 2016. http://dx.doi.org/10.11126/stanford/9780804798358.003.0001.
Full textAbstract:
This chapter introduces the question of Saudi “religious expansion” — that is, the various processes by which Saudi actors are said to have exerted increasing religious influence beyond the kingdom’s borders in the course of the twentieth century — and it situates the Islamic University of Medina as a key institution in relation to such dynamics. It establishes the contours of the Salafi and Wahhabi traditions, before setting out the historiographical framework employed throughout the remainder of the book. The latter is grounded in a particular conception of a transnational religious economy, comprising flows — both within and across borders — of material capital, spiritual capital, religious migrants and social technologies. The chapter ends with a brief overview of the historical narrative and arguments that run through the book.
2
FRANDJI, Daniel. "Modes d’accessibilisation et redéfinition de la scolarisation." In L’accessibilité ou la réinvention de l’école, 165–83. ISTE Group, 2021. http://dx.doi.org/10.51926/iste.9011.ch8.
Full textAbstract:
Ce chapitre montre en quoi la notion de scolarisation ne cesse historiquement de se redéfinir dans la logique des différentes entreprises visant à la rendre plus accessible. Ainsi, il argumente en quoi la perspective dite inclusive actuelle, si elle entend remettre en question les logiques d’exclusion, engage aussi une nouvelle conception politique de l’école, associant un changement de sa forme institutionnelle à de nouvelles formes d’attentes du travail scolaire, qui opacifient ses visées de justice.
3
Ahmed, Zakia. "« U’dzazi na miko ». Enfantement et proscriptions en contexte mahorais à La Réunion." In Naître et grandir. Normes du Sud, du Nord, d’hier et d’aujourd’hui, 25–46. Editions des archives contemporaines, 2020. http://dx.doi.org/10.17184/eac.3157.
Full textAbstract:
Cet article a pour objectif d’analyser, à L’île de la Réunion, les représentations de la procréation et les prescriptions propitiatoires présentes, durant leur grossesse (hamili), chez les femmes mahoraises en contexte d’immigration[^1]. Notre réflexion s’articule autour de deux axes : le premier analyse les représentations de la conception et les analogies avec le monde végétal. Le second analyse les logiques des prescriptions. Elle s’appuie sur des données ethnographiques collectées lors d’enquêtes de terrain effectuées, depuis 2011, par observation in situ, auprès de personnes mahoraises résidant à La Réunion et à Mayotte.
4
Zemliak, Alexander. "Stability of Optimization Trajectories for Designing Analog Circuits." In Advances in Computer and Electrical Engineering, 71–101. IGI Global, 2015. http://dx.doi.org/10.4018/978-1-4666-6627-6.ch004.
Full textAbstract:
In this chapter, the problem of computer time reduction for optimization of large electronic system is discussed. It is one of the essential problems of high-quality improvement of design, and it is defined by means of the generalized methodology for analog network optimization on the basis of the control theory formulation. It is shown that the main conception of this methodology is based on a special control vector which operates process of optimization and gives a solution of optimization problem during the minimal computing time. The problem of creation of a vector of optimal control is solved on the basis of direct Lyapunov method. Lyapunov function of optimization process is proposed to analyze a stability of trajectories of optimization. This function gives the opportunity of the analysis of stability of various strategies and is used as the basis for search of the optimal algorithm of designing.
Conference papers on the topic "Conception de circuits logiques"
1
Manai, Yassine, Joseph Haggege, and Mohamed Benrejeb. "PI-Fuzzy Controller Conception with Design Pattern Based Approach." In 2007 14th IEEE International Conference on Electronics, Circuits and Systems (ICECS '07). IEEE, 2007. http://dx.doi.org/10.1109/icecs.2007.4511035.
Full text
2
Michelis, S., and M. Kayal. "Feedback loop conception methodology for step-down continuous switching DC/DC converter." In 2008 Joint International IEEE Northeast Workshop on Circuits and Systems (NEWCAS) and TAISA Conference (NEWCAS-TAISA). IEEE, 2008. http://dx.doi.org/10.1109/newcas.2008.4606331.
Full text
3
Makievsky, Yuri. "RESEARCH OF MICROWAVE CIRCUITS CONTROL COMPUTER APPLIANCES IN RECEIVER-TRANSMITTER MODULE OF ACTIVE PHASED ARRAY ANTENNA." In International Forum “Microelectronics – 2020”. Joung Scientists Scholarship “Microelectronics – 2020”. XIII International conference «Silicon – 2020». XII young scientists scholarship for silicon nanostructures and devices physics, material science, process and analysis. LLC MAKS Press, 2020. http://dx.doi.org/10.29003/m1628.silicon-2020/293-295.
Full textAbstract:
Design conception of control module of microwave receiver-transmitter module of active phased array antenna is presented in this work. Universal control module is designed for reception of commands from antenna control system and transmission of commands to multidigit phase shift modules, attenuators and switches. It also provide module addressing. Logic of assignment of adresses to users and division of them to groups is realised
4
Grzybowski, Richard R., and Ben Gingrich. "High Temperature Silicon Integrated Circuits and Passive Components for Commercial and Military Applications." In ASME 1998 International Gas Turbine and Aeroengine Congress and Exhibition. American Society of Mechanical Engineers, 1998. http://dx.doi.org/10.1115/98-gt-362.
Full textAbstract:
Advances in silicon-on-insulator (SOI) integrated circuit technology and the steady development of wider band gap semiconductors like silicon carbide are enabling the practical deployment of high temperature electronics. High temperature civilian and military electronics applications include distributed controls for aircraft, automotive electronics, electric vehicles and instrumentation for geothermal wells, oil well logging and nuclear reactors. While integrated circuits are key to the realization of complete high temperature electronic systems, passive components including resistors, capacitors, magnetics and crystals are also required. This paper will present characterization data obtained from a number of silicon high temperature integrated evaluated over a range of elevated temperatures and aged at a selected high temperature. This paper will also present a representative cross section of high temperature passive component characterization data for device types needed by many applications. Device types represented will include both small signal and power resistors and capacitors. Specific problems encountered with the employment of these devices in harsh environments will be discussed for each family of components. The goal in presenting this information is to demonstrate the viability of a significant number of commercially available silicon integrated circuits and passive components that operate at elevated temperatures as well as to encourage component suppliers to continue to optimize a selection of their product offerings for operation at higher temperatures. In addition, systems designers will be encouraged to view this information with an eye toward the conception and implementation of reliable and affordable high temperature systems.