Dissertations / Theses: 'Conception et mesures de circuits'

1

Hély, David. "Conception en vue du test de circuits sécurisés." Montpellier 2, 2005. http://www.theses.fr/2005MON20123.

APA, Harvard, Vancouver, ISO, and other styles

2

Ouchelouche, Larbi. "Conception et réalisation d'un adaptateur électronique microonde programmable pour mesures de bruit sous pointes." Limoges, 1993. http://www.theses.fr/1993LIMO0187.

Full text

Abstract:

Ce travail a pour objectif la conception et la realisation d'un adaptateur electronique programmable miniature destine aux mesures sous pointes de facteurs de bruit d'elements ou de circuits actifs microondes par la methode dite des impedances multiples. La topologie de cet adaptateur est basee sur le principe de commutation de stubs au moyen de diodes p. I. N. Une analyse comparative du bruit thermique et du bruit de grenaille a permis de minimiser ce dernier et d'aboutir ainsi a une configuration optimale de l'adaptateur. Cette etude s'est concretisee par la realisation d'un adaptateur electronique et d'une alimentation programmable pour polariser les diodes. Afin de valider notre systeme, des mesures de facteur de bruit d'un tec en puce et d'un amplificateur en technologie mmic disponibles a l'ircom ont ete menees a bien a l'aide d'une station de test sous pointes

APA, Harvard, Vancouver, ISO, and other styles

3

Razafindraibe, Hanitriniaina Mamitiana Alin. "Analyse et amélioration de la logique double rail pour la conception de circuits sécurisés." Montpellier 2, 2006. http://www.theses.fr/2006MON20117.

Full text

Abstract:

Dans le domaine de la conception de circuits sécurisés (cartes à puce) et plus particulièrement des circuits robustes aux attaques différentielles en puissance (DPA), la logique double rail apparaît comme une alternative intéressante à la logique statique CMOS. En effet, le codage associé à ce style de logique offre la possibilité d'équilibrer la consommation rendant ainsi impossible les attaques DPA. Partant de ce constat, dans cette thèse, nous nous sommes focalisés sur l’analyse des atouts et faiblesses de la logique double rail et surtout à son amélioration. Dans un premier temps, nous avons montré qu'un circuit double rail est nettement plus résistant aux attaques DPA que son homologue simple rail. Dans un deuxième temps, après une étude approfondie de l'impact de la synthèse physique sur la robustesse de la logique double rail, nous avons abouti à la conclusion qu'en présence de déséquilibres des capacités de charge, des temps de transition et des temps d'arrivée, les circuits double rail peuvent perdre leur avantage et devenir vulnérables aux attaques DPA. Cette étude a permis de définir quelques métriques de robustesse aux attaques DPA à partir desquelles nous avons clairement établi qu'une cellule double rail n'est robuste que si les signaux la contrôlant arrivent tous dans un intervalle de temps particulièrement réduit. Afin d’éliminer cette faiblesse résiduelle de la logique double rail, nous avons finalement proposé une amélioration simple mais efficace de la logique double rail. La logique résultante a été appelée STTL (Secured Triple Track Logic). La mise en œuvre de cette logique a permis de montrer que la logique STTL permet d’obtenir des circuits dont les temps de calcul et la consommation sont indépendants des données

APA, Harvard, Vancouver, ISO, and other styles

4

Saliva, Marine. "Circuits dédiés à l'étude des mécanismes de vieillissement dans les technologies CMOS avancées : conception et mesures." Thesis, Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4337.

Full text

Abstract:

Dans la chaine de développement des circuits, une attention particulière doit être portée sur le comportement en fiabilité des dispositifs MOS comme briques de base des circuits avancés CMOS lors du développement d’une technologie. Au niveau du dispositif, les comportements des différents mécanismes de dégradation sont caractérisés. A l’opposé dans le prototype final, le produit est caractérisé dans des conditions accélérées de vieillissement, mais seuls des paramètres macroscopiques peuvent être extraits. Un des objectifs de cette thèse a été de faire le lien entre le comportement en fiabilité d’un circuit ou système et ses briques élémentaires. Le second point important a consisté à développer des solutions de tests dites ‘intelligentes’ afin d’améliorer la testabilité et le gain de place des structures, pour mettre en évidence le suivi du vieillissement des circuits et la compensation des dégradations. Une autre famille de solutions a consisté à reproduire directement dans la structure l’excitation ou la configuration réelle vue par les dispositifs ou circuits élémentaires lors de leur vie d’utilisation (lab in situ)
In the circuit development, specific attention must be paid to the MOS device reliability as a building block as well as a prototype reference circuit (CMOS) during the technology development. At device level, the different degradation mechanisms are characterized. In the final prototype, the product is characterized in accelerated aging conditions, but only the macroscopic parameters can be extracted. One objective of this thesis has been to link the circuit or system reliability and its building blocks. Also, the second important point has consisted in the development of 'smart' test solutions to improve testability and gain up structures so as to highlight the circuits aging monitoring and degradation compensation. Another family of ‘smart’ solutions has involved reproducing directly in the structure the excitement or the actual configuration as it is seen by elementary circuits or devices during their usage life (lab in situ)

APA, Harvard, Vancouver, ISO, and other styles

5

Almustafa, Mohamad. "Modélisation des micro-plasmas, conception des circuits micro-ondes, Coupleur Directionnel Hybride pour Mesures et des applications en Télécommunication." Phd thesis, Toulouse, INPT, 2013. http://oatao.univ-toulouse.fr/14170/1/almustafa.pdf.

Full text

Abstract:

L'intégration des nouveaux éléments basés sur la physique des plasmas dans le domaine des circuits et des systèmes micro-ondes est l'objectif de ce travail. En profitant des caractéristiques électromagnétiques des plasmas et en jouant sur leur architecture, on développe des micro-commutateurs micro-ondes et d'autres circuits radio et hyperfréquences en technologies microrubans ou en guide d'onde… La simulation de la propagation des ondes électromagnétiques dans un plasma et les études de l'interaction entre un plasma et les ondes électromagnétiques nécessite la connaissance des paramètres fondamentaux du plasma comme la permittivité. C'est pour cela qu'on étudie aussi les mesures plasmas par différents techniques comme la transmission/réflexion des ondes électromagnétiques, la perturbation des cavités résonnantes, ... Un schéma électrique équivalent modélisant un micro-commutateur hyperfréquence en plasma, est obtenu grâce aux mesures des courants de décharge électrique, à la rétro-simulation et aux techniques de modélisation numérique. Un coupleur directif hybride compact est utilisé pour les mesures plasmas en assurant la protection du matériel et de l'équipement de mesure des signaux d'un plasma.

APA, Harvard, Vancouver, ISO, and other styles

6

Bérubé, Benoit-Louis. "Développement d'une technologie NMOS pour la conception de fonctions électroniques avancées." Mémoire, Université de Sherbrooke, 2010. http://savoirs.usherbrooke.ca/handle/11143/1567.

Full text

Abstract:

Ce mémoire de maîtrise présente le développement d'une technologie NMOS utilisée en enseignement au 1er et 2e cycle et comme preuve de concepts en recherche à l'Université de Sherbrooke. Le développement est basé sur la technologie JOPE à 6 masques utilisée en enseignement depuis les années 90. Le but de ce projet est d'optimiser ce procédé pour augmenter la reproductibilité des circuits et la densité d'intégration. Les problèmes de JOPE sont une forte résistivité de couche du polySi, une grande résistivité des contacts aluminium/polySi et aluminium/zone active ainsi qu'une grande fluctuation de la tension de seuil des transistors. Le procédé de fabrication JOPE a été optimisé pour créer JOPE2 afin d'améliorer les propriétés physiques des composantes et atteindre les objectifs fixés. Des circuits ont été fabriqués contenant des structures de caractérisations et des circuits numériques et analogiques conçus avec une règle de longueur de grille minimale de 2 [micro]m. La résistivité du polySi de JOPE2 est diminuée d'un facteur 5 en augmentant la température de déposition de la couche par LPCVD et en ajoutant une implantation ionique dédiée en plus de celle déjà prévue avec le procédé autoaligné pour les sources/drains. De cette façon, la résistivité des contacts aluminium à polySi est diminuée d'un facteur 10. La résistivité des contacts aluminium à zone active est diminuée d'un facteur 20 en augmentant la dose d'implantation ionique des sources/drains. JOPE2, tout comme JOPE, présente une variation importante de la tension de seuil causée par les charges d'interfaces Si/SiO[indice inférieur 2] et la variation de la résistivité du substrat utilisée (1 à 10 [oméga]-cm). Le faible rendement du procédé, évalué à 47 %, est causé par la faible stabilité des contacts, la grande densité de défauts et les limitations en ce qui a trait à l'alignement des masques. Pour faire suite à ce projet, un procédé NMOS à 3 [micro]m est recommandé afin d'augmenter le rendement en diminuant l'impact des défauts, améliorant la stabilité des contacts et en augmentant la qualité de l'alignement. De plus, pour augmenter la stabilité de la tension de seuil il est recommandé d'utiliser des tranches hautes résistivité. Le procédé recommandé devrait permettre de fabriquer des circuits complexes basés sur des transistors NMOS avec un rendement de 80 %.

APA, Harvard, Vancouver, ISO, and other styles

7

Leloir, Sébastien. "Etude, conception et réalisation d'un banc de caractérisation " Source-Pull / Load-Pull multiharmonique " pour applications radars." Rouen, 2005. http://www.theses.fr/2005ROUES010.

Full text

Abstract:

Ce mémoire présente l'étude, la conception et la réalisation d'un banc de mesure Source-Pull / Load-Pull multiharmonique pour caractériser de manière fonctionnelle les composants microondes de puissance entrant dans la composition de radars. Le banc est capable d'effectuer, en mode CW ou impulsionnel, une synthèse d'impédances à la fréquence fondamentale et aux deux premières harmoniques, et de reconstituer, en temps réel, les formes d'ondes temporelles aux accès du composant. Parfaitement adapté aux besoins de Thales Air Defence, cet outil permettra à terme : de concevoir les circuits hyperfréquences non-linéaires optimisés en puissance ajoutée maximum et/ou en rendement en puissance ; de valider ou d'améliorer les modèles électrothermiques de composants non-linéaires utilisés dans les logiciels de simulation. Le système de caractérisation mis en œuvre est notamment indépendant de la fréquence de travail, de la nature du composant et des niveaux des puissances. Afin de montrer l'intérêt de son exploitation dans le domaine des radars, une première caractérisation a été réalisée sur un transistor type HBT
This study presents the investigation, the design and the realization of a Source-Pull / Load-Pull multiharmonic bench able to experimentally characterize microwave power devices entering the radar's line up. In CW or pulsed mode, the bench is able to make a synthesis of impedances at the fundamental frequency and at the two first harmonics, and is also able to reconstitute, in real time, the temporal waveforms at both components ports. Perfectly adapted to the needs of Thales Air Defence, this tool will allow in long term : to design the microwave non-linear circuit optimised with power added, power efficiency; to validate non-linear models of devices used in the simulation softwares. The characterization system implemented is independent of the work frequency, the component nature and the power levels. In order to show the interest of its exploitation in radar's domain, a first characterization has been realized on HBT transistor

APA, Harvard, Vancouver, ISO, and other styles

8

Kasbari, Abed-Elhak. "Conception et caractérisation de circuits synchrones en logiques ECL pour les communications à 40 Gbits/s." Cergy-Pontoise, 2003. http://www.theses.fr/2003CERG0179.

Full text

Abstract:

Cette thèse est une contribution aux méthodes de conception et de caractérisation des circuits à très haut débit destinés aux télécommunications sur fibres optiques. Une méthode de conception des blocs élémentaires de la logique ECL est développée, et de nouveaux outils de conception sont mis au point pour réduire les temps de commutation. L'environnement de mesure a été amélioré pour permettre la caractérisation de circuits à 40 Gbit/s. Des circuits ont été conçus et fabriqués pour valider cette méthode. Deux technologies de transistors bipolaires à hétérojonction, SiGe et InP, ont été utilisées pour ces réalisations. Cette étude a conduit à d'excellents résultats. Les principaux résultats sont ceux de circuits de bascules D fonctionnant à plus de 40 Gbit/s et de démultiplexeurs à 40 Gbit/s. La caractérisation de ces circuits à plus haut débit a été limitée par le banc de mesures
This work is our contribution to the design and characterisation methods for very high speed integrated circuits. These circuits are essential to the long haul optical fiber communication systems. We present some specific design problems of high speed circuits. A design method for the emitter coupled logic (ECL) elementary blocks is developed. Furthermore, new CAD tools are introduced to minimise the switching times. The measurement setup has been improved to allow circuits characterisation at 40 Gbit/s. Integrated circuits have been designed and fabricated to validate this methods. Two different heterojunction bipolar transistor technologies have been used: a production-level SiGe technology and a high frequency performances InP technology. This work led to excellent experimental results. DFF circuits show full-rate clock operation beyond 40 Gbit/s and demultiplexers achieve 40 Gbit/s. Characterisation at a higher bit rate has been limited by the measurement setup

APA, Harvard, Vancouver, ISO, and other styles

9

Tounsi, Patrick. "Méthodologie de la conception thermique des circuits électroniques hybrides et problèmes connexes." Toulouse, INSA, 1992. http://www.theses.fr/1992ISAT0039.

Full text

Abstract:

Nous presentons dans ce memoire des outils theoriques et leur mise en uvre informatique pour permettre le calcul des echauffements transitoires ou statiques dus a un ecoulement tridimensionnel de la chaleur par conduction a travers un empilement multi-couche plan. Ce calcul est destine a la simulation thermique des circuits electroniques presentant cette configuration et particulierement des circuits hybrides de puissance. Une methodologie de conception thermique des composants de haute compacite et des circuits hybrides de puissance est proposee. Celle-ci permet une analyse thermique fine: comportement thermique du substrat; son choix. Puis optimisation du placement des composants. Un banc de mesure des echauffements transitoires par thermometrie infra-rouge a ete monte pour valider les outils de calcul developpes. D'autre part, nous proposons une possibilite d'exporter vers un simulateur electrique les resultats du calcul du comportement thermique sous forme de reseaux rc pour effectuer une simulation electro-thermique

APA, Harvard, Vancouver, ISO, and other styles

10

Belhaj, Mohamed Moez. "Conception et caractérisation des dispositifs micro-ondes pour la fabrication de circuits à base de graphène." Thesis, Lille 1, 2016. http://www.theses.fr/2016LIL10048/document.

Full text

Abstract:

Ce travail a été réalisé dans le cadre du projet GRACY regroupant l’IEMN et d’autres laboratoires de recherche : CALISTO et IMS Bordeaux. Ce manuscrit fait état d’une synthèse exhaustive des études et avancées menées dans le cadre de ce travail de thèse au sein de l’Institut d’Électronique, de Microélectronique et de Nanotechnologie (IEMN) dans le groupe CARBON. Le principal axe de réflexion de ce travail repose sur la conception, la modélisation et la caractérisation des dispositifs actifs et passifs sur substrat souples et rigides en vue du développement de nouveaux composants et de circuits électroniques avec des critères de performances de plus en plus importants. Au cours de ce travail, l’accent a été principalement portée sur les étapes essentielles à la réalisation de circuit intégré en ondes millimétriques utilisant la technologie coplanaire en impression jet d’encre et les transistors à effet de champ à base de graphène (GFETs). Ce mémoire montre en particulier l’intérêt et les potentialités du graphène pour son intégration au sein des circuits électroniques. De plus, une attention particulière a été portée sur la modélisation et les techniques de caractérisations relatives aux dispositifs passifs sur substrat souple. Par conséquent, un banc de caractérisation de ces éléments sur substrat flexibles a été développé au cours de cette thèse afin de vérifier et consolider expérimentalement leurs comportements
This work was carried out under the project involving GRACY IEMN and other research laboratories: CALISTO and IMS Bordeaux. This manuscript reports a comprehensive overview of studies and advanced conducted as part of this thesis in the Institute of Electronics, Microelectronics and Nanotechnology (IEMN) in CARBON group. The main reflection axis of this work is based on the design, modeling and characterization of active and passive devices on flexible and rigid substrates for the development of new components and electronic circuits with increasingly important performance criteria. During this work, the focus was mainly focused on the essential steps to achieving integrated circuit millimeter wave using coplanar technology by inkjet printing and field effect transistors based on graphene (GFETs). This memory in particular shows the importance and potential of graphene for integration into electronic circuits. In addition, special attention was paid on modeling and characterization techniques related to passive devices on flexible substrates. Therefore, a characterization bench of these elements on flexible substrate has been developed during this thesis to verify and consolidate their behavior experimentally

APA, Harvard, Vancouver, ISO, and other styles

11

Belquin, Jean-Maxence. "Développement de bancs de mesures et de modèles de bruit de HEMT pour la conception de circuits "faible bruit" en gamme d'ondes millimétriques." Lille 1, 1997. http://www.theses.fr/1997LIL10035.

Full text

Abstract:

L'accroissement du nombre d'applications dans le domaine des ondes millimetriques, necessite l'etablissement d'outils de simulation precis et fiables. Par consequent, le principal objectif de ce travail est l'etablissement de modeles lineaires incluant le bruit hyperfrequence des h. E. M. T. De longueur de grille largement sub-micronique valides jusqu'aux ondes millimetriques. Ceci a necessite le developpement de bancs de mesures de parametres s et de facteur de bruit sous pointes. La premiere partie traite de la mesure de bruit de la gamme d'ondes centimetriques jusqu'aux millimetriques. Les principaux aspects de cette partie, concernent la mesure de bruit en gamme d'ondes millimetriques ainsi qu'une nouvelle methode de caracterisation en bruit des transistors a effet de champs. Le deuxieme chapitre traite de la representation petit signal des hemt. Les principales conclusions de ce travail montrent qu'il est possible d'obtenir les parametres s et de bruit avec une precision acceptable en gamme d'ondes millimetriques a partir de modeles simples etablis a partir de caracterisations a de plus basses frequences. Cette partie s'attache aussi a la comparaison des deux approches en gamme d'ondes millimetriques. La troisieme partie considere les modeles de bruit pour la conception de circuits faible bruit en gamme d'ondes millimetriques. Nous montrerons donc un nouveau modele de bruit pour les hemt et un modele complet pour la realisation de circuits a base de hemts. Ce travail montre qu'on peut realiser une modelisation precise en gamme d'ondes millimetriques des parametres de bruit et des parametres s a partir de mesures effectuees en gamme d'ondes centimetriques.

APA, Harvard, Vancouver, ISO, and other styles

12

Kabouche, Riad. "Caractérisations de composants et Conceptions de circuits à base d’une filière émergente AlN/GaN pour applications de puissance en gamme d’ondes millimétriques." Thesis, Lille 1, 2017. http://www.theses.fr/2017LIL10200/document.

Full text

Abstract:

La technologie Nitrure de Gallium s’impose actuellement comme le candidat idéal pour les applications de forte Puissance en gamme d’ondes millimétriques. Les caractéristiques de ce matériau le prédisposent à un fonctionnement à haute tension sans sacrifier la montée en fréquence, illustrées par son champ de claquage et sa vitesse de saturation des électrons élevés. Ces travaux de recherche s’inscrivent, dans un premier temps, dans le développement d’un banc de mesures permettant la caractérisation « grand signal », dite LoadPull dans la bande Ka et Q, en mode continu et impulsionnel de cette technologie émergente. En effet, la forte densité de puissance qu’est capable de générer la technologie GaN a rendu le développement de ce banc indispensable et relativement unique. Par ailleurs, cette étude s’est focalisée, dans la caractérisation de plusieurs filières innovantes qui ont mis en évidence des performances à l’état de l’art, avec un rendement en puissance ajoutée PAE de 46.3% associée à une densité de puissance de 4.5W/mm obtenue pour une fréquence d’opération de 40 GHz en mode continu. Enfin, ces travaux de thèse ont permis de générer la conception et la réalisation de deux amplificateurs de puissance en technologie GaN sur substrat silicium (basée sur la filière industrielle OMMIC) en bande Ka, représentant la finalité d’une démarche cohérente de l’étude de transistors en technologie GaN à la réalisation de circuits de type MMIC. Ces deux amplificateurs ont été conçus pour des objectifs biens précis : combiner puissance élevée et rendement PAE élevé et repousser les limites en termes de largeur de bande
Gallium Nitride (GaN) technology is now the ideal candidate for high power applications in the millimeter wave range. The characteristics of this material enable high voltage operation at high frequency, as illustrated by its breakdown field and high electron saturation velocity. This research work has initially allowed the development of a test bench capable of "Large Signal" characterization, called LoadPull up to Q band, in continuous-wave and pulsed mode of this emerging technology. Indeed, the high power density generated by the GaN technology has made the development of this bench unavoidable and relatively unique. In addition, this study has focused on the characterization of several innovative types of devices that have demonstrated state-of-the-art performance, with a power added efficiency (PAE) above 46% associated to a power density of 4.5 W/mm obtained for an operating frequency of 40 GHz in continuous-wave. Finally, this work aimed the design and fabrication of two power amplifiers on silicon substrate (based on the industrial OMMIC technology) in the Ka-band, showing the possibility of achieving MMIC type circuits from advanced GaN transistors technology. These two amplifiers were designed for specific purposes: combining high power and high PAE performance and pushing bandwidth limits

APA, Harvard, Vancouver, ISO, and other styles

13

Pham, Thi Dao. "Conception et développement d’étalons pour la mesure des paramètres S en mode mixte de circuits intégrés et méthodes associées." Thesis, Université Paris-Saclay (ComUE), 2019. http://www.theses.fr/2019SACLT032/document.

Full text

Abstract:

Des circuits différentiels sont largement utilisés pour la conception de composants hyperfréquences principalement en raison de leur meilleure immunité au bruit. Ces circuits doivent être caractérisés au moyen de paramètres S en mode mixte (mode différentiel, mode commun et conversion entre les deux modes). De plus, la tendance à la miniaturisation et à l’intégration des dispositifs hyperfréquences conduit à l’utilisation de structures planaires ou coplanaires telles que les lignes micro-ruban ou les lignes coplanaires. La structure coplanaire avec les conducteurs déposés à la surface supérieure du substrat évite de réaliser des trous métallisés, et donc simplifie la fabrication et empêche l’apparition d’éléments parasites. Du point de vue de la métrologie électrique, il est nécessaire d’établir la traçabilité des mesures de paramètres S en mode mixte au Système International d’unités (SI). La méthode d’étalonnage Multimode Thru – Reflect – Line (TRL), dérivée de l’étalonnage TRL couramment utilisée pour les mesures de paramètres S de circuits asymétriques, est bien adaptée à cette problématique. En effet, l’impédance caractéristique, qui définit l’impédance de référence du système de mesure, peut être obtenue à partir des constantes de propagation déterminées lors de la procédure Multimode TRL et des capacités linéiques en DC.Nous présentons la première conception et la réalisation d’un kit d’étalonnage Multimode TRL et d’un kit de vérification à base des lignes coplanaires couplées en configuration « Ground – Signal – Ground – Signal – Ground » sur un substrat de quartz (SiO2) à faibles pertes diélectriques pour des mesures de paramètres S en mode mixte sur wafer de 1 GHz à 40 GHz. Les mesures sont effectuées à l’aide de deux méthodes : l’approche « one-tier » basée sur la procédure d’étalonnage Multimode TRL afin de déterminer et de corriger l’ensemble des erreurs systématiques ou bien l’approche « two-tier » qui fractionne la détermination et la correction des termes d’erreur en deux étapes dont la deuxième est associée à la méthode Multimode TRL. La faisabilité et la validation de ces techniques sont démontrées par des mesures d’éléments de vérification, constitués de lignes (adaptées, désadaptées et déséquilibrées) et d’atténuateurs en T, qui montrent un très bon accord entre les valeurs mesurées et simulées.La propagation des incertitudes est évaluée soit à partir du calcul des dérivées partielles à l’aide de l’outil Metas.Unclib ou bien par simulation numérique basée sur la méthode de Monte Carlo. La précision des mesures de paramètres S sous pointes dépend des sources d’influence attribuées aux mesures et aux imperfections des étalons telles que le bruit et la non-linéarité de l’analyseur de réseaux vectoriel, la stabilité des câbles, la répétabilité des mesures et la sensibilité dans la réalisation des étalons. Faute de temps, nous nous limitons à estimer la propagation d’incertitudes liées à la répétabilité de mesure des étalons et du dispositif sous test (DST) aux valeurs des paramètres S corrigés de la ligne désadaptée. Les résultats montrent que l’approche des dérivées partielles basée sur une approximation de la série de Taylor au premier ordre ne peut pas être utilisée avec précision à cause de l’influence significative de la non-linéarité des fonctions mathématiques de l’algorithme Multimode TRL. La méthode Monte Carlo s’avère alors plus précise bien qu’elle nécessite des temps de calcul très longs
Differential circuits are widely used in the design of high frequency components mainly because of their better noise immunity. These circuits can be characterized using mixed-mode S parameters (differential- and common-mode S-parameters and cross-mode terms). Furthermore, the trend toward miniaturization and integration of microwave devices increases the need for planar or coplanar microwave integrated circuits such as micro-strip lines or coplanar waveguides. The ungrounded coplanar waveguide structure with all the conductors located on the same side of the substrate eliminates the need for via-holes, and thus simplifies manufacturing and prevents the appearance of some parasitic elements. From the viewpoint of electrical metrology, it is necessary to establish the traceability of the mixed-mode S-parameter measurements to the International System of Units (SI). The Multimode Thru-Reflect-Line (TRL) calibration method, derived from the commonly-used TRL calibration for S-parameter measurements of single-ended circuits, is particularly well suited for this purpose as the standards are traceable via dimensional measurements. The characteristic impedance, which defines the reference impedance of the measurement system, can be achieved from the propagation constants determined during the Multimode TRL calibration and the capacitances per unit length of the transmission line.We present the first design and realization of Multimode TRL calibration and verification kits using coupled coplanar lines in the "Ground - Signal - Ground - Signal - Ground" configuration on quartz (SiO2), the low-loss substrate, for on-wafer mixed-mode S-parameter measurements from 1 GHz to 40 GHz. Measurements are performed using two methods: the “one-tier” technique, based on the Multimode TRL calibration procedure, determines and corrects all systematic errors. The “two-tier” approach, in which the Multimode TRL is applied at the second-tier, is applied to measurement data that were partially corrected by the first calibration. The feasibility and the validation of the methods are demonstrated by measurements of matched, mismatched and unbalanced lines and T-attenuators showing good agreement between simulated and measured results.The propagation of uncertainty can be derived by the calculation of partial derivatives using the Metas.Unclib tool or by the numerical approach based on the Monte Carlo technique. The accuracy of on-wafer S-parameter measurements depends on sources of influence attributed to the measurements and to the imperfections of the standards such as the VNA noise and non-linearity, the cable stability, the measurement repeatability, and the sensitivity in calibration standards’ realization. We focus, first and foremost, on the propagation of uncertainties related to the repeatability of the standards and the device under test measurements to the corrected mixed-mode S-parameters of the mismatched line. The results show that the partial derivatives approach based on an approximation of the first-order Taylor series cannot be accurately used due to the significant influences of non-linear functions in the Multimode TRL algorithm. The Monte Carlo method is then more precise although it requires very long computation time

APA, Harvard, Vancouver, ISO, and other styles

14

Kaiser, Andreas. "Conception de filtres continus CMOS micropuissance et leur application dans un système de mesure de déplacement linéaire." Lille 1, 1990. http://www.theses.fr/1990LIL1A001.

Full text

Abstract:

Ce travail présente les techniques de conception pour des filtres analogiques intégrés à très faible consommation en technologie CMOS, en vue de leur utilisation dans des systèmes électroniques alimentés par pile. Les filtres sont basés sur des amplificateurs à transconductance linéarisés et des capacités. Toutes les caractéristiques des circuits sont décrites par des expressions analytiques pour permettre une intégration aisée des techniques développées dans des compilateurs silicium analogiques. L'adaptation de la technique d'analyse petit signal non-linéaire aux circuits CMOS permet une analyse très fine des sources de distorsion dans les filtres continus. Plusieurs réalisations expérimentales, incluant une technique originale d'asservissement de la fréquence de coupure, sont présentées avec les résultats de mesure. L'exemple d'un filtre continu dans un circuit destiné à la mesure de déplacements linéaires, montre l'intérêt des techniques développées dans les applications industrielles.

APA, Harvard, Vancouver, ISO, and other styles

15

Leroy, Damien. "Étude des modes de perturbation et susceptibilité des circuits numériques aux collisions de particules et aux attaques laser." Metz, 2006. http://docnum.univ-lorraine.fr/public/UPV-M/Theses/2006/Leroy.Damien.SMZ0628.pdf.

Full text

Abstract:

Nous confions de plus en plus d'informations confidentielles à nos cartes à puces, comme les codes d'accès à notre banque, ou les clés de démarrage de la voiture. Ces circuits sécuritaires deviennent la cible de personnes malintentionnées qui cherchent à récupérer ces informations à leur profit. Ces attaquants utilisent des techniques de pointe comme la perturbation du fonctionnement des circuits, pour parvenir à leurs fins. Pour répondre aux besoins d'un marché très concurrentiel, les concepteurs doivent se protéger de ces perturbations tout en minimisant les coûts de conception. Ces contraintes imposent un compromis entre coût et efficacité, et justifient des techniques automatiques de conception adaptées. La première partie de ce mémoire est consacrée à l'étude des différentes sources de perturbation d'un circuit intégré, où nous mettons en évidence les similitudes entre une attaque laser et l'impact de particules. Nous montrons ensuite les spécificités de la conception de circuits sécuritaires et les différents types d’attaque à la disposition des pirates. La troisième partie est dédiée à la caractérisation des perturbations. Une méthodologie de conception est proposée et utilisée sur deux circuits, l'un mesurant la durée des perturbations d'un tir laser sur des portes logiques 130nm MOS, l'autre mesurant la sensibilité de portes aux neutrons. Nous finissons par une présentation des résultats obtenus sur le premier circuit après une campagne de tests
More and more sensitive data are stored inside smart cards, like bank account or car access codes. Recently, these security circuits have become a target for hackers who try to abuse these data. To achieve this goal, these attackers use the state of the art technologies like fault injection. To comply with the smart card market requirements, designers have to build protections against these attacks while keeping design costs as low as possible. These constraints should lead to a cost-efficient design and benefit from dedicated automatic protection methodologies. In this thesis we first study radiation sources able to tamper with silicon circuit behavior, and then we reveal similarities between laser attacks and radiation effects on a circuit. Then we show the specificities of secure circuit design and the spectrum of attacks used by hackers. The third part characterizes Single Event Transients (SET). A design methodology is proposed and implemented in two circuits, one dedicated to measuring laser-induced SET duration in logic gates, the other dedicated to measuring gate sensitivity to neutrons. This work concludes the review of results obtained after a laser shooting experiment campaign

APA, Harvard, Vancouver, ISO, and other styles

16

Defrance, Nicolas. "Caractérisation et modélisation de dispositifs de la filière nitrure pour la conception de circuits intégrés de puissance hyperfréquences." Lille 1, 2007. https://pepite-depot.univ-lille.fr/LIBRE/Th_Num/2007/50376-2007-Defrance.pdf.

Full text

Abstract:

Basés sur l'hétérostructure AIGaN/GaN, les composants étudiés dans ce mémoire se voient dotés de propriétés physiques extrêmement attractives: tensions de claquage élevées, densités de puissance importantes. . . L'étude de ces dispositifs particuliers apparaît comme déterminante dans un contexte réclamant des montées en puissance et en fréquence perpétuelles. De même, la conception de systèmes complexes à base de transistors HEMTs AlGaN/GaN implique nécessairement la mise en œuvre de modèles non linéaires suffisamment représentatifs et cohérents. Le premier chapitre décrit les principales propriétés physiques et électriques du semiconducteur GaN. Un bref rappel concernant la caractérisation des transistors, en régimes de fonctionnement petit et grand signal, conclura cette première partie. Le deuxième chapitre se consacre à l'étude des caractéristiques propres aux HEMTs AIGaN/GaN. L'influence de différents types de passivations et traitements de surface sera ainsi exposée. Le développement d'un banc de mesure DC-pulsé permettra, par ailleurs, de déterminer la température de fonctionnement et la résistance thermique des composants testés. Le troisième chapitre expose la procédure suivie en vue d'extraire un modèle non linéaire de transistor, implantable en environnement de CAO. Des comparaisons entre modélisations et expérimentations permettront de valider en tout point les formes analytiques proposées. Le quatrième et dernier chapitre s'argumente autour de la caractérisation d'une nouvelle génération de substrats dits « reportés» tels que le SopSiC ou le SiCopSiC ; nous présentons ainsi diverses méthodologies en vue de la détermination de leurs propriétés électriques.

APA, Harvard, Vancouver, ISO, and other styles

17

Tournier, Eric. "Conception et intégration silicium de circuits et SoC analogiques et numériques micro-ondes appliqués à la synthèse agile de fréquences." Habilitation à diriger des recherches, Université Paul Sabatier - Toulouse III, 2010. http://tel.archives-ouvertes.fr/tel-00629717.

Full text

Abstract:

Cette habilitation à diriger des recherches résume la majeure partie des activités que nous avons menées dans le domaine des systèmes communicants hautes fréquences, et qui nous ont permis d'en explorer l'élément central "synthèse de fréquences", dans ses déclinaisons intégrées sur silicium, véritables lignes directrices de nos travaux. Si la synthèse de fréquences est essentielle, c'est qu'elle permet aux différents standards de communication actuels (WiFi, Bluetooth, ZigBee, ...) et futurs (Wireless-HD, ...) d'exister et de cohabiter, de commuter entre les canaux des différents utilisateurs, et dans certaines techniques d'étalement de spectre, d'assurer des sauts de fréquences ultra rapides. De multiples aspects ont été abordés, dont l'originalité réside dans le croisement des approches analogiques, numériques, mixtes, basses et hautes fréquences, impliquant les niveaux composants, circuits et systèmes, depuis l'optimisation très ciblée de fonctions élémentaires jusqu'à une application de métrologie de bruit de phase totalement atypique car entièrement intégrée et reconfigurable, en passant par la remise en question d'architectures habituelles de synthèse visant à en résoudre certains défauts récurrents. En tout premier lieu, nous avons mené une activité de conception analogique " classique " d'oscillateurs intégrés, que notre participation à un projet européen nous a permis de coupler pour la première fois à des résonateurs à ondes acoustiques de volume (BAW) très sélectifs dans une approche SoC "above-IC" à 5 GHz. Ils ont affiché des performances en bruit de phase à l'état de l'art au moment de leur publication. À côté de cela, nous avons développé des activités autour de la boucle à verrouillage de phase (PLL), fonction complexe standard des synthèses de fréquences. Avec elles, nous avons pu mettre en oeuvre des techniques de conception originales dans la numérisation haute fréquence des fonctions de la boucle, diviseurs, comparateurs phase/fréquence et filt res, ce qui nous a permis de dépasser certaines limitations au regard des technologies standards utilisées, en termes de chemins critiques, de parasites et de fréquences de fonctionnement notamment. En nous intéressant à la numérisation du dernier bloc de la PLL, l'oscillateur contrôlé en tension (VCO), nous nous sommes tournés vers le synthétiseur de fréquences digital direct (DDS). C'est avec cette fonction, dont le domaine d'application se révéla bien plus large que le seul oscillateur numérique (NCO), que nous avons pu apporter les solutions les plus singulières, voire les plus osées, en totale rupture avec les habitudes du domaine basse fréquence dont elle est issue. Nous avons ainsi été les premiers à proposer une architecture basse consommation de plusieurs milliers de transistors et fonctionnant au-delà de la gamme RF (6 GHz) sur une technologie pourtant grand public. Un brevet nous a également permis de mettre en valeur un fonctionnement spécial du DDS, capable de lui faire générer facilement des impulsions ultra-large bande (UWB). Dans une dernière partie, nous avons abordé les systèmes de mesure sur puce, et en particulier la mesure intégrée de bruit de phase, paramètre dont la minimisation est essentielle à la qualité des systèmes communicants. Nous avons montré qu'il était possible de concevoir sur une technologie courante des fonctions analogiques d'instrumentation dont la contribution minime en bruit a pu permettre la création d'un banc de mesure de bruit de phase reconfigurable totalement intégré. Les déclinaisons de ce banc, décrites dans un brevet, le rendent capable aussi bien de mesurer le bruit de phase de sources de fréquences que celui résiduel de quadripôles. Nul doute que les micro et nano systèmes hétérogènes multiphysiques du futur sauront tirer bénéfice de tels bancs de mesure miniatures intégrés, autorisant un traitement du signal des plus fidèle car effectué "au plus proche" des différents capteurs à interroger. Notre contribution s' est toujours voulue volontairement appliquée, en gardant à l'esprit certaines notions élémentaires telles que le coût et la consommation raisonnés des techniques et technologies mises en oeuvre, que la quête de l'innovation et de l'excellence doit malgré tout motiver, mais que le Graal de la performance ultime peut facilement faire oublier.

APA, Harvard, Vancouver, ISO, and other styles

18

Goral, Benoit. "Technique et Méthodologie de Conception du Réseau de Distribution d'Alimentation d'une Carte Electronique Rapide à Haute Densité d'Interconnexion." Thesis, Université Paris-Saclay (ComUE), 2017. http://www.theses.fr/2017SACLN037/document.

Full text

Abstract:

Les contraintes économiques actuelles amènent les entreprises d'électronique non seulement à innover à un rythme très soutenu mais aussi à réduire le cycle de conception des nouveaux produits. Afin de rester compétitives, ces entreprises doivent proposer régulièrement de nouveaux produits comportant de nouvelles fonctionnalités, ou améliorant les performances des produits de la génération précédente. Les progrès réalisés peuvent être quantifiés par exemple en terme de vitesse de fonctionnement, encombrement, autonomie et consommation d'énergie. La conception des cartes électroniques incluant ces contraintes est alors délicate. En effet, l'intégration de nouvelles fonctions tout comme la miniaturisation des produits entraînent une densification du circuit imprimé. Le nombre de couches utilisé augmente, l'isolement entre les signaux diminue, l'utilisation de circuits intégrés comportant différentes fonctions comme les SOC ou les SIP entraîne une multiplication du nombre de potentiels d'alimentation. L'augmentation des performances des systèmes impliquent une élévation du taux de débits de données circulant au sein du circuit imprimé et par conséquent l'augmentation des fréquences d'horloge et des signaux. Ces contraintes entraînent l'apparition de problèmes de compatibilité électromagnétique, d'intégrité du signal et d'intégrité de puissance. Il est alors nécessaire de limiter les risques de dysfonctionnement de la carte par une maîtrise des phénomènes qui se produisent d'une part par une analyse de dimensionnement précise afin d'éliminer ou de réduire les problèmes au plus tôt dans la phase de conception et d'autre part en effectuant des simulations de validation une fois la carte terminée. Cette thèse proposée par la société Thales Communications and Security en collaboration avec le laboratoire des Systèmes et Applications des Technologies de l'Information et de l’Énergie (SATIE) de l’École Normale Supérieure de Cachan dans le cadre d'une Convention Industrielle de Formation par la REcherche (CIFRE) a pour but le développement d'une méthodologie d'analyse et de conception du réseau du distribution d'énergie de cartes numériques complexes dans le but de garantir leur fonctionnement sans, ou en réduisant le nombre d'itérations de prototypage. L'introduction au contexte, une description du système étudié et des phénomènes physiques régissant son fonctionnement ainsi qu'un état de l'art des techniques d'analyse d'intégrité de puissance constituent le premier chapitre de ce mémoire. La présentation du véhicule de test, support de tous les résultats de mesure, conçu durant la deuxième année de thèse est l'objet du second chapitre. Ce chapitre dénombre et décrit l'ensemble des scenarii et des réalisations créés pour la mesure des phénomènes propres à l'intégrité de puissance et la corrélation de résultats de simulation avec ceux obtenus en mesure. Dans une troisième partie, les techniques de modélisations de chaque élément constituant le réseau de distribution d'énergie sont décrites. Afin de démontrer la validité des modèles utilisés, les résultats de simulation obtenus pour chaque élément ont été confrontés à des résultats de mesure. Le quatrième chapitre présente la méthodologie de conception et d'analyse de la stabilité des alimentations développée suite aux résultats obtenus des différentes techniques de modélisation. Les outils utilisés sont précisément décrits et les résultats de simulation confrontés à ceux de mesure du système complet du véhicule de test. Dans le chapitre 5, l'intérêt de la modélisation des réseaux de distribution d'énergie sera étendu aux études d'intégrité du signal en démontrant comment son inclusion aux simulations permet d'obtenir, lors de la mise en œuvre de co-simulations, des résultats de simulation plus proches de la réalité. Enfin, la dernière partie de ce document synthétise les travaux de la thèse, porte un regard critique et propose quelques perspectives de travaux futurs
Today's economical context leads electronics and high-tech corporations not only to innovate with a sustained rhythm but also to reduce the design cycle of new products. In order to remain competitive, these corporations must release regularly new products with new functionalities or enhancing performances of the last generation of this product. The enhancement from one generation of the product to the other can be quantified by the speed of execution of a task, the package size or form factor, the battery life and power consumption.The design methodology following these constraints is thus very tough. Indeed, integration of new functionalities as miniaturization of products imply a densification of the printed circuit board. The number of layer in the stack up is increased, isolation between nets is reduced, the use of integrated circuits embedding different functions as SOC or SIP implies a multiplication of the number of voltages. Moreover the increase of circuit performances implies a increasing data rate exchanged between component of the same printed circuit board and occasioning a widening of the reference clock and signal frequency spectrum. These design constraints are the root cause of the apparition of electromagnetic compatibility, signal integrity and power integrity issues. Failure risks must then be limited by fully understanding phenomenon occurring on the board by, on one side, realizing a precise dimensioning pre layout analysis aiming the elimination or reduction of the issues at the beginning of the design cycle, and on the other side, validating the layout by post layout simulation once the printed circuit board routed.This study proposed by Thales Communication and Security in collaboration with public research laboratory SATIE (System and Application of Energy and Information Technologies) of Ecole Normale Supérieure de Cachan within a industrial convention for development through research aims to develop a design methodology for power delivery network of digital printed circuit board with the goal of ensuring good behavior without or by reducing the number of prototypes.The first chapter of this manuscript include an introduction to the context of the study, a precise description of the studied system and the physical phenomenon ruling its behavior, and finally a state of the art of the power integrity technique analysis. A presentation of the test vehicle, designed during the work and support of all measurement results will constitute the focus of second chapter. This chapter presents and describes all the scenarios and implementations created for the observation and measurement of Power Integrity phenomenon and realise measurement-simulation results correlation. In a third part, modeling techniques of each element of the Power Delivery Network are described. The validity of the models is proven by correlating simulation results of each element with measurement results. The fourth chapter presents the analysis and design methodology developed from the results of the different modeling techniques presented in the previous chapter. Simulation tools and their configuration are precisely described and simulation results are compared with measurement results obtained on the test vehicle for the whole system. In the fifth chapter, the interest of power delivery network model will be extended to signal integrity analysis demonstrating how including this model allows to obtain simulation results closer from measurement results by running Signal Integrity Power aware simulation. Finally, the last part of this document synthetizes the work realized and presented in this document, takes a critical look on it and proposes future works and orientations to extend knowledges and understanding of Power Integrity Phenomenon

APA, Harvard, Vancouver, ISO, and other styles

19

Vũ, Văn Yêm. "Conception et réalisation d'un sondeur de canal multi-capteur utilisant les corrélateurs cinq-ports pour la mesure de propagation à l'intérieur des bâtiments /." Paris : École nationale supérieure des télécommunications, 2006. http://catalogue.bnf.fr/ark:/12148/cb40208331v.

Full text

APA, Harvard, Vancouver, ISO, and other styles

20

Lucas, de Peslouan Pierre-Olivier. "Conception orientée délai : étude, développement et réalisation d’une boucle à verrouillage de phase large bande stabilisée par une boucle à verrouillage de délai." Thesis, Bordeaux 1, 2011. http://www.theses.fr/2011BOR14265/document.

Full text

Abstract:

L’explosion du marché des télécommunications a donné lieu, lors de ces dernières années, à la multiplication des standards de radiocommunication. De nos jours, l’ensemble de ces moyens de communication utilisés pour le transfert de voix et de données doit être intégré dans les terminaux mobiles. Cependant, cette tendance s’oppose aux contraintes de faible coût qui tendent à diminuer la taille de l’électronique embarquée dans un terminal mobile, mais aussi aux contraintes de diminution de la consommation pour une plus grande autonomie des objets sans fils. C’est donc autour de ces verrous technologiques et techniques que se concentre une part importante des efforts de « R&D » aujourd’hui. Ainsi, l’objectif des travaux présentés repose sur la recherche et le développement d'une architecture contribuant à l’amélioration des performances du bloc central de la chaîne d’émission/réception : l'oscillateur local.L’architecture innovante de synthétiseur de fréquence multistandard réalisée est fondée sur le principe de « conception orientée délai » (DOD - Delay Oriented Design). Une nouvelle technique de stabilisation, issue de la superposition d’une boucle à verrouillage de délai et de phase, est proposée afin d’élargir la bande passante.De l’étude système à la mesure en passant par l’étude comportementale et la réalisation du circuit, les différentes étapes de conception de ce système fractionnaire sont présentées. Les simulations et les mesures ont démontré la capacité du synthétiseur à couvrir une bande comprise entre 1,6 et 3,5GHz avec un signal de référence à 500MHz, mais aussi à stabiliser une architecture très large bande
The explosion of the wireless communication market is largely responsible of the expansion for RF communication standards for voice and data. Nowadays, each one of them must be integrated in one mobile terminal.However, this trend is opposed to the constraints of low cost, which tend to reduce the size of the electronics in a mobile terminal, but also the constraints of reduced consumption for greater autonomy for wireless systems. It is then around these technological and technical barriers that focus an important part of efforts to « R & D » today. Thus, the objective of the work presented is based on research and development of an architecture that contributes to improve the performances of the central block of transceivers: the local oscillator.The innovative architecture of multistandard synthesizer realized is based on the principle of Delay Oriented Design (DOD). A new technique of stabilization, based on the superposition of a delay and a phase locked loop, is proposed to expand the bandwidth. From study system to measurements through the behavioral comportment and implementation of the circuit, the various stages when designing an RF system are presented. Simulations and measurements have demonstrated the ability of the synthesizer to cover a frequency band between 1.6 and 3.5 GHz with a reference signal at 500MHz, but also to stabilize a broadband architecture

APA, Harvard, Vancouver, ISO, and other styles

21

Chauvel, Dominique. "Mise en oeuvre de techniques de mesures cryogéniques pour la caractérisation hyperfréquences de circuits supraconducteurs à haute Tc : Application aux résonateurs planaires et conception d'oscillateurs à transistors HEMT refroidis." Lille 1, 1993. http://www.theses.fr/1993LIL10173.

Full text

APA, Harvard, Vancouver, ISO, and other styles

22

Skika, Abdelali. "Conception et caracterisation des circuits micro-ondes a base de supraconducteur a haut t c : mesure de l'impedance caracteristique mesure de l'impedance de surface." Paris 6, 1999. http://www.theses.fr/1999PA066649.

Full text

Abstract:

Dans le but de mesurer l'impedance caracteristique des lignes supraconductrices microruban, nous avons mis au point une methode simple capable de faire cette mesure a basse temperature. La technique utilisee est basee sur la discontinuite entre les lignes de transmission et des connecteurs, elle permet, a partir de l'impedance totale ramenee dans le plan de mesure d'en deduire l'impedance caracteristique des lignes de transmission. Cependant, cette methode-ci s'est averee inefficace pour des lignes dont l'impedance caracteristique est voisine de 50. Dans ce cas particulier, nous avons mis en resonance la ligne sans modifier sa configuration initiale. En plus de l'impedance caracteristique, cette derniere methode nous a permis d'obtenir l'impedance de surface en fonction de la temperature et de la frequence. Nous avons pu ainsi demontrer la validite du modele de ma et wolff. En utilisant des lignes de transmission, nous avons concu, modelise et teste un coupleur en technologie microruban, realise en ybacuo/mgo. La simulation a ete effectuee a la fois par pspice et par une modelisation en termes de parametre s i j. L'accord entre le resultat experimental et la simulation est tres bon puisqu'une precision meilleure que 25 mhz a ete obtenue sur une bande de 10 ghz. L'etude en fonction de la temperature et de la frequence de ce coupleur nous a permis de determiner la longueur de penetration du champ dans la couche supraconductrice.

APA, Harvard, Vancouver, ISO, and other styles

23

Lelong, Lionel. "Architecture SoC-FPGA pour la mesure temps réel par traitement d'images. Conception d'un système embarqué : imageur CMOS et circuit logique programmable." Saint-Etienne, 2005. http://www.theses.fr/2005STET4008.

Full text

Abstract:

La méthode de mesures par PIV (Particle Image Velocimetry) est une technique pour mesurer un champ de vitesse de manière non intrusive et multipoints. Cette technique utilise l'algorithme de corrélation entre deux images consécutives pour déterminer les vecteurs vitesse. La quantité de calcul requis par cette méthode limite son usage à des traitements en temps différé sur ordinateur. Les performances des ordinateurs demeurent insuffisantes pour ce type d'applications sous contrainte temps réel sur des cadences de données élevés. Au vu de ces besoins, la définition et la conception d'architectures dédiées semblent être une solution adéquate pour atteindre le temps réel. L'évolution des niveaux d'intégration permet le développement des structures dédiées au traitement d'images en temps réel à bas prix. Dans ce travail de thèse, nous nous sommes intéressés à la conception d'une architecture de type SoC (System on-Chip) dédiée aux mesures de paramètres physiques par traitement d'images en temps réel. C'est une architecture hiérarchique et modulaire dédiée à des applications de type flot de données d'entrée dominant. Cette description hiérarchique permet la modification du nombre et/ou de la nature de ces éléments sans modifier profondément l'architecture. Pour le calcul d'une mesure, il faut 267 µs avec un FPGA à 50 MHz. Pour estimer les performances du système, un imageur CMOS a été connecté directement au FPGA. Les avantages de ce prototype sont de réduire au minimum le mouvement de grands ensembles de données ainsi que la latence en commençant à traiter des données avant leur complète acquisition
The measurements method by PIV (Particle Image Velocimetry) is a technique to measure a motion vector field in a non-intrusive way and multi points. This technique uses the cross-correlation algorithm between two images to estimate the motion. The computation quantity required by this method limits its use to off-line processing with computer. The computers performances remain insufficient for this type of applications under constraint real time on high data rates. Within sight of these specific needs, the definition and the design of dedicated architectures seem to be an adequate solution to reach significant performances. The evolution of the integration levels allows the development of structures dedicated to image processing in real time at low prices. We propose a hardware implementation of cross-correlation algorithm adapted to internal architecture of FPGA with an aim of obtaining the real time PIV. In this thesis, we were interested in the architecture design of System on-a-Chip dedicated to physical measurements of parameters by real time image processing. This is a hierarchical and modular architecture dedicated to applications of “Dominant input data flow”. This hierarchical description allows a modification of number and/or nature of elements without architecture modifications. For one measurement computation, it needs 267 µs with a FPGA at the frequency of 50 MHz. To estimate the system performances, a CMOS image sensor was connected directly to the FPGA. That makes it possible to carry out a compact, dedicated and easily reuse system. An architecture made up of 5 computation modules allows satisfying the constraint of real time processing with this prototype

APA, Harvard, Vancouver, ISO, and other styles

24

Vũ, Văn Yem. "Conception et réalisation d'un sondeur de canal multi-capteur utilisant les corrélateurs "cinq-ports" pour la mesure de propagation à l'intérieur des bâtiments." Paris, ENST, 2005. http://www.theses.fr/2005ENST0052.

Full text

Abstract:

Le corrélateur cinq-port en technologie micro ruban composé d'un anneau à cinq branches et de trois détecteurs de puissance permet de calculer précisément le rapport complexe entre deux signaux hyperfréquences à partir des tensions mesurées aux trois sorties et d'un traitement numérique associé. Le cinq-port a un faible coût de réalisation et s'avère être moins sensible aux désappariements de phase et d'amplitude. De plus, il peut fonctionner dans une bande de fréquence large. Nous proposons dans ce travail un sondeur de canal multi-capteur utilisant les corrélateurs cinq-ports pour la mesure de propagation à l'intérieur des bâtiments. Ce sondeur; composé d'un réseau de 8 antennes quasi-Yagi et d'un réseau de 8 cinq-ports en réception; permet de mesurer à la fois les retards de propagation et les directions d'arrivée (DDAs) en azimut et en élévation des trajets multiples. La différence de phase des signaux captés par les antennes permet de calculer les DDAs et les retards de propagation sont estimés à partir de la différence de phase des signaux mesurés à deux fréquences consécutives dans chaque cinq-port dans la bande 2. 3 GHz à 2. 5 GHz avec un pas de 4 MHz. L'algorithme MUSIC (Multiple Signal Classification) associé à un lissage spatial est utilisé pour l'estimation des directions d'arrivée et des retards de propagation. Les résultats de simulation et de mesure montrent que nous pouvons estimer un nombre de sources supérieur au nombre d'antennes. Ce sondeur de canal a un faible coût de réalisation et permet d'effectuer l'acquisition à un instant donné et en une seule fois de l'ensemble des mesures dans un plan donné
The five-port correlator in microstrip technology consists of a ring with 5 arms and three diode power detectors. The ratio of two waves (Radio Frequency and Local Oscillator) is determined as a linear combination of the power levels measured at the five -port's outputs. Advantages of using five-port are its low-cost, its less sensibility to phase and amplitude imbalances and its operation in a wide frequency band. We propose a spatio-temporal channel sounder that consists of an 8 quasi-Yagi antenna elements and of 8 five-ports at reception The channel sounder designed for indoor propagation measurements follows us to measure time delay (TOA: Time Of Arrival) and Direction Of Arrival (DOA) in azimuth and in elevation of multi-path signals simultaneously. The DOA is estimated by measuring the phase difference of signals picked up by an antenna array and the estimation of TOA is based on the phase difference measured at two successive frequencies in the band from 2. 3 GHz to 2. 5 GHz with frequency step of 4 MHz at one five-port. The high resolution algorithm MUSIC (Multiple Signal Classification) associated with spatial smoothing pre-processing is used for TOA and DOA estimation. The simulation and measurement results show that we can estimate a number of signals bigger than the number of antenna elements. The proposed channel sounder has a low-cost and the measurement is performed simultaneously

APA, Harvard, Vancouver, ISO, and other styles

25

Gomina, Kamil. "Méthodologie et développement de solutions pour la sécurisation des circuits numériques face aux attaques en tensions." Thesis, Saint-Etienne, EMSE, 2014. http://www.theses.fr/2014EMSE0751.

Full text

Abstract:

Les applications grand public comme la téléphonie mobile ou les cartes bancaires manipulent des données confidentielles. A ce titre, les circuits qui les composent font de plus en plus l'objet d'attaques qui présentent des menaces pour la sécurité des données. Les concepteurs de systèmes sur puce (SoC) doivent donc proposer des solutions sécurisées, tout en limitant le coût et la complexité globale des applications. L’analyse des attaques existantes sur les circuits numériques nous a orienté vers celles se basant sur la tension d'alimentation, dans des nœuds technologiques avancés.Dans un premier temps, nous avons déterminé la signature électrique d’un circuit en phase de conception. Pour cela, un modèle électrique a été proposé, prenant en compte la consommation en courant et la capacité de la grille d'alimentation. L'extraction de ces paramètres ainsi que l'évaluation du modèle sont présentées. L’utilisation de ce modèle a permis de mesurer la vulnérabilité d’un circuit mais aussi d’évaluer quantitativement des contremesures, notamment celle utilisant des capacités de découplage. Ensuite, l’étude se consacre à l’injection de fautes par impulsions de tension d’alimentation. Les mécanismes d’injection de fautes sur des circuits numériques ont été étudiés. Dès lors, des solutions de détection d’attaques ont été proposées et évaluées à la fois en simulation et par des tests électriques sur circuit. Les résultats ont permis de confirmer les analyses théoriques et la méthodologie utilisée.Ce travail a ainsi montré la faisabilité de solutions à bas coût contre les attaques actives et passives en tension, utilisables dans le cadre d’un développement industriel de produits
General use products as mobile phones or smartcards manipulate confidential data. As such, the circuits composing them are more and more prone to physical attacks, which involve a threat for their security. As a result, SoC designers have to develop efficient countermeasures without increasing overall cost and complexity of the final application. The analysis of existing attacks on digital circuits leads to consider power attacks, in advanced technology nodes.First of all, the power signature of a circuit was determined at design time. To do so, an electrical model was suggested based on the current consumption and the overall power grid capacitance. The methodology to extract these parameters, as well as the evaluation of the model are presented. This model allows designers to anticipate information leakage at design time and to quantify the protection of countermeasures, as the use of integrated decoupling capacitors. Then, the study was dedicated to power glitch attacks. The different fault injection mechanisms were analyzed in details. From then on, a set of detection circuits were suggested and evaluated at design time and on silicon by electrical tests. Both the theoretical analysis and the given methodology were confirmed by the test campaigns.This work demonstrated that the design of low-cost solutions against passive and active power attacks can be achieved, and used in a large scale product development

APA, Harvard, Vancouver, ISO, and other styles

26

Joaquim, da Rolt Jean. "Testabilité versus Sécurité : Nouvelles attaques par chaîne de scan & contremesures." Thesis, Montpellier 2, 2012. http://www.theses.fr/2012MON20168.

Full text

Abstract:

Dans cette thèse, nous analysons les vulnérabilités introduites par les infrastructures de test, comme les chaines de scan, utilisées dans les circuits intégrés digitaux dédiés à la cryptographie sur la sécurité d'un système. Nous développons de nouvelles attaques utilisant ces infrastructures et proposons des contre-mesures efficaces. L'insertion des chaînes de scan est la technique la plus utilisée pour assurer la testabilité des circuits numériques car elle permet d'obtenir d'excellents taux de couverture de fautes. Toutefois, pour les circuits intégrés à vocation cryptographique, les chaînes de scan peuvent être utilisées comme une porte dérobée pour accéder à des données secrètes, devenant ainsi une menace pour la sécurité de ces données. Nous commençons par décrire une série de nouvelles attaques qui exploitent les fuites d'informations sur des structures avancées de conception en vue du test telles que le compacteur de réponses, le masquage de valeur inconnues ou le scan partiel, par exemple. Au travers des attaques que nous proposons, nous montrons que ces structures ne protégent en rien les circuits à l'inverse de ce que certains travaux antérieurs ont prétendu. En ce qui concerne les contre-mesures, nous proposons trois nouvelles solutions. La première consiste à déplacer la comparaison entre réponses aux stimuli de test et réponses attenduesde l'équipement de test automatique vers le circuit lui-même. Cette solution entraine un surcoût de silicium négligeable, n'aucun impact sur la couverture de fautes. La deuxième contre-mesure viseà protéger le circuit contre tout accès non autorisé, par exemple au mode test du circuit, et d'assurer l'authentification du circuit. A cet effet, l'authentification mutuelle utilisant le protocole de Schnorr basé sur les courbes elliptiques est mis en oeuvre. Enfin, nous montronsque les contre-mesures algorithmiques agissant contre l'analyse différentielle peuvent être également utilisées pour se prémunir contre les attaques par chaine de scan. Parmi celles-ci on citera en particulier le masquage de point et le masquage de scalaire
In this thesis, we firstly analyze the vulnerabilities induced by test infrastructures onto embedded secrecy in digital integrated circuits dedicated to cryptography. Then we propose new scan-based attacks and effective countermeasures. Scan chains insertion is the most used technique to ensure the testability of digital cores, providing high-fault coverage. However, for ICs dealing with secret information, scan chains can be used as back doors for accessing secret data, thus becominga threat to device's security. We start by describing a series of new attacks that exploit information leakage out of advanced Design-for-Testability structures such as response compaction, X-Masking and partial scan. Conversely to some previous works that proposed that these structures are immune to scan-based attacks, we show that our new attacks can reveal secret information that is embedded inside the chip boundaries. Regarding the countermeasures, we propose three new solutions. The first one moves the comparison between test responses and expected responses from the AutomaticTest Equipment to the chip. This solution has a negligible area overhead, no effect on fault coverage. The second countermeasure aims to protect the circuit against unauthorized access, for instance to the test mode, and also ensure the authentication of the circuit. For thatpurpose, mutual-authentication using Schnorr protocol on Elliptic Curves is implemented. As the last countermeasure, we propose that Differential Analysis Attacks algorithm-level countermeasures, suchas point-blinding and scalar-blinding can be reused to protect the circuit against scan-based attacks

APA, Harvard, Vancouver, ISO, and other styles

27

Margueron, Xavier. "Élaboration sans prototypage du circuit équivalent de transformateurs de type planar." Université Joseph Fourier (Grenoble), 2006. http://www.theses.fr/2006GRE10168.

Full text

Abstract:

La technologie planar est très intéressante pour les transformateurs utilisés dans les équipements aéronautiques car elle mène à des composants minces et utilisables dans des espaces confinés. Malheureusement, le dimensionnement des transformateurs de ce type, lorsqu'ils fonctionnent au-delà de 100 kHz, est un travail aléatoire car les règles et les outils de conception ne sont pas les mêmes que pour un transformateur bobiné classique. Au long de ce mémoire, on apprend à représenter ces composants par un circuit équivalent et à identifier ce circuit équivalent par des mesures d'impédances. Compte tenu du grand nombre de paramètres ajustables, l'optimisation d'un tel transformateur serait compromise s'il fallait compter sur des simulations à éléments finis pour déduire les éléments du circuit équivalent. C'est pourquoi nous essayons de déduire, par des moyens analytiques, les éléments de ce circuit en partant des caractéristiques physiques et géométriques du composant. Le but est atteint pour tous les éléments du transformateur de fuites obtenus à l'aide d'un calcul original exploitant les formules de la méthode PEEC. Nous étudions ensuite les problèmes posés par la mise en parallèle de spires, inévitable lorsqu'on veut faire circuler des centaines d'Ampères. Une approche analytique simple s'avère alors très efficace et, grâce à elle, la meilleure disposition des spires peut être recherchée à l'aide d'un logiciel de simulation de circuits de type PSpice. Enfin, diverses solutions sont envisagées et testées par simulation fem pour réduire les pertes par courants induits dans les transformateurs et dans les conducteurs méplats. Le développement multipolaire du champ magnétique est largement mis à contribution pour mener ces études
Planar technology is very interesting for transformer used in aeronautical equipment because components are very thin so they can be used into small space. Unfortunately, dimensioning such transformers, when they work at frequencies upper than 100 KHz, is a difficult work because rules and tools conception are not the same as in standard winding transformers. In this thesis, transformers are represented by equivalent circuits and they are identified by impedance measurements. Due to the high number of circuit parameters, optimization of such component will be compromised if parameters computations were based on fem simulations. That is why we have focused this work on analytical computation. The goal is to deduce equivalent circuit parameters with analytical calculation based on physic and geometric caracterisitics. For example, each element of the static leakeage transformer can be deduced using PEEC formulas. Then, problems due to parallel windings, which always appear when transformer current are close to hundred Amperes, are studied. A simple analytical calculation based on one dimensional propagation enable to realize equivalent circuit and Pspice simulations in order to find quickly the best arrangement of windings conductors. In the last part, copper losses in transformers and also in rectangular conductors are studied. Solutions are tested by fem simulations in order to reduce eddy current losses. Multipolar development is finally used for optimizing these losses

APA, Harvard, Vancouver, ISO, and other styles

28

Chambon, Cédric. "Etude du bruit électrique dans les dispositifs fonctionnant en régime non linéaire. Application à la conception d'amplificateurs micro-ondes faible bruit." Phd thesis, Université Paul Sabatier - Toulouse III, 2007. http://tel.archives-ouvertes.fr/tel-00206284.

Full text

Abstract:

Le travail présenté dans cette thèse est centré sur l'étude du bruit hyperfréquence lorsque les composants et circuits actifs sont soumis à de forts signaux. Ceci peut être le cas des amplificateurs faible bruit utilisés dans les récepteurs large bande qui seront désensibilisés. Les mélangeurs et les oscillateurs sont aussi à considérer. La première partie de cette thèse est consacrée à la présentation d'un modèle comportemental permettant de prévoir notamment l'interaction entre un signal sinusoïdal et un bruit blanc. Le modèle théorique est confronté avec des mesures effectuées pour différentes conditions de fonctionnement et l'accord obtenu est satisfaisant. Plusieurs amplificateurs sont ainsi comparés et le modèle comportemental est utilisé pour étudier leur bruit propre. La seconde partie aborde les techniques de mesure développées au cours de nos travaux pour mesurer le facteur de bruit et les paramètres de bruit de dispositifs micro-ondes en présence d'un fort signal. Nous proposons ensuite une méthode originale permettant de déterminer les quatre paramètres de bruit de transistors et d'amplificateurs fonctionnant en régime non-linéaire. Les résultats obtenus sont comparés de manière indirecte avec des mesures de bruit de phase résiduel. La dernière partie concerne la conception d'amplificateurs faible bruit en régime de fonctionnement non-linéaire. Différents transistors bipolaires sur silicium ont ainsi été caractérisés et un facteur de mérite a été trouvé de manière à choisir le meilleur composant en terme de facteur de bruit et de linéarité. Finalement les résultats de simulation démontrent l'intérêt de concevoir des circuits faible bruit qui fonctionnent en régime fortement non-linéaire.

APA, Harvard, Vancouver, ISO, and other styles

29

Haboubi, Walid. "Développements de circuits Rectennae bi-polarisation, bi-bande pour la récupération et conversion d’énergie électromagnétique à faible niveau." Thesis, Paris Est, 2014. http://www.theses.fr/2014PEST1089/document.

Full text

Abstract:

L'amélioration de l'autonomie énergétique des systèmes communicants constitue aujourd'hui une des préoccupations majeures pour leur déploiement massif dans notre environnement. On souhaite rendre complètement autonome ces dispositifs électroniques (on pense entre autres aux capteurs et réseaux de capteurs) en s'affranchissant des sources d'énergie embarquées qui nécessitent des opérations de remplacement ou de recharge périodiques. Parmi les sources d'énergie disponibles qui peuvent être exploitées, on trouve les ondes électromagnétiques. Le dispositif qui permet de capter cette énergie et la convertir en puissance continue utile est dénommé Rectenna (Rectifying antenna) qui associe une antenne de captation à un circuit de rectification à base de diodes. Les rectennae ont fait l'objet d'un nombre important de communications dans la littérature ces dernières années avec pour fil conducteur, la recherche de performances optimales compte tenu de l'atténuation des ondes électromagnétiques et des faibles niveaux de champ récupérés. C'est dans ce contexte que s'est déroulé ce travail de thèse dont le financement a été assuré par un contrat ANR (REC-EM).Dans ce travail, on s'est attaché à développer, à concevoir et à caractériser expérimentalement des structures planaires qui présentent des propriétés intéressantes :- En terme de polarisations orthogonales, ceci de façon à s'affranchir de l'orientation arbitraire de l'onde incidente à la rectenna. Une rectenna à double polarisation circulaire à 2.45 GHz et à double accès sera réalisée pour, de plus, s'affranchir de la perte de 3 dB lorsque l'onde récupérée est à polarisation linéaire à orientation arbitraire.- En termes de résonances multiples, ceci pour augmenter le niveau de puissance récupérée par l'antenne et optimiser la puissance continue convertie. Une rectenna à double fréquence (1.8 et 2.45 GHz) et à accès unique sera conçue ainsi qu'une rectenna constituée d'un réseau de deux antennes double fréquence.- En terme de réduction de taille en s'affranchissant de l'utilisation du filtre HF entre l'antenne et le circuit de conversion ceci pour l'ensemble des structures rectennae développées dans ce travail. Dans tous les cas, il sera nécessaire de développer le circuit de rectification le plus adapté à la topologie de l'antenne de captation et évaluer la technique de recombinaison optimale coté DC pour s'affranchir au mieux des déséquilibres qui peuvent apparaître entre les voies d'accès de l'antenne. Pour contenir les dimensions de la structure globale, des circuits mono diode seront dimensionnés et réalisés pour chacune des structures. Enfin, on exploitera l'antenne à double polarisation circulaire double accès, dont on cherchera à diminuer les dimensions, pour alimenter un capteur de température à affichage LCD. Pour augmenter le niveau de tension nécessaire au fonctionnement du capteur, nous associerons entre la rectenna et le capteur un convertisseur DC-DC. Il s'agit, dans ce cas, d'un dispositif de gestion d'énergie adapté pour les faibles puissances. Deux convertisseurs seront employés dont celui développé par les laboratoires Ampère de l'Ecole Centrale de Lyon et SATIE à l'ENS Cachan. Ce convertisseur a fait l'objet d'une thèse également financée par l'ANR dans le cadre de ce contrat REC-EM
Improving energy autonomy of communication systems constitutes one of the major concerns for their massive deployment in our environment. We want to make these electronic devices (sensors and sensor networks) completely autonomous, avoiding the embedded energy sources that require replacement operations or periodic charging. Among the available energy sources that can be harvested, there are electromagnetic waves. The device that can capture this energy and convert it into useful DC power is called Rectenna (Rectifying antenna), combining antenna with diode-based rectifier. In recent few years, rectennas have reached a significant number of papers in the literature. The main challenge consists in improving performances in term of efficiency, in an attempt to overcome the electromagnetic wave attenuation and the low available field level. According to this context, this PhD work supported by the ANR project REC-EM has taken place. In this study, we have developed, designed and characterized planar structures that have interesting properties:- In term of orthogonal polarizations, so energy harvesting becomes feasable regardless the arbitrary orientation of the incident wave on the rectenna. A dual-circularly polarized rectenna at 2.45 GHz with dual-access will be set up to overcome the 3 dB power loss in the case of linearly-polarized incident wave with unknown orientation.- In term of multiple resonances, so the amount of total RF power collected by the antenna can be increased and consequently the converted DC power level can also be improved. A dual-frequency rectenna (1.8 and 2.45 GHz) with single access will be designed, as well as a rectenna based upon a dual-frequency antenna array.- In term of size compactness by avoiding the use of the HF filter between the antenna and the rectifier for all developed rectenna structures during this work. In all cases, it will be necessary to define the most suitable rectifier topology to each antenna and select, if it is appropriated, the optimum DC recombination technique to overcome the effects of RF power imbalance that may occur between the different antenna accesses. Besides, single-diode circuits will be designed and fulfilled for each structure. Finally, we will miniaturize the dual-circularly polarized dual-access antenna, and exploit it to power a LCD display temperature sensor. To enhance the DC voltage level required to activate the sensor, a DC-DC converter is inserted between the rectenna and the sensor. Such energy management device should be able to operate under low delivered DC power. Two converters will be used. The first one is developed by Ampere Lab at Ecole Centrale de Lyon and SATIE Lab at ENS Cachan. This converter was the subject of another dissertation also supported by the ANR under the REC-EM project

APA, Harvard, Vancouver, ISO, and other styles

30

Majek, Cédric. "CONTRIBUTION A L'ETUDE D'UN SYNTHETISEUR DE FREQUENCE POUR OBJETS COMMUNICANTS MULTISTANDARDS EN TECHNOLOGIE CMOS SOI." Phd thesis, Université Sciences et Technologies - Bordeaux I, 2006. http://tel.archives-ouvertes.fr/tel-00188659.

Full text

Abstract:

Ces travaux portent sur l'étude et la réalisation d'un synthétiseur de fréquence pour objets communicants multistandards. A partir d'une horloge de référence de 50 MHz, le circuit fournit deux signaux de sortie en quadrature de phase dont la plage de fréquences de travail varie de manière continue entre 900 MHz et 5,8 GHz. Il est construit à partir d'une architecture originale de boucle à verrouillage de délai reprogrammable dite factorisée. Le flot de conception adopté suit une méthodologie de type descendante. Aussi la première étape est-elle la détermination de l'architecture en ayant recours à une étude comportementale. Cette dernière se réalise au moyen du langage VHDL-AMS et du logiciel ADVanceMS de Mentor Graphics. Puis, vient alors la phase de conception qui s'effectue à partir du logiciel Cadence et du simulateur SpectreRF. Celle-ci conduit à la réalisation de deux versions du système qui diffèrent dans la technique utilisée pour générer la quadrature de phase. L'une génère celle-ci de manière indirecte en divisant par deux la fréquence du signal synthétisé, l'autre crée le déphasage directement au niveau de sa ligne de retard. Ces circuits sont réalisés à l'aide des technologies 130nm CMOS SOI et BULK de STMicroelectronics. La dernière étape consiste donc en la caractérisation de ces circuits par des mesures temporelles et fréquentielles. Celles-ci permettent, d'une part de valider la fonctionnalité de l'architecture présentée dans ces travaux, d'autre part de confirmer l'apport de la technologie SOI pour les circuits radiofréquences en termes d'augmentation de la fréquence de fonctionnement de ces derniers et de diminution de leur consommation.

APA, Harvard, Vancouver, ISO, and other styles

31

Vrignon, Bertrand. "Caractérisation et optimisation de l'émission électromagnétique de systèmes sur puce." Toulouse, INSA, 2005. http://eprint.insa-toulouse.fr/archive/00000157/.

Full text

APA, Harvard, Vancouver, ISO, and other styles

32

Chusseau, Laurent. "Contribution à la conception de circuits intégrés AsGa : modélisation du MESFET AsGa et étude des effets de propagation et de couplage dans les CI logiques BFL AsGa : caractérisation en bruit des transistors hyperfréquence faible bruit AsGa." Paris 11, 1986. http://www.theses.fr/1986PA112024.

Full text

Abstract:

Cette Thèse présente deux contributions à la conception de circuits intégrés AsGa. A/ L'étude des effets de propagation et de couplage dans les circuits logiques AsGa BFL sur un nouveau macrosimulateur temporel MACPRO. Ce travail comporte la mise au point d'un modèle de MESFET adapté aux circuits logiques ultrarapides puis l'évaluation des dégradations des signaux en logique BFL dues à tous les types de lignes, signal ou alimentation, simples ou couplées (Thèse de 3ème Cycle no 3862 Université Paris-Sud Orsay). B/ La conception d'un banc de mesure automatique des paramètres de bruit des transistors hyperfréquence, comprenant la réalisation d'un adaptateur d'entrée programmable et d'une méthode numérique originale d'exploitation des mesures. Outre la validation des méthodes, ce mémoire présente les résultats obtenus pour un TEGFET à grille courte
This work presents two contributions to the CAO of GaAs Monolithic Integrated Circuits. A/ The study of the effects of propagation and coupling on GaAs BFL logic circuits with a new time simulator : MACPRO. A MESFET model adapted to high speed digital circuits was established as well as the signal degradation in BFL circuits due to signal carrying lines as well as bias lines ( Thesis n°3862, Paris-Sud University, Orsay) b/ The design of an automatic noise measurement set up for law-noise microwave GaAs transistors. A programmable input tuner was fabricated and a new method for the numerical extraction of the four noise parameters from the measurements was validated. The results obtained for a short gate length TEGFET are included

APA, Harvard, Vancouver, ISO, and other styles

33

Narasigadu, Caleb. "Conception d'une micro-cellule pour mesures d'équilibres de phases : mesures et modélisation." Phd thesis, École Nationale Supérieure des Mines de Paris, 2011. http://pastel.archives-ouvertes.fr/pastel-00679369.

Full text

Abstract:

Cette étude couvre la conception d'un nouvel appareil qui permet la mesure fiable de pressions de vapeur d'équilibres à plusieurs phases à partir de petits volumes (un maximum de 18 cm3). Les mesures d'équilibres de phase concernant la présente étude incluent : des équilibres "liquide-vapeur" (ELV), "liquide-liquide" (ELL) et " liquide-liquide-vapeur" (ELLV). La température de fonctionnement de l'appareil s'étend de 253 à 473 K pour une pression de fonctionnement qui s'étend du vide absolu à 1600 kPa. Le prélèvement des phases est réalisé grâce au Rapid On line Sampling Injector (ROLSI™). Une technique originale est ajoutée en complément du ROLSI™ pour éviter des chutes de pressions lors du prélèvement. Cette technique utilise une tige métallique afin de compenser les changements de volume lors des prélèvements. Des mesures de tensions de vapeur et d'équilibres de phase ont été entreprises pour caractériser le fonctionnement de l'appareil conçu et développé. Ensuite de nouvelles mesures de tensions de vapeur et d'ELV ont été mesurées sur des systèmes intéressant les compagnies pétrochimiques. Les données expérimentales de pression de vapeur obtenues ont été régressées en utilisant les équations étendues d'Antoine et de Wagner. Les données expérimentales d'ELV mesurées ont été régressées avec des modèles thermodynamiques au moyen des méthodes directes et combinées. Pour la méthode directe les équations d'état de Soave-Redlich-Kwong et de Peng-Robinson ont été employées avec la fonction (α) de Mathias et Copeman (1983) dépendante de la température. Pour la méthode combinée, l'équation du viriel (deuxième coefficient du viriel de la corrélation de Tsonopoulos (1974)) a été employée associée à un modèle de solution (coefficient d'activité) pour la phase liquide: TK-Wilson, NRTL et UNIQUAC modifié. Des tests de cohérence thermodynamique ont été exécutés pour toutes les données expérimentales de VLE mesurées. Presque tous les systèmes mesurés ont déclarés thermodynamiquement cohérents (test de point de Van Ness et autres (1973) et test direct de Van Ness (1995).

APA, Harvard, Vancouver, ISO, and other styles

34

Malladi, Venkata Subba Rao Saucier Gabrièle. "Conception électrique et implantation de circuits intégrés." S. l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00300500.

Full text

APA, Harvard, Vancouver, ISO, and other styles

35

Fouilhoux, Pierre. "Graphes k-partis et conception de circuits VLSI." Clermont-Ferrand 2, 2004. http://www.theses.fr/2004CLF21555.

Full text

Abstract:

Le problème de Via Minimization contraint concerne la dernière étape du processus de conception de circuits VLSI. Pour positionner les réseaux de pistes du circuit sur une carte de façon à ce que 2 segments de réseaux différents ne soient connectés, il est parfois nécessaire de faire des percements dans la carte pour connecter des segments sur des couches différentes. De tels percements sont appelés des vias. Le problème de Via Minimization contraint consiste à déterminer une affectation à des réseaux aux couches qui utilise un nombre minimum de vias. Dans cette thèse, nous étudions ce problème. Nous montrons dans un premier temps que le problème sur k couches se ramène au problème du sous-graphe k-parti induit maximum. Par la suite, nous considérons le problème de Via Minimization dans le cas de 2 couches. Dans ce cas, le problème est équivalent au problème du sous-graphe biparti induit. Nous étudions le polyèdre associé à ce problème. Nous décrivons plusieurs classes de contraintes valides et nous donnons des conditions nécessaires et suffisantes pour que ces contraintes valides et nous donnons des conditions nécessaires et suffisantes pour que ces contraintes définissent des facettes du polytope. Nous discutons aussi d'algorithmes de séparation et nous montrons que certaines de ces classes peuvent être séparées en temps polynomial. Nous développons aussi l'algorithme de coupes et branchements basé sur ces résultats pour le problème du sous-graphe biparti induit. Nous utilisons cet algorithme pour résoudre des instances du problème de Via Minimization contraint. Nous étudions aussi le problème général du sous-graphe k-parti induit pour k quelconque. Nous proposons une formulation en nombres entiers pour laquelle nous développons un algorithme de génération de colonnes et branchements. Celui-ci est utilisé pour résoudre des instances du problème de Via Minimization contraint ayant plus de deux couches. Enfin, nous nous intéressons au problème d'assemblage SNP d'haplotypes qui constitue une étape du séquençage du génome pour les organismes diploïdes. Pour le critère dit d'enlèvement minimum de fragments, il a été prouvé que ce problème se ramène au problème du sous-graphe biparti induit de cardinalité maximum. Considérant cette modélisation, nous utilisons notre algorithme de coupes et branchements pour résoudre aussi des instances de ce problème. Nous proposons aussi une modélisation du problème d'assemblage SNP d'haplotypes pour le critère dit du nombre minimum de corrections. Nous montrons que le problème avec ce critère se ramène aussi au problème du sous-graphe biparti induit

APA, Harvard, Vancouver, ISO, and other styles

36

Garcia, Florent. "Conception et optimisation de cellules d'interface." Montpellier 2, 1998. http://www.theses.fr/1998MON20246.

Full text

Abstract:

L'augmentation du nombre de cellules d'interface dans les circuits a application specifique cmos haute performances, ainsi que l'acceleration des vitesses de commutation de ces cellules contribuent a elever le niveau des phenomenes parasites d'interface, accroissant ainsi le risque de disfonctionnement des circuits integres. Un moyen de reduire l'impact de ces phenomenes parasites est d'imposer un controle sur le temps de commutation des cellules de sortie. Une nouvelle methode de controle de la pente de sortie, la rendant independante de la charge appliquee, a ete mise au point. Son fonctionnement a ete modelise puis valide par des simulations electriques, ceci permettant de degager les parametres de conception d'une cellule d'interface a pente de sortie controlee. Une methodologie de conception s'appuyant sur la modelisation electrico-temporelle de la cellule a alors ete definie et a permis la realisation d'une telle cellule, validee sur silicium.

APA, Harvard, Vancouver, ISO, and other styles

37

BOULOUARD, ANDRE. "Conception de circuits et d'antennes hybrides et monolithiques micro-ondes." Rennes 1, 1996. http://www.theses.fr/1996REN10161.

Full text

Abstract:

Cette these presente une technique generale de conception de fonctions integrees hybrides et monolithiques micro-ondes, appelee technique de conception par blocs et appliquee a l'etude et a la realisation de sous-ensembles electroniques a large bande, d'antennes et de circuits millimetriques. La conception et la realisation d'un amplificateur hybride a commande automatique de gain, utilise pour la reception d'un signal binaire au debit de 10 gb/s, sont d'abord presentees. Les principes fondamentaux du simulateur de quadripoles netana sont ensuite abordes. Puis des exemples de realisation monolithique d'antennes planaires millimetriques, traitees suivant un formalisme de type circuit, sont detailles. Les principes de la multifonctionnalite et de la reutilisation sont ensuite appliques a l'etude d'amplificateurs et de melangeurs monolithiques millimetriques sur gaas, vers 62 et 38 ghz. Differentes configurations de detecteurs monolithiques a large bande utilisant des transistors a effet de champ sont decrites egalement. Des fonctions monolithiques passives a large bande telles que des filtres passe-bas a reflexion et a absorption ainsi que des circuits de correction de distorsion de retard et d'amplitude sont presentees ensuite. Enfin, des techniques de synthese de reseaux d'adaptation et de conception de reseaux de polarisation sont decrites

APA, Harvard, Vancouver, ISO, and other styles

38

Thuau, Ghislaine Saucier Gabrièle. "Conception logique et topologique en technologie MOS." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00308676.

Full text

APA, Harvard, Vancouver, ISO, and other styles

39

Regnery, Baptiste. "Les mesures compensatoires pour la biodiversité : conception et perspectives d'application." Paris 6, 2013. http://www.theses.fr/2013PA060563.

Full text

Abstract:

Le développement de nouveaux projets d’aménagement est une des causes majeures d’érosion de la biodiversité. Face à ce constat, de plus en plus d’Etats mettent en place des politiques de compensation pour tenter de concilier l’aménagement du territoire avec la conservation de la biodiversité. Cependant, les mesures compensatoires employées jusqu’à présent ont souvent été contestées au niveau écologique. L’objectif de la thèse est de renforcer les bases scientifiques de la conception des mesures compensatoires et de fournir des outils pour améliorer les pratiques. Pour cela, j’ai tenté de clarifier les bases théoriques de la compensation et d’identifier les paramètres importants à prendre en compte pour évaluer des pertes et gains écologiques. Ensuite, j’ai étudié les modalités de compensation pour les espèces protégées au niveau national. Ce travail a notamment permis de montrer que les équivalences taxonomiques étaient fortement influencées par les caractéristiques des sites impactés et que les compensations actuelles prenaient peu en compte les espèces communes et les fonctionnalités écologiques. Puis, j’ai étudié le potentiel indicateur des micro-habitats d’arbre en milieu forestier. Je montre que les micro-habitats permettent d’expliquer des variations taxonomiques et fonctionnelles chez les oiseaux et chiroptères. Ces résultats ouvrent des perspectives pour évaluer des trajectoires écologiques et pourraient aider à mieux concevoir les compensations en milieu forestier. Enfin, ce travail de thèse s’est poursuivi par la recherche de solutions pour mieux prendre en compte les enjeux spatiaux et temporels de maintien de la biodiversité à travers la compensation
Development projects are currently one of the greatest threats to biodiversity. In this context, an increasing number of States are implementing offset policies to reconcile development projects with biodiversity conservation. However, biodiversity offsets have been challenged until know, both conceptually and practically. This thesis aims to strengthen scientific bases in offset designing and to provide tools to improve offset practices. Therefore, I first attempted to clarify the concepts of biodiversity offset and to highlight the main parameters to assess ecological losses and gains. Secondly, I studied at a national scale how offset measures for protected species were designed at a national scale. Among several results, I showed that taxonomic equivalences were strongly influenced by characteristics of impacted sites. I also pointed that current offsets took little account of common species and ecological functions. Thirdly, I studied the indicator value of tree microhabitats in forest. I showed that tree microhabitats can explain taxonomic and functional variations among birds and bats. These results provide opportunities to assess ecological trajectories and could help to improve offset designing in forest ecosystems. Finally, I attempted to provide solutions to take better into account spatial and temporal issues of biodiversity conservation through offset

APA, Harvard, Vancouver, ISO, and other styles

40

Poupin, Yannick. "Conception et optimisation d'une base compacte millimétrique de mesures d'antennes." Limoges, 2002. http://www.theses.fr/2002LIMO0030.

Full text

Abstract:

Les mesures d'antennes imposent de propager une onde quasi-plane entre l'émetteur et le récepteur. Les bases compactes assurent cette condition de champ lointain sur des distances relativement réduites, générant une onde quasi-plane en champ proche. Ce mémoire présente toutes les étapes de conception d'une base compacte de mesure d'antennes (BCMA) fonctionnant de 10GHz à 50GHz, basée sur un réflecteur parabolique à bords enroulés. L'étude traite de la caractérisation par FDTD d'un modèle réduit de réflecteur. Les champs diffractés émis par la discontinuité de la surface à l'ordre 4, l'état de surface (rugosité), le rayon de courbure minimum de l'enroulement, sont quantifiés. Les performances sont optimales lorsque les champs parasites sont minimisés; le comportement du réflecteur peut alors être évalué par une méthode rapide en lancer de rayon (optique géométrique). Les conclusions sont alors appliquées au modèle réel, qui ne peut être étudié par FDTD: espace mémoire et temps de calcul prohibitifs. Nous présentons le design d'une chambre anéchoi͏̈que de BCMA : répartition d'absorbants pyramidaux et dièdres, selon l'incidence du rayonnement. Enfin, nous établissons une première étape de validation de la base en bande K et KA. Des cornets standards sont mesurés en rayonnement et gain, en parallèle dans les BCMA du CREAPE et du CNES
Antenna measurements require quasi-plane wave propagation between transmitter and receiver. Compact antenna test ranges (CATR) ensure this far-field condition at relatively short distances, generating a quasi-plane wave in near-field. This document presents all conception stages of a CATR, working from 10GHz to 50GHz, based on blended paraboloidal reflector. The study deals with FDTD characterization of a scale model reflector. Diffracted fields emitted from a fourth order surface discontinuity, a surface state (roughness) and minimal curvature of blended rolled edges, are quantificated. Performances are optimal when parasitic fields are minimized; reflector's behavior can be evaluated with a fast ray tracing (geometrical optics method). Then, conclusions are applied to the real device which can not be studied with FDTD method : space memory and computer time prohibitives

APA, Harvard, Vancouver, ISO, and other styles

41

Beuchat, Jean-Luc. "Etude et conception d'opérateurs arithmétiques optimisés pour circuits programmables /." [S.l.] : [s.n.], 2001. http://library.epfl.ch/theses/?nr=2426.

Full text

APA, Harvard, Vancouver, ISO, and other styles

42

Gachet, Pierrick. "Conception d'algorithmes et d'architectures systoliques synthèse automatique de circuits /." Grenoble 2 : ANRT, 1987. http://catalogue.bnf.fr/ark:/12148/cb37605243d.

Full text

APA, Harvard, Vancouver, ISO, and other styles

43

Levant, Jean-Luc. "Mise en place d'une démarche d'intégration des contraintes CEM dans le flot de conception des circuits intégrés." Rennes, INSA, 2007. http://www.theses.fr/2007ISAR0018.

Full text

Abstract:

L'évolution des technologies lithographiques permet de concevoir des circuits intégrés de plus grandes densités mais aussi de pouvoir intégrer des focntions électroniques aussi variées que l'analogique, la puissance, les radiofréquences,. . . Caractérisées par des sensibilités électriques très différentes. Le fabricantde circuits intégrés (C. I) doit mettre en place de nouvelles méthodologie pour garantir la compatibilité électromagnétique (CEM) des fonctions intégrées dans le silicium et avant même que ceux-ci soient fabriqués. Ces nouvelles approches de conception nécessitent de développer des modèles électriques pour les fonctions analogiques et numériques. La vérification globale de la CEM (émission et susceptibilité) nécessite de réduire les informations issues de la conception et donc de produire des modèles possédant le même comportement électrique mais comportant cent à mille fois moins d'information. Ce mémoire propose doncdes approches nouvelles pour produire les modèles d'émission et de susceptibilité. Ces approches sont basées sur le modèle ICEM-CE en cours de normalisation (IEC62433-2) au niveau international. Par la suite, à partir de ce modéle, ce mémoire présente une méthode d'analyse de susceptibilité interne et une seconde méthode dédiée à l'optimisation des émissions rayonnées mesurées en cellule TEM. Le premier chapitre est une introduction à la CEM des C. Is. Le deuxième chapitre analyse l'impact de l'évolution de la technologie sur la CEMdes C. Is. Le troisième chapitre repasse en vue les modèles CEM normalisés ou en cours de normalisation puis introduit le modèle ICEM-CE. Les chapitres quate et cinq présentent les méthodes utilisées pour développer par la mesure le ICEM-CE. Le chapitre six propose une méthode développée pour prédire la susceptibilité des C. Is mixtes analogiques et numérique. Enfin dans le dernier chapitre une méthode de prédiction des émissions rayonnées en cellule TEM est décrite. Les travaux réalisés en cours de cette thèse on fait l'objet progessivemetn d'un transfert technologique dans le flot de conception des microcontrôleurs de la Atmel (AVR 8 and 32bits).

APA, Harvard, Vancouver, ISO, and other styles

44

Bouchelouk, Lakhdar. "Conception et validation de sondes pour les mesures en champ proche." Paris 11, 2006. http://www.theses.fr/2006PA112188.

Full text

Abstract:

Les progrès techniques permettent de nos jours de développer des circuits miniatures avec des fréquences de plus en plus élevées. Cependant, ces améliorations ont aussi augmenté les problèmes d'interférences électromagnétiques difficiles à diagnostiquer avec les systèmes de mesures conventionnels. Dans cette optique, l'IRSEEM a développé un banc de mesure champ proche qui permet de collecter le champ électromagnétique au plus près des dispositifs à l'aide de petites sondes et permet ainsi de comprendre les différents phénomènes électromagnétiques inhérents à leur fonctionnement. L'objectif de ce travail est de concevoir des sondes qui permettent de reproduire fidèlement le comportement électromagnétique des circuits à tester. Deux types de sondes ont été développées: les sondes électriques constituées principalement de petits dipôles électriques sont utilisées pour mesurer les composantes tangentielles du champ électrique. La sonde de type monopôle quant à elle est mieux adaptée à la mesure de la composante normale du champ électrique. Les sondes constituées de petites boucles magnétiques permettent de mesurer les différentes composantes du champ magnétique. Les performances de ces sondes réalisées en technologies filaire et planaire sont étudiées en fonction de leurs paramètres géométriques. Parallèlement aux mesures, des simulations effectuées en utilisant différentes techniques numériques permettent la validation des différents modèles de sondes réalisées. Une confrontation des résultats de mesures et de simulations montre que les sondes de petites dimensions sont les mieux adaptées qualitativement
Nowadays, technological progress allows to develop circuits with higher speed and smaller size. However, these improvements have also increased the problems of electromagnetic interferences (EMI) which are difficult to diagnose with conventional measurement systems. Accordingly, the IRSEEM has developed a test bench which allow to measure the electromagnetic field in the close vicinity of devices by using small probes and thus makes it possible to understand the various electromagnetic phenomena inherent to circuits operation. The aim of this work is to design probes which accurately reproduce the electromagnetic behaviour of circuits under test. Two types of probes were developed: the electric probes mainly made up of small electric dipoles are used to measure tangential components of the electric field. The monopole probe is better adapted for measuring the normal component of the electric field. The probes made up of small magnetic loops allow to measure the various components of the magnetic field. The performances of these wire and planar probes are studied according to their geometrical parameters. Parallel to measurements, simulations carried out by using various numerical techniques allow the validation of the various probes models. A confrontation between simulations and measurements results shows that small probes are qualitatively best adapted

APA, Harvard, Vancouver, ISO, and other styles

45

Rios, José. "Etude et conception de dispositifs MOS-Thyristor autoamorçables et à blocage commandé." Toulouse 3, 1996. http://www.theses.fr/1996TOU30014.

Full text

Abstract:

Le travail presente dans ce memoire concerne l'integration de nouvelles fonctions interrupteurs basees sur le concept d'integration fonctionnelle. Dans nombreux convertisseurs d'energie electrique c'est la fonction duale du thyristor qui est utilisee. Aucun composant discret n'assure actuellement cette fonction qui est synthetisee a l'aide de dispositifs de type transistors (bipolaires, mos, igbt) de diodes et d'un circuit logique specifique. Dans le premier chapitre nous avons evalue les pontentialites offertes par le concept d'integration fonctionnelle pour integrer cette fonction. Nous nous sommes consacre a l'etude du cur de la fonction thyristor dual constitue par une association mos-thyristor a amorcage spontane et blocage commande dont la transposition dans le silicium conduit, soit a une architecture 4 couches, soit a une architecture 5 couches. Le deuxieme chapitre est consacre a l'etude et a la modelisation de ces deux structures. Une premiere approche analytique a permis de mettre en evidence l'influence des principaux parametres physiques et technologiques sur les caracteristiques electriques. Des simulations bidimensionnelles de ces structures effectuees avec le logiciel pisces base sur la resolution des equations de semiconducteurs, ont permis de verifier leur fonctionnalite et d'optimiser les parametres physiques et geometriques en fonction des caracteristiques electriques souhaitees. Dans la perspective de realiser ces dispositifs nous avons optimise, dans le troisieme chapitre, le processus technologique de fabrication a l'aide du logiciel de simulation suprem iv en fonction des parametres electriques et physiques precedemment definis. Pour la structure 4 couches des dispositifs multicellulaires test ont ete realises a partir d'un processus de fabrication mos-bipolaire du type igbt (ou thyristor mos). La caracterisation de ces elements tests nous a permis de verifier que l'autoamorcage est obtenu pour de faibles tension d'anode avec des courants de declenchement tres faibles

APA, Harvard, Vancouver, ISO, and other styles

46

Coulibaly, Yacouba. "Conception et fabrication de circuits intégrés monolothiques microondes pour radiocommunications." Thesis, National Library of Canada = Bibliothèque nationale du Canada, 1998. http://www.collectionscanada.ca/obj/s4/f2/dsk2/tape17/PQDD_0007/MQ38670.pdf.

Full text

APA, Harvard, Vancouver, ISO, and other styles

47

Logeais, Elisabeth. "Conception et optimisation de circuits magnétiques polarisés application aux contacteurs /." Grenoble 2 : ANRT, 1988. http://catalogue.bnf.fr/ark:/12148/cb376152904.

Full text

APA, Harvard, Vancouver, ISO, and other styles

48

Martin, Didier. "Méthodologie de conception et d'optimisation de circuits ultrarapides pour télécommunications." Montpellier 2, 1995. http://www.theses.fr/1995MON20279.

Full text

Abstract:

Les moyens de telecommunication necessitent l'utilisation de technologies de plus en plus rapides pour le transport de l'information. Certaines liaisons numeriques doivent supporter des debits de plusieurs gigabits, voire de dizaines de gigabits. La chaine de transmission sur ces liaisons comporte des sous-systemes qui permettent le multiplexage, l'emission sur un canal, la reception et le demultiplexage des donnees. Les circuits de cette chaine sont realises avec des contraintes specifiques pour fonctionner a des frequences tres elevees. Les etapes de conception, optimisation et dessin ont besoins d'outils pouvant prendre en compte les specificites de ces circuits. La premiere partie de cette etude propose un mecanisme d'optimisation destine aux circuits rapides. Le systeme est base sur une simulation temporelle. L'implantation de solutions pour accelerer et controler la simulation permet de traiter les problemes non-lineaires. Le systeme donne un acces interactif au circuit en parallele a l'execution de l'optimisation, augmentant les possibilites de controle et de correction de l'utilisateur. La seconde partie est consacree a l'etude d'une solution theorique et pratique pour l'implantation des circuits rapides a base de structures differentielles. L'etude propose des solutions pour la detection des symetries pendant le routage. Cette symetrisation engendre l'equilibrage des parasites et des phenomenes de propagation. Les algorithmes elabores, implementes dans l'environnement cadence, fournissent des moyens de placement et de routage symetriques de structures differentielles. La derniere partie presente la conception d'un circuit destine a piloter une matrice de portes optiques controlant l'acces aux memoires tampon d'un commutateur atm optique a 2,5gbit/s. Ce circuit, realise en technologie bipolaire a heterojonction, permet la commutation en courant des portes. Cette commutation, avec un courant nominal de 150 ma, se fait en moins de 300 ps pour une consommation inferieure a 400 mw par voie

APA, Harvard, Vancouver, ISO, and other styles

49

Logeais, Elisabeth. "Conception et optimisation de circuits magnétiques polarisés : application aux contacteurs." Grenoble INPG, 1988. http://www.theses.fr/1988INPG0098.

Full text

Abstract:

Ce travail est consacré à l'étude de circuits magnétiques polarisés appliquée aux conducteurs. Ceux-ci ont le plus souvent un fonctionnement monostable (une seule position de repos sans excitation). Les améliorations apportées par les aimants permanents sont discutées à partir de considérations énergétiques et constatées sur des exemples simples. Une recherche originale de configurations a été menée tant du point de vue magnétique que géométrique. Les structures retenues ont fait l'objet d'une optimisation par CAO, puis d'essais expérimentaux sur prototypes qui ont montré la validité des choix effectués pour ces structures

APA, Harvard, Vancouver, ISO, and other styles

50

Lafond, Olivier. "Antennes et circuits actifs en ondes millimétriques - Etude et conception d'antennes reconfigurables." Habilitation à diriger des recherches, Université Rennes 1, 2008. http://tel.archives-ouvertes.fr/tel-00464648.

Full text

Abstract:

Sont résumées dans cette Hdr, les travaux de recherche auquels a contribué O. Lafond entre 1997 et 2008. Les thématiques abordées concernent : -Les technologies multicouches et les antennes imprimées en millimétriques -les circuits millimétriques actifs -les lentilles à gradient d'indice et leurs sources associées - les antennes reconfigurables en millimétrique

APA, Harvard, Vancouver, ISO, and other styles

Dissertations / Theses on the topic 'Conception et mesures de circuits'

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles