Relevant bibliographies by topics / Dispositifs CMOS et integration

Contents

  1. Journal articles
  2. Dissertations / Theses
  3. Books
  4. Book chapters
  5. Conference papers

Academic literature on the topic 'Dispositifs CMOS et integration'

Author: Grafiati
Published: 7 July 2024
Last updated: 31 July 2025

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Dispositifs CMOS et integration.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Journal articles on the topic "Dispositifs CMOS et integration"

1

Yadav, Sachin, Pieter Cardinael, Ming Zhao, et al. "(Digital Presentation) Substrate Effects in GaN-on-Si Hemt Technology for RF FEM Applications." ECS Meeting Abstracts MA2022-02, no. 32 (2022): 1208. http://dx.doi.org/10.1149/ma2022-02321208mtgabs.

Full text
Abstract:
Abstract : GaN-on-Si HEMTs are emerging as a viable candidate for front-end-of-module (FEM) implementation in 5G and beyond user equipment and small-cell applications [1][2]. This is because GaN HEMTs based power amplifiers and switches have high power handling capability as well as excellent switch figure-of-merit (Ron × Coff). The cost-effective integration of GaN HEMTs on silicon substrates not only benefit from standard CMOS back-end-of-the-line processing but also wafer-level integration with Si-CMOS [1][3], enabling complex functionality and better performance than the standalone counter
APA, Harvard, Vancouver, ISO, and other styles
2

Mori, Takahiro. "(Invited, Digital Presentation) Silicon Compatible Quantum Computers: Challenges in Devices, Integration, and Circuits." ECS Meeting Abstracts MA2022-01, no. 29 (2022): 1297. http://dx.doi.org/10.1149/ma2022-01291297mtgabs.

Full text
Abstract:
Quantum computers have been attractive because they could realize large-scale and highly complicated calculations that conventional computers cannot solve within a finite time. The large-scale integration of qubits, which are the building block of quantum computers, is required to realize their practical application. Indeed, fault-tolerant quantum computers require the integration of one million qubits. Therefore, silicon qubits is a high-profile candidate because they have advanced process and miniaturization technologies developed with VLSI. In addition, silicon qubits are advantageous in op
APA, Harvard, Vancouver, ISO, and other styles
3

Andrieu, François. "(Invited) Advanced Non-Volatile-Memory Embedded with CMOS: Performance and Challenges." ECS Meeting Abstracts MA2025-01, no. 36 (2025): 1729. https://doi.org/10.1149/ma2025-01361729mtgabs.

Full text
Abstract:
The microcontroller (MCU) market is progressively adopting alternatives to the NOR Flash as the embedded technology solutions below the 28nm node. Foundries already propose Magnetic Random Access Memory (MRAM) or oxide-based Resistive RAM (ReRAM) that are integrated in the Back-End-Of-the-Line (BEOL) above CMOS from 22nm node down to 12nm [1], [2], [3], [4], [5]. Another company offers the Phase-Change-Memory (PCM) as the resistive element at the 28nm and 18nm [6], [7]. The physics behind the switching mechanisms of these devices is different and so their comparative advantages/drawbacks. In t
APA, Harvard, Vancouver, ISO, and other styles
4

KHERRA, Nawal, Fouzia ROUAGHE, David D. PERRODIN, and Mobina RAHNAMA. "Students' Voices: Exploring Perceptions of Hybrid Language Learning." Langues & Cultures 5, no. 01 (2024): 250–63. http://dx.doi.org/10.62339/jlc.v5i01.242.

Full text
Abstract:
Thispaper reflects on the gradual integration of hybrid systems in Algeria's university education context. Our contribution is intended as an analytical study of this new form of training provided for students studying for a degree in French language and literature. It uses action research results to understand current and actual hybrid teaching practices, learners' acquisition and engagement strategies in a new teaching situation, and their perceptions of this new teaching/learning mode. The results reflect excellent student perceptions of the media coverage and mediation of the hybrid system
APA, Harvard, Vancouver, ISO, and other styles
5

Chaudhary, Mayur, and Yu-Lun Chueh. "Dual Threshold and Memory Switching Induced By Conducting Filament Morphology in Ag/WSe2 Based ECM Cell." ECS Meeting Abstracts MA2022-02, no. 36 (2022): 1334. http://dx.doi.org/10.1149/ma2022-02361334mtgabs.

Full text
Abstract:
In recent years, two-dimensional (2D) materials-based RRAMs have gained high importance because of their thermal and mechanical stability, and better potentiation-depression controllability. 2D materials based conductive bridge random access memory (CBRAM) has been considered as promising approach for neuromorphic and image processing technology [1]. Despite much progress in CMOS technology, the growth and deposition technology of 2D materials for semiconductor integrated circuit are much complex and is generally available at wafer scale [2]. In addition, high growth temperature for high quali
APA, Harvard, Vancouver, ISO, and other styles
6

Ernst, Thomas, Frank Fournel, Lucie Le Van-Jodin, et al. "(Invited) Emerging Paths for Heterogeneous 3D Integration." ECS Meeting Abstracts MA2025-01, no. 36 (2025): 1723. https://doi.org/10.1149/ma2025-01361723mtgabs.

Full text
Abstract:
Over the past two decades, 3D techniques combined with heterogeneous integration, combining different functions and materials, have emerged as a key enabler for overcoming the physical and scaling limits of traditional 2D integration. These approaches are now expanding across multiple domains, including CMOS, memories, photonics, imagers, and RF systems, with the aim of delivering next-generation integrated systems for advanced computing (AI), analog/RF, and imaging applications. In this presentation, we will explore the fundamental techniques, recent advancements, and some challenges associat
APA, Harvard, Vancouver, ISO, and other styles
7

Deprat, Fabien, Jeremy Vives, Alexis Gauthier, et al. "(Invited) Epitaxial Process Development and Challenges for Advanced SiGe BiCMOS." ECS Meeting Abstracts MA2024-02, no. 32 (2024): 2318. https://doi.org/10.1149/ma2024-02322318mtgabs.

Full text
Abstract:
Silicon Germanium (SiGe) Heterojunction Bipolar Transistors (HBTs) are used daily, mainly in the communication field. Their co-integration with Complementary Metal Oxide Semiconductor (CMOS) technology, i.e. BiCMOS, enables versatile microchips that combine analog, radio-frequency and digital functions. Applications that drive the development of BiCMOS technologies today are Low Earth Orbit (LEO) satellite communications, for which the minimum noise figure of SiGe HBT (NFMIN) between 10 and 30 GHz is one of the most critical figures of merit on the receiver side. It is expected that BiCMOS wil
APA, Harvard, Vancouver, ISO, and other styles
8

Nguyen, Ngoc-Anh, Olivier Schneegans, Jouhaiz Rouchou, et al. "(G02 Best Presentation Award Winner) Elaboration and Characterization of CMOS Compatible, Pico-Joule Energy Consumption, Electrochemical Synaptic Transistors for Neuromorphic Computing." ECS Meeting Abstracts MA2022-01, no. 29 (2022): 1293. http://dx.doi.org/10.1149/ma2022-01291293mtgabs.

Full text
Abstract:
Non-Von Neumann computing application constituted by artificial synapses based on electrochemical random-access memory (ECRAM) has aroused tremendous attention owing to its capability to perform parallel operations, thus reducing the cost of time and energy spent [1-3]. Existing ECRAM synapses comprise two-terminal memristors and three-terminal synaptic transistors (SynT). While low cost, scalability, and high density are the highlights for memristors, their nonlinear, asymmetric state modulation, high ON current withdrawal, and sneak path in crossbar array integration prevent them from becomi
APA, Harvard, Vancouver, ISO, and other styles
9

Pekarik, Jack, Vibhor Jain, Crystal Kenney, et al. "Challenges for Sige Bicmos in Advanced-Node SOI." ECS Meeting Abstracts MA2022-02, no. 32 (2022): 1196. http://dx.doi.org/10.1149/ma2022-02321196mtgabs.

Full text
Abstract:
D-band (110-170GHz) spectrum is gaining attention for various applications, including 6G mm-Wave, sub-THz sensing, and radar. These systems require lattice spacing for antenna elements at sub-1mm and a very low loss signal path from antenna to integrated chip. A highly efficient front-end in a very small form factor will be required for these systems. This drives the requirement for a monolithically integrated high-gain, high-efficiency front-end that also leverages the benefits of a high-speed / high-density digital CMOS. Silicon germanium (SiGe) heterojunction bipolar transistors (HBT) integ
APA, Harvard, Vancouver, ISO, and other styles
10

Daszko, Sebastian, Carsten Richter, Jens Martin, et al. "Transfer Printable Single-Crystalline Coupons for III-V on Si Integration." ECS Meeting Abstracts MA2022-02, no. 17 (2022): 863. http://dx.doi.org/10.1149/ma2022-0217863mtgabs.

Full text
Abstract:
The next-generation internet (6G) requires highly functional devices that e.g. realize frequencies in the THz range for higher data rates and lower latencies. Those requirements exceed the physical limits of established CMOS technologies based on silicon (Si). Hence, there is demand for other semiconductor materials with superior electronic and optical properties that complement Si. One of the key candidates is the III-V compound semiconductor, indium phosphide (InP). Due to its high electron mobility and direct band gap, InP-based devices allow access to frequencies >100 GHz and operate at
APA, Harvard, Vancouver, ISO, and other styles
More sources

Dissertations / Theses on the topic "Dispositifs CMOS et integration"

1

Dubreuil, Théophile. "Architecture 3D 1T1R innovante à base de RRAMs pour le calcul hyperdimensionnel." Electronic Thesis or Diss., Université Grenoble Alpes, 2023. http://www.theses.fr/2023GRALT085.

Full text
Abstract:
Dans les prochaines années, en raison des besoins toujours plus grands des applications d'apprentissage machine dans le domaine de l'intelligence artificielle, une augmentation soutenue de la capacité de calcul est nécessaire pour faire face à un véritable "déluge de données". Pour relever ce défi, les architectures de calcul immergé en mémoire (IMC) à haute performance nécessitent le développement de nouvelles technologies adaptées à la fois au calcul local et au stockage. Dans ce contexte, ce travail de thèse présente de nouvelles matrices mémoire 3D 1T1R qui sont dérivées des transistors à
APA, Harvard, Vancouver, ISO, and other styles
2

Charbonneau, Micaël. "Etude et développement de points mémoires résistifs polymères pour les architectures Cross-Bar." Thesis, Grenoble, 2012. http://www.theses.fr/2012GRENT116/document.

Full text
Abstract:
Ces dix dernières années, les technologies de stockage non-volatile Flash ont joué un rôle majeur dans le développement des appareils électroniques mobiles et multimedia (MP3, Smartphone, clés USB, ordinateurs ultraportables…). Afin d’améliorer davantage les performances, augmenter les capacités et diminuer les coûts de fabrication, de nouvelles solutions technologiques sont aujourd’hui étudiées pour pouvoir compléter ou remplacer la technologie Flash. Citées par l’ITRS, les mémoires résistives polymères présentent des caractéristiques très prometteuses : procédés de fabrication à faible coût
APA, Harvard, Vancouver, ISO, and other styles
3

Cassé, Mikaël. "Caractérisation Électrique et Modélisation du Transport dans les Dispositifs CMOS Avancés." Habilitation à diriger des recherches, Université de Grenoble, 2014. http://tel.archives-ouvertes.fr/tel-00974652.

Full text
Abstract:
La micro-électronique est considérée comme une technologie révolutionnaire compte-tenu de la dynamique qu'elle a insufflée à l'économie mondiale depuis l'invention du circuit intégré dans les années 50. Jusqu'à récemment, les défis technologiques relevés ont consisté à conserver une ligne directrice de développement fondée sur une simple réduction des dimensions du transistor MOS, faisant basculer la micro-électronique dans l'ère de la nanoélectronique. Industriels et chercheurs tentent aujourd'hui de repousser les limites physiques imposées par la réduction d'échelle en agissant sur différent
APA, Harvard, Vancouver, ISO, and other styles
4

Lee, Sang Bruno. "Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS." Thèse, Université de Sherbrooke, 2016. http://hdl.handle.net/11143/8955.

Full text
Abstract:
Résumé : Le transistor monoélectronique (SET) est un dispositif nanoélectronique très attractif à cause de son ultra-basse consommation d’énergie et sa forte densité d’intégration, mais il n’a pas les capacités suffisantes pour pouvoir remplacer complètement la technologie CMOS. Cependant, la combinaison de la technologie SET avec celle du CMOS est une voie intéressante puisqu’elle permet de profiter des forces de chacune, afin d’obtenir des circuits avec des fonctionnalités additionnelles et uniques. Cette thèse porte sur l’intégration 3D monolithique de nanodispositifs dans le back-end-
APA, Harvard, Vancouver, ISO, and other styles
5

Lim, Tek Fouy. "Dispositifs de protection contre les décharges électrostatiques pour les applications radio fréquences et millimétriques." Thesis, Grenoble, 2013. http://www.theses.fr/2013GRENT033/document.

Full text
Abstract:
Ces travaux s'inscrivent dans un contexte où les contraintes vis-à-vis des décharges électrostatiques sont de plus en plus fortes, les circuits de protection sont un problème récurrent pour les circuits fonctionnant à hautes fréquences. La capacité parasite des composants de protection limite fortement la transmission du signal et peut perturber fortement le fonctionnement normal d'un circuit. Les travaux présentés dans ce mémoire font suite à une volonté de fournir aux concepteurs de circuits fonctionnant aux fréquences millimétriques un circuit de protection robuste présentant de faibles per
APA, Harvard, Vancouver, ISO, and other styles
6

Le, Goulven Katell. "Dispositifs institutionnels et integration des marches la commercialisation du porc au vietnam." Montpellier, ENSA, 2000. http://www.theses.fr/2000ENSA0012.

Full text
Abstract:
L'objet de la these est d'analyser le fonctionnement d'un marche agricole -celui du porc- dans un pays en transition -le vietnam. Dans le cadre de la nouvelle economie institutionnelle et en partant de l'hypothese qu'il n'existe pas une forme universelle de marche, nous montrons que la diversite des marches est expliquee par la nature des arrangements institutionnels qui structurent les echanges et par les regles sociales qui supportent la mise en application de ces arrangements. Nous developpons d'abord une grille de lecture des niveaux institutionnels dans lesquels s'inscrivent les transacti
APA, Harvard, Vancouver, ISO, and other styles
7

Maggioni, Mezzomo Cécilia. "Caractérisation et modélisation des fluctuations aléatoires des paramètres électriques des dispositifs en technologies CMOS avancées." Phd thesis, Université de Grenoble, 2011. http://tel.archives-ouvertes.fr/tel-00987632.

Full text
Abstract:
Ce travail porte sur la caractérisation et la modélisation des fluctuations aléatoires des paramètres électriques des transistors MOS avancées. La structure de test utilisée est validée expérimentalement au moyen de la méthode de mesure de Kelvin. Pour comprendre le comportement des fluctuations, un modèle est d'abord proposé pour le régime linéaire. Il permet de modéliser les fluctuations de la tension de seuil des transistors avec implants de poche pour toutes les longueurs de transistor et aussi pour toute la gamme de tension de grille. Ensuite, l'appariement du courant de drain est caracté
APA, Harvard, Vancouver, ISO, and other styles
8

Maggioni, Mezzomo Cecilia. "Caractérisation et modélisation des fluctuations aléatoires des paramètres électriques des dispositifs en technologies CMOS avancées." Thesis, Grenoble, 2011. http://www.theses.fr/2011GRENT044/document.

Full text
Abstract:
Ce travail porte sur la caractérisation et la modélisation des fluctuations aléatoires des paramètres électriques des transistors MOS avancées. La structure de test utilisée est validée expérimentalement au moyen de la méthode de mesure de Kelvin. Pour comprendre le comportement des fluctuations, un modèle est d’abord proposé pour le régime linéaire. Il permet de modéliser les fluctuations de la tension de seuil des transistors avec implants de poche pour toutes les longueurs de transistor et aussi pour toute la gamme de tension de grille. Ensuite, l’appariement du courant de drain est caracté
APA, Harvard, Vancouver, ISO, and other styles
9

Hossri, Nabil al. "Etude du phénomène métastable dans les dispositifs bistables de technologie CMOS modélisation, caractérisation et simulation." Grenoble 2 : ANRT, 1986. http://catalogue.bnf.fr/ark:/12148/cb37598345s.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Hossri, Nabil al. "Etude du phénomène métastable dans les dispositifs bistables de technologie CMOS : modélisation, caractérisation et simulation." Bordeaux 1, 1986. http://www.theses.fr/1986BOR10868.

Full text
Abstract:
Elaboration de modeles reels des elements logiques cmos a partir desquels on parvient a une formulation complete du fonctionnement des bistables elementaires en regime metastable. Expression theorique de la courbe d'incertitude en fonction des parametres technologiques et extrinseques du dispositif etudie. On en deduit les regles d'optimisation des performances de ces circuits vis a vis des declenchements marginaux
APA, Harvard, Vancouver, ISO, and other styles
More sources

Books on the topic "Dispositifs CMOS et integration"

1

Al-Hossri, Nabil. Étude du phénomène métastable dans les dispositifs bistables de technologie CMOS: Modélisation, caractérisation et simulation. A.N.R.T, Université Pierre Mendes France (Grenoble II), 1986.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
2

VLSI and Post-CMOS Electronics: Devices, Circuits and Interconnects. Institution of Engineering & Technology, 2019.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
3

VLSI and Post-CMOS Electronics: Design, Modelling and Simulation. Institution of Engineering & Technology, 2019.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
4

Dhiman, Rohit, and Rajeevan Chandel. VLSI and Post-CMOS Electronics: Devices, Circuits and Interconnects, Volume 2. Institution of Engineering & Technology, 2019.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
5

Dhiman, Rohit, and Rajeevan Chandel. VLSI and Post-CMOS Electronics: Design, Modelling and Simulation, Volume 1. Institution of Engineering & Technology, 2019.

Find full text
APA, Harvard, Vancouver, ISO, and other styles

Book chapters on the topic "Dispositifs CMOS et integration"

1

VUILLAUME, Dominique. "Électronique moléculaire : transport d’électrons, de spins et de chaleur." In Au-delà du CMOS. ISTE Group, 2024. http://dx.doi.org/10.51926/iste.9127.ch7.

Full text
Abstract:
Après une brève description de la technologie des jonctions moléculaires, suivie d'une introduction à la physique de base du transport des électrons, plusieurs sections passent en revue des résultats sélectionnés sur le transport dépendant du spin, la plasmonique, les interférences quantiques, le transport thermique et le bruit électronique dans les dispositifs de l’électronique moléculaire.
APA, Harvard, Vancouver, ISO, and other styles
2

VITALE, Steven A. "Valléetronique dans les matériaux 2D." In Au-delà du CMOS. ISTE Group, 2024. http://dx.doi.org/10.51926/iste.9127.ch6.

Full text
Abstract:
Les matériaux 2D ouvrent la possibilité d'aborder et de manipuler le pseudospin de vallée au sein du matériau, ainsi permettant la réalisation de dispositifs de valléetronique. Ce chapitre présente le contexte nécessaire pour comprendre ces phénomènes au niveau théorique et expérimental, et les perspectives et les défis dans le domaine de l'informatique.
APA, Harvard, Vancouver, ISO, and other styles
3

CAO, Wei, and Kaustav BANERJEE. "Transistors à effet de champ à capacité négative." In Au-delà du CMOS. ISTE Group, 2024. http://dx.doi.org/10.51926/iste.9127.ch3.

Full text
Abstract:
Le FET à capacité négative est prometteur grâce à la diminution de sa tension d'alimentation. Cependant, l'authenticité de la capacité négative dans différentes conditions d'essai reste controversée. Après l'introduction de ses principes fondamentaux, ce chapitre se concentre sur les défis et opportunités du point de vue de la physique des dispositifs, et présente un aperçu des progrès expérimentaux.
APA, Harvard, Vancouver, ISO, and other styles

Conference papers on the topic "Dispositifs CMOS et integration"

1

Pu, R., R. Jurrat, E. M. Hayes, C. W. Wilmsen, K. D. Choquette, and K. M. Geib. "Optical processing arrays based on VCSELs bonded directly to GaAs smart pixels." In Spatial Light Modulators. Optica Publishing Group, 1997. http://dx.doi.org/10.1364/slmo.1997.smb.4.

Full text
Abstract:
VCSELs are near ideal light sources for free space, parallel optical interconnects since they are highly efficient, can be fabricated into 2D arrays and emit a low divergence column of light normal to the surface. However, integrating the VCSELs into smart pixels introduces fabrication problems since they can not be grown on foundry fabricated Si CMOS or GaAs MESFET circuits. Thus, the fabrication of complex pixels is difficult. Three methods of electrically connecting VCSELs to electronic chips have been discussed by Bryan et al. [1]; wire bonding, bridge bonding, and flip chip bonding to the
APA, Harvard, Vancouver, ISO, and other styles
You might also be interested in the extended bibliographies on the topic 'Dispositifs CMOS et integration' for particular source types:
Journal articles Dissertations / Theses
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography