Dissertations / Theses: 'Eletrônica em tempo real'

1

Kafejian, Sergio [UNESP]. "A escritura musical nos ambientes da eletrônica em tempo real." Universidade Estadual Paulista (UNESP), 2014. http://hdl.handle.net/11449/110653.

Full text

Abstract:

Made available in DSpace on 2014-11-10T11:09:56Z (GMT). No. of bitstreams: 0 Previous issue date: 2014-05-23Bitstream added on 2014-11-10T11:57:37Z : No. of bitstreams: 1 000795511.pdf: 4055079 bytes, checksum: 6d46a713ce2f8cb0992cb26e2c1e2638 (MD5)
O objetivo desta pesquisa é compreender como os processos de escritura musical se instituem nos projetos composicionais envolvendo os recursos de eletrônica em tempo real. Para tal, fez se necessário compreender o que vem a ser a escritura musical; examinar as condições históricas e técnicas que possibilitaram o desenvolvimento da escritura musical; e investigar como os processos de escritura se instituem e se relacionam com os processos de criação e de percepção musicais, sejam eles instrumentais ou eletroacústicos. Em um segundo momento, após termos investigado a produção teórica de compositores do século XX que se dedicaram a conceituar a escritura musical – especificamente Pierre Boulez, Philippe Manoury, Hughes Dufourt e Flo Menezes –, empreendeu‐se uma pesquisa de criação musical envolvendo instrumentos acústicos e eletrônica em tempo real. Nesta pesquisa de criação, extensamente documentada neste trabalho, procuramos demonstrar como os processos de escritura se estabelecem no decorrer das diversas etapas da composição musical
The objective of this research is to understand how the processes of musical writing are built in compositional projects involving live electronics. For this purpose, it was necessary to question the concept of musical writing; to examine the historical and technical conditions that gave rise to musical writing; and to investigate how the processes of musical writing are established and how they relate to the processes of creation and perception of instrumental and electroacoustic music. After investigating the theoretical production of twentieth‐century composers who dedicated themselves to conceptualize musical writing – specially Pierre Boulez, Philippe Manoury, Hughes Dufourt and Flo Menezes –, an artistic research was undertaken involving two compositions for acoustic instruments and live electronics. These two compositions, extensively documented in this work, demonstrate how the processes of musical writing are established during the various stages of musical composition

APA, Harvard, Vancouver, ISO, and other styles

2

Kafejian, Sergio 1967. "A escritura musical nos ambientes da eletrônica em tempo real /." São Paulo, 2014. http://hdl.handle.net/11449/110653.

Full text

Abstract:

Orientador: Florivaldo Menezes Filho
Banca: Maurício Funcia de Bonis
Banca: Yara Borges Caznók
Banca: Paulo de Tarso Camargo Cambraia
Banca: Maurício Oliveira Santos
Resumo: O objetivo desta pesquisa é compreender como os processos de escritura musical se instituem nos projetos composicionais envolvendo os recursos de eletrônica em tempo real. Para tal, fez se necessário compreender o que vem a ser a escritura musical; examinar as condições históricas e técnicas que possibilitaram o desenvolvimento da escritura musical; e investigar como os processos de escritura se instituem e se relacionam com os processos de criação e de percepção musicais, sejam eles instrumentais ou eletroacústicos. Em um segundo momento, após termos investigado a produção teórica de compositores do século XX que se dedicaram a conceituar a escritura musical - especificamente Pierre Boulez, Philippe Manoury, Hughes Dufourt e Flo Menezes -, empreendeu‐se uma pesquisa de criação musical envolvendo instrumentos acústicos e eletrônica em tempo real. Nesta pesquisa de criação, extensamente documentada neste trabalho, procuramos demonstrar como os processos de escritura se estabelecem no decorrer das diversas etapas da composição musical
Abstract: The objective of this research is to understand how the processes of musical writing are built in compositional projects involving live electronics. For this purpose, it was necessary to question the concept of musical writing; to examine the historical and technical conditions that gave rise to musical writing; and to investigate how the processes of musical writing are established and how they relate to the processes of creation and perception of instrumental and electroacoustic music. After investigating the theoretical production of twentieth‐century composers who dedicated themselves to conceptualize musical writing - specially Pierre Boulez, Philippe Manoury, Hughes Dufourt and Flo Menezes -, an artistic research was undertaken involving two compositions for acoustic instruments and live electronics. These two compositions, extensively documented in this work, demonstrate how the processes of musical writing are established during the various stages of musical composition
Doutor

APA, Harvard, Vancouver, ISO, and other styles

3

Gonçalves, Júnior Hermes José. "Arquitetura em hardware para co-processamento de tarefas em sistema operacional tempo real." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2004. http://hdl.handle.net/10183/6112.

Full text

Abstract:

Os sistemas operacionais de tempo real, assim como os sistemas embarcados, estão inseridos no desenvolvimento de projetos de automação industrial segmentado em diversas áreas de pesquisa como, por exemplo, robótica, telecomunicações, e barramentos industriais. As aplicações de sistemas modernos de controle e automação necessitam de alta confiabilidade, velocidade de comunicação, além de, determinismo temporal. Sistemas operacionais de tempo real (SOTR) têm-se apresentado como uma solução confiável quando aplicadas em sistemas que se fundamentam no cumprimento de requisitos temporais. Além disso, o desempenho computacional é totalmente dependente da capacidade operacional da unidade de processamento. Em um sistema monoprocessado, parte da capacidade computacional da unidade de processamento é utilizada em atividades administrativas, como por exemplo, processos de chaveamento e salvamento de contexto. Em decorrência disto, surge a sobrecarga computacional como fator preponderante para o desempenho do sistema. Este trabalho tem por objetivo, analisar e fornecer uma arquitetura alternativa para realizar o co-processamento de tarefas em uma plataforma IBM-PC, aumentando a capacidade computacional do microprocessador principal. No presente trabalho, a plataforma de coprocessamento realiza a execução do algoritmo de escalonamento do sistema operacional, desta forma distribuiu-se o gerenciamento temporal das tarefas entre a plataforma IBM-PC e a unidade de co-processamento.

APA, Harvard, Vancouver, ISO, and other styles

4

Muller, Andre Frotta. "Equipamento de biotelemetria para monitoramento em tempo real do teste da caminhada de seis minutos." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2004. http://hdl.handle.net/10183/7330.

Full text

Abstract:

Este estudo visa desenvolver um sistema portátil de radiocomunicação de radiação restrita, indicado para biotelemetria digital de curta distância aplicada ao Teste da Caminhada de Seis Minutos (TC6M) em pacientes com doença pulmonar obstrutiva crônica ou hipertensão pulmonar. A saturação periférica da hemoglobina (SpO2) e a freqüência cardíaca (FC) são monitoradas em tempo real. É utilizada a banda destinada a aplicações médicas, industriais e científicas (ISM), com freqüência de portadora em 916MHz e potência de transmissão de 0,75mW. Este sistema foi projetado para operar através de um enlace half duplex e codificação Manchester NRZ incorporando um protocolo para correção de erros do tipo automatic repeat request error com utilização de um código CRC-16 para detecção de erros. A velocidade máxima de transmissão de dados é de 115.2 kbps. O sistema é constituído de três partes: unidade portátil (Master), unidade estacionária (Slave) e software de visualização em tempo real. A unidade portátil recebe do oxímetro os parâmetros de monitorização que são transmitidos via enlace de rádio-freqüência. A interface da unidade estacionária com o software é feita através da porta de comunicação serial padrão RS-232. Os testes de laboratório e de campo demonstraram que o sistema de biotelemetria é adequado a realizar o TC6M com precisão de SpO2 de ±3 dígitos (com ±1 desvio padrão) e FC de ±3% ambos com taxa de Frame Error Rate < 10-4 (0,01%), sem restrigir os movimentos do usuário durante o processo de monitorização.

APA, Harvard, Vancouver, ISO, and other styles

5

Hexsel, Roberto Andre. "Nucleo multiprocessado para aplicações em tempo-real." [s.n.], 1988. http://repositorio.unicamp.br/jspui/handle/REPOSIP/276539.

Full text

Abstract:

Orientador: Rogerio Drummond
Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação
Made available in DSpace on 2018-07-17T23:29:28Z (GMT). No. of bitstreams: 1 Hexsel_RobertoAndre_M.pdf: 2603589 bytes, checksum: 63a5073b316e9b7dd4121ccfbde1245d (MD5) Previous issue date: 1988
Resumo: Esta Dissertação descreve o núcleo de tempo-real do Multiprocessador para Sistemas de Controle (MSC). O MSC foi desenvolvido no Instituto de Automação do Centro Tecnológico para Informática e possui características que o tornam adequado a aplicações em controle de processos e automação industrial. Estas aplicações exigem respostas rápidas a eventos externos e grande capacidade de processamento. O MSC pode ser configurado para satisfazer as mais diversas aplicações e diferentes níveis de desempenho, desde controladores de robô até gerenciadores de sistemas integrados de manufatura. O MSC é baseado no barramento VME e pode conter um ou mais processadores MC 68000 e zero ou mais processadores Z80. O barramento VME suporta a comunicação de baixo nível entre os programas executados em paralelo pelos processadores. Cada processador (MC 68000) executa o código (aplicativos e NÚCLEO) armazenado em sua memória local, à qual é conectado por um barramento privativo (padrão VMX). A sincronização e comunicação de alto nível entre os programas ocorre através da memória global, a que os processadores tem acesso pelo barramento VME. Os processadores de Entrada/Saída (PE/S) são escravos dos demais processadores. Os PE/S são interligados ao VME por memória dual-port: uma das portas é mapeada como memória global (no VME) e a outra é ligada ao barramento interno do PE/S. O NÚCLEO do MSC é estruturado segundo o modelo estratificado. A unidade lógica de computação é o processo. O mecanismo de sincronização interprocessos é uma extensão de semáforos para uso no ambiente multiprocessado do MSC. O mecanismo de comunicação interprocessos é a troca de mensagens através de caixas postais. A localização (em memória global ou local) dos objetos suportados pelo NÚCLEO é especificada somente na sua criação. Todas as outras operações referenciam apenas aos identificadores dos objetos (números inteiros). Chamamos esta caraçterística de Transparência de Multiprocessamento. Graças a ela, a programação do MSC, um multiprocessador, oferece um grau de dificuldade não maior que aquele apresentado por sistemas multitarefa convencionais. Além disso, se todos os objetos necessários à execução de um programa forem criados num mesmo processo, um aplicativo pode ser transportado para uma máquina com um número diferente de processadores sem alterações no seu código (exceto nos locais onde os objetos/recursos são criados). O NÚCLEO oferece primitivas para a criação e destruição de processos (locais e remotos), operações P e V sobre semáforos, operações sobre conjuntos de armazenadores e troca de mensagens através de caixas postais. Os semáforos possibilitam soluções simples e eficientes para problemas de exclusão mútua e sincronização condicional. As caixas postais permitem a implementação de vários paradigmas de comunicação interprocessos, tais como comunicação síncrona ou assíncrona, "pipes" e "rendezvous".
Abstract: This dissertation describes the real-time kernel for a Multiprocessor aimed at Control Systems Applications (MSC for short). The MSC multiprocessor was developed at Instituto de Automação, Centro Tecnológico para Informática. It has features that make it suitable for applications in industrial process control. These applications demand high throughput and prompt response to external events. The MSC can be configured to solve a wide variety of problems in control and automation, from robot controllers up to supervising chores in flexible manufacturing systems. The MSC is built around a VME bus and may have one or more MC 68000 based processors and zero or more Z80 based I/O processors. The VME bus supports the low leveI communication between the processors. Each processor (MC 68000) executes the code (application and KERNEL) stored in its local memory, to which it is connected, by a private bus (VMX bus). The high leveI synchronization and communication between the programs occurs through the global memory, which is accessed by the processors via the VME bus. The I/O processors interface to the VME bus is a dual ported memory: one port is connected to the global bus (mapped as global memory) and the other is connected to the I/O processor's internal bus. The MSC's KERNEL was designed as a layered structure. The logical unit of computation is the process. The interprocess syhchronization mecanism is an extension to semaphores so they can be used in the distribuited MSC's environrnent. The interprocess communication mecanism is message exchange through mailboxes. The loci (in either global or local memory) of the objects supported by the KERNEL is specified only at its creation. All the other operations upon them refer just to their identifiers (which are integers). We call this feature Multiprocessing Transparency. Thanks to it, the MSC's (a multiprocessor) programming presents no more difficulty than that of conventional multitasking systems. Furthermore, if alI the objects needed to a program's execution are created on one process, this program may be ported to a machine with a different number of processors without any changes to its code (except, of course, to the places where the objects are created). The KERNEL supports primitives for the creation and killing of processes (local and remote ones), P and V operations on semaphores, operations on buffer pools (get, release) and message exchange through mailboxes. The semaphores provide simple and effident solutions to mutual exclusion and condition synchronization problems. The mailboxes allow the implementation of many interprocess communication paradigms, such as synchronous and assynchronous communication, pipes and rendezvous.
Mestrado
Mestre em Ciência da Computação

APA, Harvard, Vancouver, ISO, and other styles

6

Macau, Elbert Einstein Nehrer. "NSDTR : núcleo de sistema distribuído para aplicações de tempo real." Instituto Tecnológico de Aeronáutica, 1993. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1771.

Full text

Abstract:

Neste trabalho, foi arqui teturais destinadas a proposto um conjunto de regras implementaçao de aplicações tempo real em sistemas distribuldos.De modo distribuldas, a permitir a realização de forall desenvolvidas varias tais aplicaçoes ferramentas de "software", tais como um subsistema de troca de mensagens e um nucleo distribuido. Os conceitos e ferramentas apresentados nesta tese foram aplicados com sucesso no desenvolvimento de um sistema de ensaio de ciclagem termica de satelites e seus subsistemas.

APA, Harvard, Vancouver, ISO, and other styles

7

Almeida, Lirio Onofre Baptista de. "Desenvolvimento de instrumentação eletrônica para estudos de codificações neurais no duto óptico em moscas." Universidade de São Paulo, 2006. http://www.teses.usp.br/teses/disponiveis/76/76132/tde-29032007-105503/.

Full text

Abstract:

Este trabalho descreve o projeto e a implementação de instrumentação eletrônica dedicada para neurobiofísica, com foco para pesquisas em codificação neural com invertebrados. Foram desenvolvidos sistemas de tempo real, controlados por computador, para a aquisição de tempos de disparo de spikes neurais oriundos de neurônios do cérebro de moscas, e para a geração de sinais de controle de estímulos visuais gerados a uma taxa de varredura vertical de 500Hz, usado para estimulações visuais em invertebrados. Estes sistemas possuem hardware dedicado, incluindo front end analógico, hardware digital baseado em FPGAs, hospedado em microcomputador IBM/PC compatível, que prove a interface do sistema com o usuário. Dois protótipos foram construídos, sendo o primeiro com ênfase em hardware dedicado, e o segundo com ênfase em sistema operacional de tempo real para controle do hospedeiro. Ambos sistemas estão sendo utilizados no laboratório Dipteralab do IFSC, para o estudo da transmissão da informação no duto óptico da mosca
This work describes the project and implementation of custom build electronic instrumentation to be used in neurobiophysical research, more precisely in neural coding experiments with invertebrates. A hard real time computer controlled integrated system was developed capable to acquire the timestamps of evoked neural spikes of a fly submitted to visual stimuli. The visual stimuli generator is a custom build system connected to the hard real time computer capable to generate images at a frame rate of 500Hz. Dedicated hardware was developed, including an analog front end and FPGA based digital circuits. The IBM/PC compatible computer hosted hardware provides the system interface with the end user. Two prototypes were build, one based on dedicated hardware and the other based on real time routines executed on the host computer. Both systems are in use at the Dipteralab of our institute to study the information transmission of the optic flow signal in fly.

APA, Harvard, Vancouver, ISO, and other styles

8

Senarezi, Diego Portela. "Participação automática do espaço de estados de um MPC robusto para aplicação em tempo real." Instituto Tecnológico de Aeronáutica, 2013. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=2279.

Full text

Abstract:

Uma forma de se possibilitar a aplicação em tempo real de técnicas de controle preditivo robusto (RMPC) em processos de dinâmica rápida de utilizar uma formulação que designa parte do esforço computacional para processos off-line. No caso do RMPC tratado neste trabalho a estratégia se vale do conceito de particionar o espaço de estados através de elipsoides invariantes assintoticamente estáveis para gerar uma sequência de matrizes de ganho de realimentação de modo off-line através de desigualdade matriciais lineares. Essas partições podem ser determinadas off-line e, assim, reduz-se o custo computacional necessário para execução em tempo real. Neste trabalho, apresenta-se um método para a obtenção de uma partição otimizada do espaço de estados que satisfaça estas condições necessárias para a utilização dessa estratégia off-line. O método é baseado no conceito de meta-heurísticas, mais especificamente em algoritmos genéticos, e busca garantir que a partição atenda as condições impostas ao mesmo tempo em que minimiza o custo da lei de controle. Sua utilização possibilitou a aplicação bem sucedida de uma lei de controle robusta em um estudo de caso envolvendo um helicóptero de bancada de três graus de liberdade.

APA, Harvard, Vancouver, ISO, and other styles

9

Carvalho, Fabrício de Araujo. "Receptor GPS em software em tempo real empregando processador de sinais digitais." Instituto Tecnológico de Aeronáutica, 2008. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=973.

Full text

Abstract:

O trabalho apresenta a etapa de correlação em software de um receptor GPS de uso civil. O software do correlator tem como função extrair, em tempo real, os dados de navegação contidos no sinal GPS (CDMA), os quais são necessários para a determinação da posição dos satélites. Este trabalho apresenta também uma revisão das características e da estrutura do sinal GPS, para permite uma melhor compreensão do funcionamento das arquiteturas dos correlatores descritos na literatura e também, desenvolver o simulador de sinais GPS, necessário para testar as etapas de processamento do Correlator. As etapas de Aquisição, Confirmação, Alinhamento e Rastreamento do correlator, bem como os algoritmos de cálculo da envoltória, demodulação, sincronização de bit, extração dos dados de navegação são apresentados. O software utiliza, como plataforma, o DSP STARTER KIT (DSK) disponível no Departamento de Telecomunicações, o qual é composto pelo DSP da família C6000 (TMS320C6711) da Texas Instruments e pelo ambiente de programação Code Composer Studio. O trabalho, como um todo, enfatiza o processamento digital de sinais, focando no desenvolvimento de receptores em software, onde o sinal digital é processado em banda base através de técnicas de programação.

APA, Harvard, Vancouver, ISO, and other styles

10

Piccoli, Leonardo Bisch. "Soluções híbridas de hardware/software para a detecção de erros em systems-on-chip (SoC) de tempo real." Pontifícia Universidade Católica do Rio Grande do Sul, 2006. http://hdl.handle.net/10923/3163.

Full text

Abstract:

Made available in DSpace on 2013-08-07T18:53:10Z (GMT). No. of bitstreams: 1 000385283-Texto+Completo-0.pdf: 3365473 bytes, checksum: 6d08f2f5bffa95bda247cae13c41e5d7 (MD5) Previous issue date: 2006
The always increasing number of critical applications requiring real time systems associated with integrated circuits, high density and the progressive system power supply reduction, has made embedded systems more sensitive to the occurrence of transient faults. Techniques that explore the robustness increase in integrated circuits (SoC) by means of increasing the clock duty-cycle generated by the PLL block, in order to accommodate eventual undesired delays through the logic [1] are possible solutions to increase electronic systems reliability. It is said that such systems use “error avoidance” techniques. Other techniques whose goal is not to avoid fault occurrence, but instead, to detect them, are said “error detection” techniques. This work is focused on the second type of techniques in order to increase electronic systems reliability. In other words, this work proposes the development new techniques to perform fault detection at system runtime. Real-time systems depend not only on the logical computation result, but also on the time at which these results are produced. In this scenario, many tasks are executed and the efficient time scheduling is a great concern. During system execution in electromagnetic interference (EMI) exposed environments, there is the large probability of transient faults occurrence. Thus, the use of fault detection techniques prevents faults from propagating through the system till primary outputs and them producing systems defect (and/or compromising the time characteristic of the system). Basically, these detection techniques are classified in two main categories: solutions based on software and solutions based on hardware. In this context, the goal of this work is to specify and to implement a solution based on software techniques (described in C language and inserted in the RTOS kernel) and/or hardware (described in VHDL language and connected on the processor bus) that is capable of performing real time detection of eventual errors in Systems-on-Chips. The faults considered in this work are these that affect the correct processor control flow. The proposed solution is innovative int the sense of having as target systems, those operating is a preemptive multitasking RTOS environment. Therefore, the proposed techniques perform fault detection based on a hybrid solution that combines software (YACCA [2,3]) with hardware (WDT [4,5], OSLC [6,7] and SEIS [8,9,10]). Several system versions have been proposed and implemented. Then, they were validated in on electromagnetic environment according to the standard IEC 62132-2 [11], witch defines rules for testing integrated circuits under radiated EMI. The obtained results demonstrate that the proposed methodology is very efficient, since it yields a high fault detection coverage higher than those proposed by other methodology on the literature. In other works, the proposed work associates the smallest system performance degradation with the smallest memory overhead and the highest fault detection coverage.
Nos últimos anos, o crescente aumento do número de aplicações críticas envolvendo sistemas de tempo real aliado ao aumento da densidade dos circuitos integrados e a redução progressiva da tensão de alimentação, tornou os sistemas embarcados cada vez mais susceptíveis à ocorrência de falhas transientes. Técnicas que exploram o aumento da robustez de sistemas em componentes integrados (SoC) através do aumento do ciclo de trabalho do sinal de relógio gerado por um bloco PLL para acomodar eventuais atrasos indesejados da lógica [1] são possíveis soluções para aumentar a confiabilidade de sistemas eletrônicos. Diz-se que estes sistemas utilizam técnicas de “error avoidance”. Outras técnicas cujo objetivo não é o de evitar falhas, mas sim o de detectá-las, são ditas técnicas de “error detection”. Este trabalho aborda esse segundo tipo de técnica para aumentar a confiabilidade de sistemas eletrônicos; ou seja, aborda o desenvolvimento de técnicas que realizam a detecção de erros em tempo de execução do sistema. Sistemas de tempo real não dependem somente do resultado lógico de computação, mas também no tempo em que os resultados são produzidos. Neste cenário, diversas tarefas são executadas e o escalonamento destas em função de restrições temporais é um tema de grande importância. Durante o funcionamento destes sistemas em ambientes expostos à interferência eletromagnética (EMI), existe a enorme probabilidade de ocorrerem falhas transientes. Assim, a utilização de técnicas capazes de detectar erros evita que dados errôneos se propaguem pelo sistema até atingir as saídas e portanto, produzindo um defeito e/ou comprometendo a característica temporal do sistema. Basicamente, as técnicas de detecção são classificadas em duas categorias: soluções baseadas em software e soluções baseadas em hardware. Neste contexto, o objetivo principal deste trabalho é especificar e implementar uma solução baseada em software (descrito em linguagem C e inserida no núcleo do Sistema Operacional de Tempo Real - RTOS) ou baseada em hardware (descrito em linguagem VHDL e conectada no barramento do processador) capaz de detectar em tempo de execução eventuais erros devido a falhas ocorridas no sistema. As falhas consideradas neste trabalho são aquelas que afetam a execução correta do fluxo de controle do programa. A solução proposta é inovadora no sentido de se ter como alvo sistemas SoC com RTOS multitarefa em ambiente preemptivo. A solução proposta associa a estes sistemas, técnicas híbridas de detecção de erros: baseadas em software (YACCA [2,3]) e em hardware (WDT [4,5], OSLC [6,7] e SEIS [8,9,10]). Diferentes versões do sistema proposto foram implementadas. Em seguida, foram validadas em um ambiente de interferência eletromagnética (EMI) segundo a norma IEC 62132-2 [11] que define regras para os testes de circuitos integrados expostos à EMI irradiada. A análise dos resultados obtidos demonstra que a metodologia proposta é bastante eficiente, pois apresenta uma alta cobertura de falhas e supera os principais problemas presentes nas soluções propostas na literatura. Ou seja, associa uma menor degradação de desempenho com um menor consumo de memória e uma maior cobertura de falhas.

APA, Harvard, Vancouver, ISO, and other styles

11

Zabeu, Maria Cristina Amim. "Um modelo para configuração de nucleos para tempo real." [s.n.], 1989. http://repositorio.unicamp.br/jspui/handle/REPOSIP/261549.

Full text

Abstract:

Orientador : Mauricio Ferreira Magalhães
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica
Made available in DSpace on 2018-07-14T03:57:30Z (GMT). No. of bitstreams: 1 Zabeu_MariaCristinaAmim_M.pdf: 7357754 bytes, checksum: 6c53feef0f2581b458cffec6a58f8b75 (MD5) Previous issue date: 1989
Resumo: Este trabalho propõe um modelo para o desenvolvimento de núcleos de tempo real de forma a configurá-Ios de acordo com as necessidades das aplicações que os utilizam. A configuração do núcleo pode ser feita com o uso de um sistema baseado em tabelas, ou então com um sistema baseado em conhecimento (sistema especialista); ambos são delineados neste trabalho. São discutidos também uma implementação de um núcleo de acordo com o modelo proposto e uma particularização para uma dada aplicação (implementação de protocolos)
Abstract: A model for the development of real-time kernels is proposed, in order to make feasible their configuration to meet application needs. This configuration is discussed and two methods are given, one based on information tables and the other based in knowledge-based systems. A prototype implementation is also discuted, as well as the kernel specification to an application (protocol implementation)
Mestrado
Automação
Mestre em Engenharia Elétrica

APA, Harvard, Vancouver, ISO, and other styles

12

Adán, Coello Juan Manuel. "Suporte de tempo real para um ambiente de programação concorrente." [s.n.], 1986. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259626.

Full text

Abstract:

Orientador : Mauricio Ferreira Magalhães
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas
Made available in DSpace on 2018-07-14T03:00:24Z (GMT). No. of bitstreams: 1 AdanCoello_JuanManuel_M.pdf: 4540458 bytes, checksum: a95fda9fbdf71fd60ffaddcc98159b7c (MD5) Previous issue date: 1986
Resumo: Este trabalho apresenta a implementação do suporte de tempo real de um ambiente orientado ao desenvolvimento de software para aplicações de controle de processos. A construção de um programa de aplicação neste ambiente divide-se em duas etapas: a programação dos módulos que implementam as funções do sistema e a configuração da aplicação a partir dos módulos disponíveis
Abstract: This work presents the real time support implementation of an environment oriented to software development for process control applications. An application program construction in this environment is divided into two phases: the programming of modules that implement system functions, and, application configuration using available modules
Mestrado
Mestre em Engenharia Elétrica

APA, Harvard, Vancouver, ISO, and other styles

13

Guarita, Fábio Chiocchetti. "Avaliação da arquitetura CUDA para síntese de imagens SAR operando em tempo real." Instituto Tecnológico de Aeronáutica, 2010. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=3024.

Full text

Abstract:

A geração e processamento de imagens em computadores envolve o processamento de quantidades massivas de elementos de imagem. Devido à grande demanda do mercado de entretenimento, as unidades de processamento gráfico, ou GPUs, evoluiram muito nas últimas décadas, caracterizando-se pela operação com grandes volumes de dados e pelo paralelismo massivo, atingindo volumes de operações superiores aos das CPUs. As GPUs foram concebidas inicialmente para o processamento gráfico e renderização de imagens 3D. Contudo, recentemente, fornecedores de hardware gráfico possibilitaram que programadores desenvolvessem código de propósito geral para suas arquiteturas por meio de interfaces específicas de programação. O novo uso para essas arquiteturas tornou-se muito interessante onde quer que processamento massivo, repetitivo e paralelizável fosse necessário. Neste trabalho apresenta-se uma discussão sobre as vantagens e desvantagens derivadas do uso da tecnologia CUDA para acelerar o processamento de dados brutos de um radar de abertura sintética (SAR) operando em tempo real. Propõe-se um modo de processamento em tempo real baseado na divisão dos dados brutos em blocos, ressaltando os ganhos e custos desta abordagem. Também são propostos critérios de viabilidade para esse modo de processamento baseado no tempo de processamento dos blocos e nos dados do sensor SAR. É introduzida a tecnologia GPGPU (General Purpose computing on Graphics Processing Unit) representada pelo CUDA. Além disso, apresentam-se uma descrição do processamento SAR, o paradigma GPGPU e a tecnologia CUDA. Apresentam-se também a implementação do processador SAR Range-Doppler em CPU (single-thread) e em CUDA e o seu teste em experimentos comparando o desempenho de execução de cada implementação e a análise da viabilidade de processamento nos termos definidos neste trabalho. Os resultados experimentais demonstram um ganho considerável de desempenho utilizando-se o CUDA, apontando-o como arquitetura propícia para síntese de imagens SAR de tempo real.

APA, Harvard, Vancouver, ISO, and other styles

14

Matias, Paulo. "Discriminação em tempo real de sinais de peixes elétricos pulsadores usando FPGAs." Universidade de São Paulo, 2016. http://www.teses.usp.br/teses/disponiveis/76/76132/tde-01042016-144148/.

Full text

Abstract:

Peixes elétricos de campo fraco comunicam-se por meio de descargas elétricas de forma de onda estereotipada, variando somente o intervalo entre pulsos de acordo com a informação a ser transmitida. Esse mecanismo de codificação é similar ao encontrado em diversos circuitos de neurônios conhecidos, o que torna esses animais excelentes modelos para o estudo de sistemas de comunicação naturais, permitindo experimentos que envolvem tanto aspectos comportamentais como neuroetológicos. É um desafio realizar análises de dados coletados de mais de um peixe nadando livremente, pois os padrões de descargas de órgão elétrico (DOE) dependem da posição dos animais e de suas orientações com relação aos eletrodos de medida. Contudo, como cada peixe emite uma forma de onda de DOE característica, ferramentas computacionais podem ser empregadas para associar cada DOE ao respectivo peixe. Neste trabalho, descrevemos um método computacional capaz de reconhecer DOEs de pares de peixes usando vetores de características normalizados, obtidos aplicando a transformada de Fourier e a transformada complexa de dupla árvore de pacote wavelet. Empregamos máquinas de vetores de suporte como classificadores, e um algoritmo de regra de continuidade permite resolver problemas causados por DOEs sobrepostas e saturação de sinais. Procedimentos de validação com Gymnotus sp. mostraram que as DOEs podem ser atribuídas corretamente a cada peixe com apenas dois erros por milhão de descargas. Para permitir que esse processo de discriminação ocorra em tempo real, implementamos uma arquitetura de hardware dedicada e maciçamente paralela em um field programmable gate array (FPGA) para executar a etapa de maior esforço computacional do algoritmo de discriminação. Como resultado, obtivemos um sistema híbrido de hardware e software de tempo real que foi capaz de atender a um requisito de latência máxima de 1 ms, o que permite mimetizar o tempo de resposta de importantes sistemas sensoriais elétricos de Gymnotus sp. Com o auxílio de nossa instrumentação, diversos experimentos com realimentação poderão ser propostos, permitindo que um modelo computacional interaja com dois peixes em uma preparação in vivo naturalística.
Pulse-type weakly electric fishes communicate through electrical discharges with a stereotyped waveform, varying solely the interval between pulses according to the information being transmitted. This simple codification mechanism is similar to the one found in various known neuronal circuits, which renders these animals as good models for the study of natural communication systems, allowing experiments involving behavioral and neuroethological aspects. Performing analysis of data collected from more than one freely swimming fish is a challenge since the detected electric organ discharge (EOD) patterns are dependent on each animal´s position and orientation relative to the electrodes. However, since each fish emits a characteristic EOD waveform, computational tools can be employed to match each EOD to the respective fish. In this work we describe a computational method able to recognize fish EODs from dyads using normalized feature vectors obtained by applying Fourier and dual-tree complex wavelet packet transforms. We employ support vector machines as classifiers, and a continuity constraint algorithm allows us to solve issues caused by overlapping EODs and signal saturation. Validation procedures with Gymnotus sp. showed that EODs can be assigned correctly to each fish with only two errors per million discharges. In order to allow this discrimination process to occur in real-time, we implemented a massively parallel application-specific hardware architecture in a field programmable gate array (FPGA) to run the discrimination algorithm step whose computational effort is the highest among the others. As a result, we obtained a hardware and real-time software co-design that was able to meet a maximum latency requirement of 1 ms, allowing it to mimic the response time of major electrical sensory systems of Gymnotus sp. Our instrumentation will enable the proposal of several novel experiments with closed-loop feedback, allowing a computer model to interact with two fish in a naturalistic in vivo preparation.

APA, Harvard, Vancouver, ISO, and other styles

15

Cutri, Rodrigo. "Método de extração em tempo real de seqüência positiva, negativa e/ou harmônicos." Universidade de São Paulo, 2007. http://www.teses.usp.br/teses/disponiveis/3/3143/tde-01042008-182014/.

Full text

Abstract:

Harmônicos e desequilíbrios podem causar uma série de problemas a equipamentos conectados a rede elétrica. Este trabalho propõe um método de extração em tempo real das componentes de seqüência positiva, negativa e/ou harmônicos que não requer transformações de coordenadas ou filtragem de sinais. O método proposto é verificado via simulação numérica e implementado experimentalmente em um DSP. Como exemplos de aplicação apresentam-se: a simulação de um Filtro Ativo de Potência utilizando-se um conversor do tipo fonte de tensão operando em PWM e um Relé de Seqüência Negativa.
Harmonics and unbalances cause several problems to equipments connected to AC mains. This work proposes a real time method to obtain the positive and negative sequence components and/or harmonics that requires no coordinate transformation neither signal filtering. Numerical simulation and experimental results are shown to validate the proposed method. As examples of application an Active Power Filter using a voltage source converter operating with PWM and an Negative Sequence Power Relay are presented.

APA, Harvard, Vancouver, ISO, and other styles

16

Delatin, Evandro do Nascimento. "Um sistema de detecção de intrusão em tempo real para redes IEEE 802.11." Instituto Tecnológico de Aeronáutica, 2006. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=331.

Full text

Abstract:

Nos últimos anos, as redes locais cabeadas têm sido estendidas através de redes sem fio. A vantagem desse tipo de rede é que as empresas economizam custo em infra-estrutura e conseguem prover mobilidade e flexibilidade para os usuários. Entretanto as redes sem fio estão sujeitas a ataques devido ao uso de ondas de rádio como meio de transmissão. Apesar do IEEE ter definido o WEP como mecanismo de segurança ele não é suficientemente seguro. Algumas soluções como sistemas de detecção de intrusão são desenvolvidas para mitigar as fraquezas do WEP. Um sistema de detecção de intrusão sem fio é uma ferramenta que captura todas as comunicações locais sem fio e gera alertas baseados em assinaturas pré-definidas ou anomalias no tráfego. Os sistemas existentes de código aberto atualmente são pré-definidos em termos de assinatura ou têm restrições nos tipos de ataques que podem detectar. Neste trabalho é proposto um sistema de detecção de intrusão em tempo real que detecta a presença de elementos não autorizados tais como usuários, pontos de acesso, ferramentas de Wardriving e ataques de negação de serviço.

APA, Harvard, Vancouver, ISO, and other styles

17

Vignochi, Luciano. "Método para elaborar programas de capacitação de equipes de operação em tempo real do sistema elétrico brasileiro." reponame:Repositório Institucional da UFSC, 2016. https://repositorio.ufsc.br/xmlui/handle/123456789/168219.

Full text

Abstract:

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia de Produção, Florianópolis, 2016
Made available in DSpace on 2016-09-20T05:04:11Z (GMT). No. of bitstreams: 1 339936.pdf: 5654927 bytes, checksum: 65f54cfdf70bbba50da74272b3439629 (MD5) Previous issue date: 2016
Operações em tempo real são manobras com decisões em condições de incerteza, pressão de tempo e interferência de eventos inesperados. O controle de sistemas de potência prevê o fornecimento seguro, qualificado de energia e a restauração rápida da rede durante atividades de rotina e emergências. Demanda capacitações que abordem conhecimentos técnicos, habilidades e atitudes de autocontrole e prevenção contra o estresse. O controle da operação e a capacitação das equipes estão regulamentados e normatizados. No Brasil, a estrutura público-privada e a dimensão continental da rede dificultam a consolidação de um padrão de capacitação. Este estudo teve o objetivo de desenvolver um método para elaborar programas de capacitação de equipes de operação em tempo real do Sistema Elétrico Brasileiro (SEB). Por meio de revisão bibliográfica foram levantados problemas enfrentados pelas equipes de operação, técnicas de identificação de necessidades e ferramentas de capacitação. A pesquisa foi aplicada, qualitativa, exploratória e descritiva. Foram coletados dados de duas experiências de capacitação: (1) Escuela Corporativa de Red Eléctrica de España (ECRE) e (2) de quatro empresas na Região Sul do SEB - O ONS, a ELETROSUL, a COPEL e a CELESC. A partir da teoria, foi organizada uma estrutura de, com três categorias: Infraestrutura da rede e tecnologia; Formação dos operadores e Processos de capacitação em conformidade com padrões internacionais. Lacunas entre as experiências auxiliaram a sugerir itens ao método para elaborar programas de capacitação adequados à operação do SEB. O método compreende as etapas Problemática, Contexto, Levantamento de necessidades, Escolha das técnicas de capacitação, Programa de capacitação e Avaliação. Foram sugeridos módulos de capacitação e protocolos de avaliação de competências comportamentais dos operadores. O Método foi validado por 16 especialistas dos centros do ONS. Cerca de 81% mostraram-se satisfeitos e 75% atribuíram nota 8 ou 9 para o método. Como resultado principal redesenhou-se o Método para elaborar capacitações segundo o grau de importância atribuído pelos especialistas aos itens das etapas. Testar os resultados em empresas de energia do Brasil, outros países da América Latina e estudos quantitativos são oportunidades para pesquisas futuras, entre outras.

Abstract: Real-time operations are maneuvers with decisions under conditions of uncertainty, time pressure and interference from unexpected events. The control of power systems requires safe, qualified energy supply and fast restoration of the network in routine activities and emergencies. The control of the operation and the training of teams are regulated and standardized. In Brazil, the public-private structure and the continental dimension of the network hinder the consolidation of a pattern of training. This study aimed to develop a method to elaborate training programs for real time operation teams of Brazilian Power System. Through a literature review have been raised problems faced by operation teams, techniques for identification of necessary skills and tools to training. The research was applied, qualitative, exploratory and descriptive. Data were collected from two training experiences. First, of the Escuela Corporativa de Red Eléctrica de España. The second involved four companies in the southern region of the Brazilian Power System: ONS, ELETROSUL, COPEL and CELESC. Since gaps between the experiences, was suggested a method to elaborate training programs appropriate to Brazilian Power System with the following structure: problems, context, needs assessment, choice of training techniques, training program and evaluation. Were suggested training modules and evaluation protocols of behavioral skills. Sixteen experts from the ONS operation centers validated the method. About 81% were satisfied and 75% gave score 8 or 9 for the method. The main result was the method to elaborate training programs redesigned according to the degree of importance attributed by experts to the items that compose the method. Test the method for training programs in energy companies in Brazil, other countries in Latin America and quantitative studies are opportunities for future research, among others.

APA, Harvard, Vancouver, ISO, and other styles

18

Nakano, Walter Issamu Azevedo. "Proposta de detecção de falhas para sistemas de tempo real com escalonamento rate monotonic." Instituto Tecnológico de Aeronáutica, 2010. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1126.

Full text

Abstract:

Sistemas eletrônicos embarcados de satélites sofrem grandes cargas de radiações ionizantes, afetando diretamente o silício, criando alta probabilidade de falhas no sistema, advindos de panes transientes e permanentes nos circuitos integrados. Devido ao ambiente hostil em que operam sistemas embarcados espaciais, soluções de robustez são necessárias para o aumento da tolerância a falhas. Neste cenário, a detecção de falhas ajuda o sistema a tomar atitudes de emergência para que a operação não seja prejudicada por completo, nestes casos, consideradas catastróficas, devido o elevado custo associado ao desenvolvimento e produto. Este trabalho tem a finalidade propor uma técnica para sistemas embarcados de tempo real, que possa ser capaz de detectar falhas no nível de tarefas, especificamente com a utilização do Kernel de Tempo Real para Sistemas Multiprocessadores - RTEMS. A técnica proposta foi baseada no projeto de satélite universitário ITASAT, que propõe na arquitetura de hardware um processador operacional em conjunto com um redundante a frio (cold standby). Esses processadores são supervisionados por um arbitrador, ou seja, um terceiro processador que em caso de falha do processador nominal, deve tomar a decisão de entrar em modo emergencial ou acionar o processador redundante. Sistemas Embarcados de Tempo Real utilizam-se de algoritmos de escalonamento que definem a próxima tarefa a ser executada. Essas tarefas podem possuir deadlines rígidos ou moderados. Falhas em tarefas com períodos rígidos ocasionam a perda do sistema por completo. O kernel de tempo real RTEMS é dotado de uma estrutura de dados que possui os dados mínimos das tarefas, para que possam ser executadas e escalonadas corretamente. Estes dados podem ser externalizados por hardware através de portas de E/S na ocasião do chaveamento de contexto, que ocorre em toda troca de tarefa na CPU (troca de contexto). Propõe-se nesse trabalho a captação desses dados para efetuar análises de detecção de falhas, através do comportamento das tarefas que estão sendo executadas no sistema em tempo real.

APA, Harvard, Vancouver, ISO, and other styles

19

Gois, Alexandre de Souza. "Processador SAR em tempo real para geração de imagens digitais." [s.n.], 2004. http://repositorio.unicamp.br/jspui/handle/REPOSIP/258940.

Full text

Abstract:

Orientador: Hugo Enrique Hernandez Figueroa
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação
Made available in DSpace on 2018-08-03T21:34:13Z (GMT). No. of bitstreams: 1 Gois_AlexandredeSouza_M.pdf: 4714370 bytes, checksum: 858c01cc7d73f6988d7f02c5b7a91c3e (MD5) Previous issue date: 2004
Mestrado

APA, Harvard, Vancouver, ISO, and other styles

20

Botelho, Neto Gutenberg Pessoa. "Aprendizado por esforço aplicado ao combate em jogos eletrônicos de estratégia em tempo real." Universidade Federal da Paraíba, 2014. http://tede.biblioteca.ufpb.br:8080/handle/tede/6128.

Full text

Abstract:

Made available in DSpace on 2015-05-14T12:36:51Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 4482656 bytes, checksum: 11b85e413d691749edd8d5be0d8f56d4 (MD5) Previous issue date: 2014-03-28
Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES
Electronic games and, in particular, real-time strategy (RTS) games, are increasingly seen as viable and important fields for artificial intelligence research because of commonly held characteristics, like the presence of complex environments, usually dynamic and with multiple agents. In commercial RTS games, the computer behavior is mostly designed with simple ad hoc, static techniques that require manual definition of actions and leave the agent unable to adapt to the various situations it may find. This approach, besides being lengthy and error-prone, makes the game relatively predictable after some time, allowing the human player to eventually discover the strategy used by the computer and develop an optimal way of countering it. Using machine learning techniques like reinforcement learning is a way of trying to avoid this predictability, allowing the computer to evaluate the situations that occur during the games, learning with these situations and improving its behavior over time, being able to choose autonomously and dynamically the best action when needed. This work proposes a modeling for the use of SARSA, a reinforcement learning technique, applied to combat situations in RTS games, with the goal of allowing the computer to better perform in this fundamental area for achieving victory in an RTS game. Several tests were made with various game situations and the agent applying the proposed modeling, facing the game's default AI opponent, was able to improve its performance in all of them, developing knowledge about the best actions to choose for the various possible game states and using this knowledge in an efficient way to obtain better results in later games
Jogos eletrônicos e, em especial, jogos de estratégia em tempo real (RTS), são cada vez mais vistos como campos viáveis e importantes para pesquisas de inteligência artificial por possuírem características interessantes para a área, como a presença de ambientes complexos, muitas vezes dinâmicos e com múltiplos agentes. Nos jogos RTS comerciais, o comportamento do computador é geralmente definido a partir de técnicas ad hoc simples e estáticas, com a necessidade de definição manual de ações e a incapacidade de adaptação às situações encontradas. Esta abordagem, além de demorada e propícia a erros, faz com que o jogo se torne relativamente previsível após algum tempo, permitindo ao jogador eventualmente descobrir a estratégia utilizada pelo computador e desenvolver uma forma ótima de enfrentá-lo. Uma maneira de tentar combater esta previsibilidade consiste na utilização de técnicas de aprendizagem de máquina, mais especificamente do aprendizado por reforço, para permitir ao computador avaliar as situações ocorridas durante as partidas, aprendendo com estas situações e aprimorando seu conhecimento ao longo do tempo, sendo capaz de escolher de maneira autônoma e dinâmica a melhor ação quando necessário. Este trabalho propõe uma modelagem para a utilização de SARSA, uma técnica do aprendizado por reforço, aplicada a situações de combate em jogos RTS, com o objetivo de fazer com o que o computador possa se portar de maneira mais adequada nessa área, uma das mais fundamentais para a busca da vitória em um jogo RTS. Nos testes realizados em diversas situações de jogo, o agente aplicando a modelagem proposta, enfrentando o oponente padrão controlado pela IA do jogo, foi sempre capaz de melhorar seus resultados ao longo do tempo, obtendo conhecimento acerca das melhores ações a serem tomadas a cada momento decisório e aproveitando esse conhecimento nas suas partidas futuras

APA, Harvard, Vancouver, ISO, and other styles

21

Trofino, Sérgio Henrique. "Implementação de um processador SAR Range-Doppler em um computador de propósito geral visando operação em tempo real." Instituto Tecnológico de Aeronáutica, 2014. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=3039.

Full text

Abstract:

O uso de radares de imageamento, como o radar de abertura sintética (SAR, do inglês: Synthetic Aperture Radar), tem sido cada vez mais comum. Eles podem ser encontrados em sistemas de alto custo como plataformas orbitais ou até em veículos aéreos não tripulados. A demanda crescente na obtenção de informações para tomada de decisões em curto espaço de tempo e avaliação da imagem em tempo real remete ao desafio do processamento de imagens SAR em tempo real. Diversas plataformas de hardware podem ser empregadas para o processamento de imagens SAR em tempo real - processadores de sinais digitais, unidade de processamento gráfico ou hardwares programáveis. Neste trabalho, propõe-se o uso de um computador de propósito geral para realizar a tarefa de processar e exibir a imagem SAR focalizada em tempo suficiente de modo que não haja acúmulo de dados sem processamento. Os testes realizados apresentam promissores resultados para o emprego desta plataforma de baixo custo em operações com aeronaves.

APA, Harvard, Vancouver, ISO, and other styles

22

Hsieh, Yi Zung. "Estudo e analise de algoritmos de escalonamento para aplicações de tempo real critico." [s.n.], 1991. http://repositorio.unicamp.br/jspui/handle/REPOSIP/261547.

Full text

Abstract:

Orientador: Mauricio F. Magalhães
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica
Made available in DSpace on 2018-07-13T22:54:12Z (GMT). No. of bitstreams: 1 Hsieh_YiZung_M.pdf: 7322412 bytes, checksum: a256acb27a523ba0592d2046e46481a3 (MD5) Previous issue date: 1991
Resumo: As restrições de temporização dos processos num sistema de tempo real crítico (Hard Real Time System - HRTS) é um fator da máxima importância; os problemas de escalonamento geralmente envolvem a garantia da exequibilidade dentro das limitações impostas pelas aplicações e, conforme a relação interprocessos dentro de um sistema, aumenta-se o grau de complexidade do escalonador. Neste trabalho, será realizada uma série de análises sobre os problemas verificados diferentes. Nos escalonadores de HRTS exercitados em seis ambientes representantes de Os duas estudos estão concentrados sobre dois escalonadores categorias diferentes o escalonador estático "Taxa Monotônica" e o escalonador dinâmico "Earliest Deadline"; seus desempenhos são discutidos e questionados de diversas maneiras durante as respectivas apresentações; algumas propostas também serão levantadas visando a melhoria dos algoritmos de escalonamento
Mestrado
Mestre em Engenharia Elétrica

APA, Harvard, Vancouver, ISO, and other styles

23

Guimarães, Eliane Gomes. "A distribuição do ambiente para desenvolvimento de software tempo real- STER." [s.n.], 1990. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259623.

Full text

Abstract:

Orientador: Mauricio F. Magalhães
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica
Made available in DSpace on 2018-07-13T21:56:53Z (GMT). No. of bitstreams: 1 Guimaraes_ElianeGomes_M.pdf: 10248156 bytes, checksum: f866147dab4814591415f2553968fe66 (MD5) Previous issue date: 1990
Resumo: Este trabalho apresenta a implementação de um ambiente para programação distribuída de tempo real baseado na troca de mensagens - STER. O ambiente destina-se, fundamentalmente, a aplicações na área de sistemas distribuídos em automação industrial. OSTER proporciona uma abordagem baseada em linguagem para a programação de aplicações distribuídas, diferente de alguns sistemas existentes que proporcionam somente a conexão de sistemas autônomos. A abordagem utilizada reduz a complexidade na construção de aplicações distribuídas proporcionando modularidade, concorrência, comunicação e sincronização, integradas na estrutura de uma única linguagem. As suas principais características traduzem-se em: programação modular; independência dos módulos da aplicação relativamente ao fato da arquitetura alvo ser centralizada ou distribuída; possibilidades de reconfiguração dinâmica e de tolerância a falhas. O STER proporciona um conjunto de ferramentas para a compilação, configuração, depuração e execução de programas em um ambiente distribuído. O desenvolvimento de um programa de aplicação divide-se em duas etapas: a programação dos módulos que implementam as funções do sistema e a configuração da aplicação a partir dos módulos disponíveis. O ambiente consiste basicamente de uma metodologia; de um Núcleo Operacional Distribuído Tempo Real (NOD); e de duas linguagens: a Linguagem de Programação de Módulos (LPM) e a Linguagem de Configuração de Módulos (LCM). A LCM é utilizada para especificar a configuração de componentes de software em estações lógicas, o que proporciona uma descrição de configuração concisa e facilita o reuso dos módulos componentes em configurações diferentes. As aplicações são construídas a partir de uma ou mais estações lógicas interconectadas.A versão implementada permite a execução de aplicações distribuídas em equipamentos compatíveis com o IDM-PC, interligados por rede local. Atualmente, o ambiente suporta apenas configuração estática das aplicações. Uma evolução do trabalho é a extensão do ambiente de forma a suportar a reconfiguração dinâmica e o transporte do STER para estações de trabalho executando sistemas UNIX
Abstract: This work presents the implementation of the environment to distributed real time programming based on message passing - STER. The main application area of the environment is Distributed Systems in Industrial Automation. The STER provides a language-based approach to build dístributed applications, unlike of existing systems which merely provi de interconnection of autonomous systems. The approach used reduce the complexity of constructing distributed applications by providing modularity, concurrency, synchronisation and communication facilities integrated into a single language. The characteristics of this environment are: modular programming, applications modules independent of the target hardware architecture (centralized or distributed); possibilities of dynamic reconfiguration and fault-tolerance. The STER provides a set of tools for program compilation, configuration, debugging and execution in a distributed environment. The development of an application program consists of two phases: the programming of modules that implement system functions and the configuration of the application using available modules. This environment integrares a design methodology; a Real Time Distributed Kemel (NOD) and the two languages: the Modules Programming Language (LPM) and the Modules Configuration Language (LCM). The LCM is employed to specify the configuration of software components into logical stations. This provides a concise configuration and facilitates the re-use of modules components in different configurations. Aplications are constructed as sets of one or more interconnected logical stations. The version implemented allows distributed applications running on ffiM-PC compatible equipaments, interconnected via local networks. Currently, the environment suppons only static configuration of the applications. Future steps related to the continuity of this work should include the suppon of dynamic reconfiguration and the transpon of STER' s tools to UNIX operating systems based workstations
Mestrado
Mestre em Engenharia Elétrica

APA, Harvard, Vancouver, ISO, and other styles

24

Geus, Paulo Lício de 1956. "Arquitetura de um microcomputador para controle de processos concorrentes em tempo real." [s.n.], 1985. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259612.

Full text

Abstract:

Orientador: Mario Jino
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas
Made available in DSpace on 2018-07-15T00:27:01Z (GMT). No. of bitstreams: 1 Geus_PauloLiciode_M.pdf: 1691127 bytes, checksum: aef71a0657fedc22b59e437b8638c86b (MD5) Previous issue date: 1985
Resumo: Este trabalho descreve. Modificações introduzidas sobre a arquitetura existente de um microcomputador modular para atender requisitos de novas aplicações propostas. Tais aplicações envolvem aquisição de dados e processamento em tempo rea1 , além do gerenciamento de um grande número de interfaces de comunicação série. O objetivo procurado foi a obtenção de um sistema com baixo tempo de resposta a eventos assíncronos, otimização do fluxo de dados e boa taxa de processamento, dentro das limitações de gerenciamento de memória implícitas à CPU"de 8 bits utilizada. As principais modificações de hardware introduzidas são: uma unidade de gerenciamento de memória. com página.s de 4 Kbytes é 64 contextos de paginação residentes; um esquema de interrupções vetorizadas (família Z80) para a identificação automática de até 128 eventos diferentes; um controlador de DMA dispondo de 11 canais independentes com acesso ao espaço total de 1 Mbyte do microcomputador.
Abstract: This work describes enhancements made over the existing architecture of a modular microcomputer to support the requirements of proposed new applications. Such applications involve data aquisition and real-time processing, as well as the management of several serial communication interfaces. The desired goal was to get a system with low response time to asynchronous events, optimized data flow and good throughput, within the memory management limitations implied by the use of an 8 bit CPU. The main hardware alterations are: a memory-management unit with 4K byte pages and 54 resident pagination contexts; a vectorized interrupt scheme (Z80 family) for automatic identification of up to 128 different events; a DMA controller supporting 11 independent channels, with access to the full 1 Mbyte space of the microcomputer.
Mestrado
Mestre em Engenharia Elétrica

APA, Harvard, Vancouver, ISO, and other styles

25

Bragança, Breno Gervásio. "Preparação e performance de obras para percussão e mediação tecnológica: questões e relações entre o percussionista e a eletrônica em tempo real." Universidade Federal de Goiás, 2017. http://repositorio.bc.ufg.br/tede/handle/tede/7567.

Full text

Abstract:

Submitted by Cássia Santos (cassia.bcufg@gmail.com) on 2017-07-06T11:39:27Z No. of bitstreams: 2 Dissertação - Breno Gervásio Bragança - 2017.pdf: 16896954 bytes, checksum: cd58f68997b0f749202787ff6eed6467 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5)
Approved for entry into archive by Luciana Ferreira (lucgeral@gmail.com) on 2017-07-10T14:35:42Z (GMT) No. of bitstreams: 2 Dissertação - Breno Gervásio Bragança - 2017.pdf: 16896954 bytes, checksum: cd58f68997b0f749202787ff6eed6467 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5)
Made available in DSpace on 2017-07-10T14:35:42Z (GMT). No. of bitstreams: 2 Dissertação - Breno Gervásio Bragança - 2017.pdf: 16896954 bytes, checksum: cd58f68997b0f749202787ff6eed6467 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2017-03-31
Fundação de Amparo à Pesquisa do Estado de Goiás - FAPEG
This research is divided in two parts: (1) Artistic Production and (2) Article. The first part presents the repertoire and programs notes of pieces chosen for two recitals needed for the conclusion of the research - the first on July fifteen, two thousand sixteen at seven p.m, and the second on March thirty-one, two thousand sixteen at twelve p.m - and other concerts and performances related to the research. The second part propose to approach issues related to the preparation and performance of pieces for percussion and technological mediation, with emphasis in the relationship between the percussionist and the live electronics, starting from preparation and performance of two chosen pieces, namely, `Vibraphone and Electronics' (2012), from Baljinder Sekhon and `SprachSchlag' (2000), from Hans Tutschku. Practical issues, both of relationship between percussionist and electronics as between the percussionist and the instrumental part will be addressed. We also discuss some conceptual issues of the performance, not only the referenced pieces per si, but the repertoire for percussion and live electronics raise. We conclude that the preparation and performance of the chosen works offered challenges regarding both instrumental performance and electronic mediation, but they provided interesting and valid aesthetic experiences and proved to be a response to the technology and society of our time. The historical parallels between the classical western percussion and electronic music, such as aesthetic interest and mutual important composers, jointly with the learning of new techniques and the handling of different instruments and objects present in the canonical repertoire of the percussion are of great value to the musician who works with the repertoire with electronics, which leaves the percussionist in a position of privilege, where some of the skills developed in his metier are also shared with the metier of electronic music.
A pesquisa é dividida em duas partes: (1) Produção Artística e (2) Artigo. A primeira parte apresenta o repertório e notas de programas das obras escolhidas para os dois recitais necessários à conclusão da pesquisa - o primeiro realizado no dia vinte e cinto de Junho de dois mil e dezesseis às dezenove horas e o segundo realizado no dia trinta e um de Março de dois mil e dezessete às doze horas - e demais concertos e performances relacionadas à pesquisa. A segunda parte propõe abordar questões referentes à preparação e performance de obras para percussão e mediação tecnológica, com ênfase na relação entre o percussionista e a eletrônica em tempo real, a partir da preparação e performance de duas obras escolhidas, a saber: Vibraphone and Electronics (2012), do compositor Baljinder Sekhon e SprachSchlag (2000), do compositor Hans Tutschku. Questões de caráter prático tanto da relação do percussionista com a eletrônica quanto com a parte instrumental são abordados. Discutimos também algumas questões conceituais que a performance, não só das obras referenciadas acima, mas do repertório para percussão e eletrônica em tempo real levanta. Concluímos que a preparação e performance das obras escolhidas ofereceram desafios referentes, tanto à performance instrumental quanto à mediação eletrônica, porém proporcionaram experiências estéticas interessantes e válidas e se mostraram como uma resposta à tecnologia e à sociedade de nosso tempo. Os paralelos históricos entre a percussão erudita ocidental e a música eletrônica, tais como interesses estéticos e compositores importantes comuns, juntamente como o aprendizado de novas técnicas e o manuseio de diferentes instrumentos e objetos presentes no repertório canônico da percussão são de grande valia ao músico que trabalha com o repertório com eletrônica, o que deixa o percussionista em uma posição de privilégio, onde algumas habilidades desenvolvidas em seu métier são compartilhadas também com o métier da música eletrônica.

APA, Harvard, Vancouver, ISO, and other styles

26

Tarrillo, Olano Jimmy Fernando. "Escalonador em hardware para deteção de falhas em sistemas embarcados de tempo real." Pontifícia Universidade Católica do Rio Grande do Sul, 2009. http://hdl.handle.net/10923/3198.

Full text

Abstract:

Made available in DSpace on 2013-08-07T18:53:29Z (GMT). No. of bitstreams: 1 000417996-Texto+Completo-0.pdf: 4174866 bytes, checksum: 4a179b07ca438054c69ef666401f47d5 (MD5) Previous issue date: 2009
Nowadays, several safety-critical embedded systems support real-time applications and their development represents a great challenge to engineers and researchers due to the risk of catastrophic effects on the system generated by a fault. Usually, real-time embedded systems process input data and generate output responses according to the functional specification of the system. However, the high complexity of the applications has made the adoption of Real-Time Operating Systems (RTOS) necessary in order to simplify the design of real-time embedded systems. Thus, the RTOS serves as an interface between software and hardware. However, real-time systems can be affected by transient faults during application running or even during the RTOS execution. Consequently, these faults can affect both, the correctness of the output responses generated and the task’s deadline specified during the project of the system. In this context, this work proposes a new hardware-based approach able to increase the reliability of the real-time embedded systems. The proposed technique is based on the development of an Infrastructure IP core (I-IP) called Hardware-Scheduler (Hw-S), which monitors the tasks’ execution in order to verify if tasks’ execution flow and the tasks’ deadline are respected. A case study implemented in an FPGA running a set of benchmarks has been developed in order to validate the proposed approach. The benchmarks developed exploit most of the RTOS services. In order to evaluate the effectiveness of the proposed technique, Hardware and Software fault injection campaigns have been performed. Indeed, the introduced overheads have been estimated. The obtained results demonstrate that the fault latency associated to the Hw-S is smaller than the one associated to the RTOS and further that the Hw-S’s fault coverage is higher than the RTOS’. Finally, the Hw-S introduces an area overhead of about 6% with respect to the Plasma microprocessor area.
O desenvolvimento de aplicações críticas de tempo real tolerantes a falhas representa um grande desafio para engenheiros e pesquisadores, visto que uma falha pode gerar efeitos catastróficos para o sistema, ocasionando grandes perdas financeiras e/ou de vidas humanas. Este tipo de sistema comumente utiliza processadores embarcados que processam dados de entrada e geram um determinado número de saídas de acordo com as especificações do mesmo. Entretanto, devido à alta complexidade dos sistemas embarcados de tempo real, é cada vez mais freqüente o uso de um sistema operacional com o objetivo de simplificar o projeto do mesmo. Basicamente, o sistema operacional de tempo real (real-time operating system - RTOS) funciona como uma interface entre o hardware e o software. Contudo, sistemas embarcados de tempo real podem ser afetados por falhas transientes. Estas falhas podem degradar tanto o funcionamento da aplicação quanto o do próprio sistema operacional embarcado. Em sistemas embarcados de tempo real, estas falhas podem afetar não somente as saídas produzidas durante a execução da aplicação, mas também as restrições de tempo associadas às tarefas executadas pelo sistema operacional. Neste contexto, o presente trabalho propõe uma nova técnica baseada em hardware capaz de aumentar a robustez de sistemas embarcados de tempo real. A técnica proposta é baseada na implementação de um Infrastructure IP core (I-IP) denominado “Escalonador- HW”, que monitora a execução das tarefas e verifica se as mesmas estão de acordo com as restrições de tempo e seqüência de execução especificadas. Para validar a técnica proposta, foi desenvolvido um estudo-de-caso baseado em um microprocessador pipeline e um kernel de RTOS, além de um conjunto de benchmarks capazes de exercitar diferentes serviços oferecidos pelo sistema operacional embarcado. Este estudo-de-caso foi mapeado em um dispositivo programável lógico (FPGA). Experimentos de injeção de falhas por Software e Hardware foram realizados para validar a capacidade de detecção de falhas e estimar os overheads introduzidos pela técnica. Os resultados demonstram que a latência de detecção de falhas é menor que a latência de detecção por parte do RTOS, sendo a cobertura de detecção do Escalonador-HW maior que à RTOS. Por ultimo, o overhead introduzido representa aproximadamente 6% do processador Plasma.

APA, Harvard, Vancouver, ISO, and other styles

27

Nicolato, Fabricio. "Arquitetura de hardware para a extração em tempo real de caracteristicas de multiplos objetos em imagens de video : classificação de cores e localização de centroides." [s.n.], 2002. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259528.

Full text

Abstract:

Orientador : Marconi Kolm Madrid
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação
Made available in DSpace on 2018-08-01T22:14:40Z (GMT). No. of bitstreams: 1 Nicolato_Fabricio_M.pdf: 2370208 bytes, checksum: 486d02d15c91ef4a0e5f5d0a6937ff81 (MD5) Previous issue date: 2002
Mestrado

APA, Harvard, Vancouver, ISO, and other styles

28

Schäfer, Pierre-Alain. "Dynamic loading and linking native code on a real-time operating system." Instituto Tecnológico de Aeronáutica, 2007. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=473.

Full text

Abstract:

This thesis presents a very efficient and simple approach to native code generation and dynamic code loading for the RTOS RTEMS on the Blackfin architecture. The whole solution is intended for PLCs implementing the IEC 61131-3 standard. The second part of the solution, native code loading on RTEMS, is also usable for code updates in satellite applications. For the code generation modern parser generator tools have been used to implement a language translator from Instruction List to C language. The generated C language is then feed to the freely distributable GCC compiler which generates efficient native code. This native code is later on loaded and executed on a Blackfin CPU. The execution environment RTEMS has been ported to the Blackfin architecture. RTEMS is a hard real-time operating system which has been widely used in space applications. For the dynamic loading and linking of the native code 2 different loaders have been evaluated and compared. Those loaders are of special interest for satellite applications because they allow for much faster software update over slow communication links. The final systems achieves a speedup of approximately 4 compared to a traditional interpreted IEC 61131-3 system.

APA, Harvard, Vancouver, ISO, and other styles

29

Lamoglia, Vanessa Maria. "Método para estimativa de cadeias de atrasos a partir de um modelo de sistema computacional embarcado de tempo-real." Instituto Tecnológico de Aeronáutica, 2009. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1214.

Full text

Abstract:

Aplicações computacionais embarcadas de tempo-real têm restrições temporais para atender a requisitos de segurança e confiabilidade. Uma das restrições temporais é o atraso de transporte. Os atrasos de transporte máximos e mínimos da informação, desde o seu recebimento até o seu consumo, constituem a cadeia de atrasos da informação. O objetivo deste trabalho é propor um método para estimativa de cadeias de atrasos de informações em modelos de aplicações computacionais embarcadas de tempo-real. Com o método proposto, pretende-se identificar a contribuição de cada componente da arquitetura nas cadeias de atrasos da aplicação, possibilitando assim um projeto de sistema mais robusto. Neste trabalho, a metodologia Model-Based Design é empregada para a construção de um modelo de aplicação computacional embarcada de tempo-real, utilizando uma biblioteca de sistemas computacionais, desenvolvida com o ambiente MATLAB/Simulink. Para verificar o método proposto, experimentos foram realizados com o modelo de um sistema de uma aeronave. As contribuições pretendidas por este trabalho são: reduzir o tempo necessário para estimar as cadeias de atrasos de informações, e antecipar a estimativa das cadeias de atrasos no ciclo de desenvolvimento do projeto.

APA, Harvard, Vancouver, ISO, and other styles

30

Gazziro, Mario Alexandre. "Desenvolvimento e implementação de instrumentação eletrônica para criação de estímulos visuais para experimentos com o duto óptico da mosca." Universidade de São Paulo, 2009. http://www.teses.usp.br/teses/disponiveis/76/76132/tde-28092009-091347/.

Full text

Abstract:

O presente trabalho descreve o desenvolvimento de geradores de estímulos visuais para serem utilizados em experimentos de neurociência com invertebrados, tais como moscas. O experimento consiste na visualização de uma imagem fixa que é movida horizontalmente de acordo com os dados de estímulo recebidos. O sistema é capaz de exibir 640x480 pixels com 256 níveis intensidade a 200 frames por segundo em monitores de varredura convencional. É baseado em hardware reconfigurável (FPGA), incluindo a lógica para gerar as temporizações do vídeo, dos sinais de sincronismo, assim como da memória de vídeo. Uma lógica de controle especial foi incluída para atualizar o deslocamento horizontal da imagem, de acordo com os estímulos desejados, a uma taxa de 200 quadros por segundo. Em um dos geradores desenvolvidos, a fim de duplicar a resolução de posicionamento horizontal, passos artificiais entre-pixels foram implementados usando dois frame buffers de vídeo, contendo respectivamente os pixels ímpares e pares da imagem original a ser exibida. Esta implementação gerou um efeito visual capaz de dobrar a capacidade de posicionamento horizontal deste gerador.
This thesis describes the development of many visual stimulus generators to be used in neuroscience experiments with invertebrates such as flies. The experiment consists in the visualization of a fixed image which is moved horizontally according to the received stimulus data. The system is capable to display 640x480 pixels with 256 intensity levels at 200 frames per second on conventional raster monitors. It´s based on reconfigurable hardware (FPGA), includes the logic to generate video timings and synchronization signals as well as the video memory. Special control logic was included to update the horizontal image offsets according to the desired stimulus data at 200 fps. In one of the developed generators, with the intent to double the horizontal positioning resolution, artificial interpixel steps are implemented using two video frame buffer containing respectively the odd and the even pixels of the original image to be displayed. This implementation generates a visual effect capable to double the horizontal positioning capabilities of the generator.

APA, Harvard, Vancouver, ISO, and other styles

31

Hoz, León Héctor Enrique De La. "Modelagem de dispositivos eletrônicos inteligentes para barramento de processos baseado na norma IEC 61850." reponame:Repositório Institucional da UFSC, 2015. https://repositorio.ufsc.br/xmlui/handle/123456789/160708.

Full text

Abstract:

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2015.
Made available in DSpace on 2016-04-19T04:12:03Z (GMT). No. of bitstreams: 1 338229.pdf: 4836338 bytes, checksum: b4b5a740942ae75779da285d1344247e (MD5) Previous issue date: 2015
Existe um consenso nos diferentes agentes do setor elétrico (geradores, distribuidores, comercializadores, etc.) sobre a necessidade de executar mudanças profundas no atual Sistema Elétrico de Potência (SEP). A visão desse SEP moderno é conhecida como ?Smart Grid? e é definida pelo Electric Power Research Institute (EPRI) como um SEP completamente automático que permite o fluxo bidirecional de eletricidade e informação entre clientes e fornecedores do serviço de energia elétrica. Nesse panorama, a modernização dos sistemas de automação das subestações de energia elétrica é fundamental para a materialização do smart grid. A norma internacional IEC 61850 padroniza o modelo de informação e os serviços de comunicação para sistemas de automação utilizados no SEP, particularmente em subestações, onde a sua implantação tem apresentado vantagens tanto na fase de projeto quanto na fase operação. Através de uma abordagem de sistemas de tempo real, este trabalho estuda o barramento de processos definido pela norma, destacando o tempo de transmissão fim a fim das mensagens como o principal índice de desempenho do sistema de comunicação. O estudo foi dividido em duas etapas: inicialmente foram desenvolvidos modelos de simulação para cada um dos dispositivos que compõem o barramento de processos. Estes modelos foram integrados em uma plataforma de simulação que permite visualizar e estimar o comportamento temporal das mensagens especificadas pela norma supracitada (GOOSE e Sample Values). Na segunda etapa, foi realizado um estudo de mercado com o objetivo de adquirir equipamentos para conformar a infraestrutura básica de um laboratório que viabilize a formação de engenheiros na área de automação de sistemas elétricos. Com a aquisição desses equipamentos e com a ajuda de uma ferramenta de geração de mensagens (desenvolvida também como parte deste trabalho) foi possível estabelecer relações entre os resultados do sistema simulado e o comportamento do sistema real.

Abstract : Within the different electric power agents (generators, distributors, suppliers, etc.), there is a general agreement about the need to perform deep changes in the current Electric Power System (EPS). The concept of this modern EPS is termed "Smart Grid" and is defined by the Electric Power Research Institute (EPRI) as a fully automatic EPS that allows bidirectional flow of electricity and information between customers and suppliers of electrical services. In this scenario, the modernization of automation systems used in electrical substations is crucial for the realization of the smart grid. The international standard IEC 61850 standardizes the information model and the communication services for automation systems used in EPS, particularly in substations, where it has shown advantages both in the design phase and in the operational phase. Using a real-time systems approach, this work studies the process bus defined by this standard, highlighting the transmission end-to-end time of the messages as the main performance metric of the communication system. The study was divided in two stages: in the initial stage, simulation models were developed for each of the devices that constitute the process bus. These models were integrated into a simulation platform that allows the user to observe and estimate the temporal behavior of the messages specified by the standard (GOOSE and Sample Values). In the second stage, a market study was carried out in order to acquire equipment for creating the basic infrastructure of a laboratory for the qualification of engineers in the field of electrical systems automation. With the purchase of these devices and with the help of a message generation tool (also developed as part of this work) it was possible to establish relationships between the results of the simulated system and the real system behavior.

APA, Harvard, Vancouver, ISO, and other styles

32

Azevedo, Gustavo Toledo de. "Controle de um sistema de posicionamento com acoplamento flexível empregando rastreador linear quadrático com restrições." Instituto Tecnológico de Aeronáutica, 2014. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=3139.

Full text

Abstract:

Este trabalho apresenta os resultados obtidos para a implementação de um rastreador linear quadrático com restrições aplicado a um sistema de dinâmica rápida amplamente utilizado na literatura por meio de simulações e é consolidado experimentalmente por meio de ensaios em bancada. Este controlador foi recentemente proposto e tem como principais vantagens o baixo custo computacional, permitindo levar em conta restrições de entrada e estado da planta. O sistema consiste de dois carros conectados entre si por meio de uma mola, com apenas um atuador. O objetivo do controlador é conduzir o sistema até um valor de referência desejado e pré-estabelecido, respeitando restrições impostas nas variáveis de estado e controle. Uma restrição adicional foi estabelecida sobre a compressão da mola. De modo a respeitar o cumprimento das restrições e garantir estabilidade nominal ao sistema, impôs-se que os vetores com variáveis de estado, controle e perturbação devam permanecer dentro de um conjunto invariante onde as restrições de operação sejam satisfeitas. Dada a necessidade da medida dos valores dos estados e da perturbação, foi implementado um observador. Resultados obtidos por meio de simulação e ensaio em bancada comprovaram o funcionamento do controlador proposto, permitindo que o sistema tivesse o comportamento desejado mesmo na presença de perturbações gravitacionais inseridas que poderiam provocar um possível descasamento do modelo. Foi verificado o cumprimento das restrições impostas e um erro em regime permanente nulo, mesmo na presença de atrito seco não considerado.

APA, Harvard, Vancouver, ISO, and other styles

33

Amorim, Mauricio Jose. "Desenvolvimento de bancada didatico-experimental de baixo custo para aplicações em controle ativo de vibrações." [s.n.], 2006. http://repositorio.unicamp.br/jspui/handle/REPOSIP/264102.

Full text

Abstract:

Orientador: Euripedes Guilherme de Oliveira Nobrega
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecanica
Made available in DSpace on 2018-08-06T09:41:01Z (GMT). No. of bitstreams: 1 Amorim_MauricioJose_M.pdf: 2137966 bytes, checksum: bc8b0e13365a14be8d6bd6c336785b31 (MD5) Previous issue date: 2006
Resumo: Este trabalho apresenta uma bancada didática destinada ao ensino nos cursos de engenharia de aplicações em projetos de controle, processamento digital de sinais e programação em tempo real. Bancadas didáticas são ferramentas indispensáveis ao ensino, considerando que os conceitos vistos apenas em sala de aula são muitas vezes abstratos. A bancada em questão foi desenvolvida partindo de projeto mecânico já existente, tendo sido colocados na estrutura sensores extensométricos para obter a resposta do sistema como deformação e projetado o circuito condicionador do sinal para essa resposta. Para a prirneira fase, envolvendo identificação, controle da estrutura e análise dos resultados, foram projetados dois acionadores para os motores que aplicam o distúrbio e o esforço de controle sobre a planta. Após terem sido satisfeitas as etapas da primeira fase, o próximo passo foi transferir o sistema de controle para uma configuração embarcada utilizando um microcontrolador. Para tanto, algumas adaptações e novos projetos emergiram diante da mudança do ambiente de processamento. A necessidade de adaptar os sinais para a nova placa de aquisição exigiu mudança em alguns circuitos. o acionador de motor para uma saída de controle modulada em largura de pulso foi desenvolvido utilizando componentes discretos. Além disso, é detalhadamente abordada a programação em tempo real do sistema de controle em questão
Abstract: This work presents the design of a didactic tesbed intended to teaching control system design, digital processing of signals and real-time programming. Didactic tesbeds are very vaIuabIe tools when applying concepts developed inside the classroom. The testbed developed here is built upon a previous mechanical design. Strain gages were used as measuring devices using a conditioning circuit. FirstIy, system identification, structural control and analysis of the results were proceeded, two motor drives were designed to operate motors performing both disturbance and control inputs. Afterwards, the control system was redesigned to operate using a micracontraller unit in a embedded architeture. Some adaptations on the circuits were needed and are covered here. A DC motor circuit driver using PWM signal was developed using discrete components. Besides, real-time programming of the control system is covered in detail
Mestrado
Mecanica dos Sólidos e Projeto Mecanico
Mestre em Engenharia Mecânica

APA, Harvard, Vancouver, ISO, and other styles

34

Mazur, Rogerio. "Implementação de um protocolo Dynamic Clamp em sistema Linux em tempo real para a produção de condutâncias em neurônios biológicos e eletrônicos." Universidade de São Paulo, 2006. http://www.teses.usp.br/teses/disponiveis/43/43134/tde-08052007-135407/.

Full text

Abstract:

O protocolo conhecido como Dynamic Clamp consiste em utilizar um computador para introduzir condutâncias artificiais em um neurônio biológico. O modo como estas condutâncias dependem da voltagem da membrana ou do tempo são modelado por equações diferenciais que são integradas em tempo real por um computador conectado ao neurônio biológico. Resumidamente, o computador tem acesso ao potencial de membrana dos neurônios através de eletrodos intracelulares conectados a conversores analógico-digitais (ADCs), calcula as correntes a serem injetadas nos neurônios e produz os sinais de saída através de conversores digitalanalógicos (DACs) que produzem a injeção das correntes nos eletrodos intracelulares. De um certo modo, o Dynamic Clamp utiliza os neurônios como simuladores, permitindo investigar a importância de um tipo de condutância para a atividade elétrica de um neurônio, assim como determinar o efeito produzido pelas sinapses em uma rede, combinando o controle e flexibilidade de uma simulação no computador com a acurácia e o realismo de um experimento em eletrofisiologia. Descrevemos a implementação de um protocolo de Dynamic Clamp utilizando um computador pessoal tipo IBM-PC que permitiu contornar 3 das principais limitações que apresentam alguns dos programas de Dynamic Clamp comerciais/gratuitos disponíveis atualmente: (a) Garantia de que o sistema roda em tempo real - nossa implementação é baseada em um programa de Dynamic Clamp que roda em uma plataforma Linux Real-Time que além de controlar os experimentos em tempo real consiste em software livre com codigo fonte aberto e que pode ser instalado gratuitamente; (b) Não necessita de hardware de aquisição de dados dedicado para eletrofisiologia - utilizamos uma placa ADC/DAC comercial comum marca National Instruments modelo PCIMIO16E4. Com o driver COMEDI instalado para placas de aquisição de dados Linux, a maioria das placas ADC/DAC tipo PCI disponíveis no mercado podem ser utilizadas em implementações futuras; (c) Aumentar o número de neurônios que podem ser conectados simultaneamente - desenvolvemos um circuito demultiplex analógico que permite controlar até 8 neurônios biológicos/artificiais a partir das duas saídas analógicas que as placas DAC comerciais possuem e ainda atingir frequências de atualização da corrente de até 3 kHz (para 8 correntes de saída). Apresentamos os resultados de diversos testes que fizemos usando o programa adaptado e o circuito demultiplex para produzir sinapses em tempo real e conectar diversos neurônios artificiais em pequenas redes. Também mostramos alguns resultados preliminares obtidos com a primeira implementação de um modelo de neurônio estocástico tipo Hodgkin-Huxley em um programa de Dynamic Clamp.
The Dynamic Clamp protocol consists in using a computer to introduce artificial conductances in a biological neuron. The voltage- and time-dependency of each conductance is modeled by differential equations integrated in real-time by the computer connected to the biological neurons. In short, the computer executes a 3-phase cycle in which the membrane potential of the neurons is measured by intracellular electrodes and digitized by analog-to-digital converters (ADCs), the currents are calculated based in the digitized membrane potentials and current signals are generated by digital-to-analog converters (DACs). These currents are actually injected in the neurons by other intracellular electrodes. In some extent the Dynamic Clamp uses the neurons as simulators, allowing one to investigate the role of a specific conductance in the intrinsic activity of a neuron as well as to look for the effects of a synapse in the behavior of a small network. The Dynamic Clamp combines the control and flexibility of a computer simulation with the reality of an experiment in electrophysiology. We describe an implementation of a Dynamic Clamp protocol that allowed us to surmount 3 of the main drawbacks present in some commercial/freely available Dynamic Clamp programs: (a) Runs in real time - our implementation is based in a program that runs in a Real-Time Linux platform. This operating system not only ensures the experiments will be controlled in real time but also consists in open source software that can be freely downloaded and installed; (b) No need of special electrophysiology acquisition hardware - we used a commercial ADC/DAC acquisition board model PCI-MIO16E4 from National Instruments. With the COMEDI Linux package driver that is used most of the PCI commercial ADC/DAC boards can be used in future implementations with no change needed in the program itself. (c) We can connect more than two neurons with artificial synapses - we developed an analog demultiplex circuit that allowed us to control simultaneously up to 8 biological/artificial neurons from the two analog outputs available in most of the commercial ADC/DAC boards and we could still reach current update rates of about 3 kHz (for 8 current outputs enabled). We present the results of several tests we performed using the program adapted to control the analog demultiplex to establish synapses and to connect several artificial neurons in small neural networks. Preliminary results from the first implementation of a stochastic whole cell Hodgkin-Huxley model neuron in a real time Dynamic Clamp program are also shown.

APA, Harvard, Vancouver, ISO, and other styles

35

Medeiros, Eilson Barbosa. "Prototipagem e implementação de especificações LOTOS utilizando um ambiente para desenvolvimento de sistemas de tempo real." [s.n.], 1991. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259631.

Full text

Abstract:

Orientador: Mauricio Ferreira Magalhães
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica
Made available in DSpace on 2018-07-20T00:50:45Z (GMT). No. of bitstreams: 1 Medeiros_EilsonBarbosa_M.pdf: 10045344 bytes, checksum: bff05c03e0712fc38078e8ba446bcc3a (MD5) Previous issue date: 1991
Resumo: O processo de projeto e realização de sistemas é uma tarefa não trivial principalmente quando consideramos o desenvolvimento de sistemas complexos. Uma proposta que tem sido recentemente discutida é a definição de uma metodologia baseada em técnicas de descrição formais, para suportar as diversas etapas do processo de projeto e realização de sistemas. Segundo esta metodologia, inicialmente serão trabalhadas as características arquiteturais do sistema. Numa segunda fase, a partir da arquitetura definida na fase arquiteturaI, serão detalhados os aspectos voltados à realização do sistema. De acordo com esta metodologia uma vez tendo sido obtida uma arquitetura suficientemente expressiva do sistema, a especificação que descreve esta arquitetura deverá ser traduzi da para uma especificação em um ambiente de implementação para que os aspectos relativos à realização possam então ser explorados. Neste trabalho consideramos as questões envolvidas no procedimento de tradução. Uma metodologia de mapeamento é discutida e implementada. Utilizamos, de forma particular, LOTOS como linguagem de especificação na fase arquitetura I e o ambiente de implementação de sistemas de tempo real - STER - como ambiente de desenvolvimento da fase de realização. Um exemplo é elaborado para avaliar a viabilidade da metodologia proposta
Abstract: Not informed.
Mestrado
Mestre em Engenharia Elétrica

APA, Harvard, Vancouver, ISO, and other styles

36

Vieira, Filho Vicente. "RTSCup: testbed for multiagent systems evaluation / Vicente Vieira Filho." Universidade Federal de Pernambuco, 2008. https://repositorio.ufpe.br/handle/123456789/2391.

Full text

Abstract:

Made available in DSpace on 2014-06-12T15:57:40Z (GMT). No. of bitstreams: 2 arquivo3218_1.pdf: 3612539 bytes, checksum: 40d4ce8fc0d298c91987ed31e8b8fc74 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2008
Coordenação de Aperfeiçoamento de Pessoal de Nível Superior
A avaliação de sistemas computacionais é uma importante fase em seu processo de desenvolvimento, e isso não é diferente para sistemas que utilizam Inteligência Artificial (IA). Para esses sistemas, em particular, existe uma tendência à utilização de ambientes de simulação, conhecidos como testbeds, os quais auxiliam na avaliação desses sistemas em diferentes cenários de teste. A área de concentração desse trabalho é Sistemas Multiagentes (SMA). Essa área de pesquisa encontra-se em fase de expansão devido aos SMAs estarem sendo empregados em problemas considerados difíceis ou até mesmo impossíveis de serem solucionados por um único agente ou por sistemas monolíticos. Além disso, vários problemas interessantes surgem durante a interação entre os agentes normalmente envolvendo a resolução distribuída de problemas em tempo real. Atualmente existem vários testbeds utilizados na atividade de pesquisa na área de SMA tais como Trading Agent Competition, RoboCup Rescue e ORTS. Entretanto, a maioria desses testbeds não apresenta as características necessárias para auxiliar os pesquisadores na definição, implementação e validação de suas hipóteses. Este trabalho apresenta um ambiente de simulação, chamado RTSCup, para ser utilizado como testbed para implementação de aplicações na área de Sistemas Multiagentes. O RTSCup já foi utilizado com sucesso em experimentos práticos durante competições realizadas entre estudantes da Universidade Federal de Pernambuco

APA, Harvard, Vancouver, ISO, and other styles

37

LIMA, João Gabriel Rodrigues de Oliveira. "Stormsom: clusterização em tempo-real de fluxos de dados distribuídos no contexto de BigData." Universidade Federal do Pará, 2015. http://repositorio.ufpa.br/jspui/handle/2011/7487.

Full text

Abstract:

Submitted by camilla martins (camillasmmartins@gmail.com) on 2017-01-27T16:34:20Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_StormsomClusterizacaoTempo-Real.pdf: 1081222 bytes, checksum: 30261425224872c11433d064abb4a2d8 (MD5)
Approved for entry into archive by Edisangela Bastos (edisangela@ufpa.br) on 2017-01-30T13:30:32Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_StormsomClusterizacaoTempo-Real.pdf: 1081222 bytes, checksum: 30261425224872c11433d064abb4a2d8 (MD5)
Made available in DSpace on 2017-01-30T13:30:32Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_StormsomClusterizacaoTempo-Real.pdf: 1081222 bytes, checksum: 30261425224872c11433d064abb4a2d8 (MD5) Previous issue date: 2015-08-28
Cresce cada vez mais a quantidade de cenários e aplicações que algoritmo necessitam de processamento e respostas em tempo real e que se utilizam de modelos estatísticos e de mineração de dados a fim de garantir um melhor suporte à tomada de decisão. As ferramentas disponíveis no mercado carecem de processos computacionais mais refinados que sejam capazes de extrair padrões de forma mais eficiente a partir de grandes volumes de dados. Além disso, há a grande necessidade, em diversos cenários, que o os resultados sejam providos em tempo real, tão logo inicie o processo, uma resposta imediata já deve estar sendo produzida. A partir dessas necessidades identificadas, neste trabalho propomos um processo autoral, chamado StormSOM, que consiste em um modelo de processamento, baseado em topologia distribuída, para a clusterização de grandes volumes de fluxos, contínuos e ilimitados, de dados, através do uso de redes neurais artificiais conhecidas como mapas auto-organizáveis, produzindo resultados em tempo real. Os experimentos foram realizados em um ambiente de computação em nuvem e os resultados comprovam a eficiência da proposta ao garantir que o modelo neural utilizado possa gerar respostas em tempo real para o processamento de Big Data.

APA, Harvard, Vancouver, ISO, and other styles

38

Simioni, Maicon Cezar. "Monitoramento da frequência cardíaca via método de magnificação de vídeo e Euleriana em tempo real." Universidade Tecnológica Federal do Paraná, 2015. http://repositorio.utfpr.edu.br/jspui/handle/1/1373.

Full text

Abstract:

O monitoramento de sinais vitais em pacientes tem o intuito de obter rapidamente dados relevantes para decisões médicas. No entanto, tal mensuração é pouco eficiente, difícil, quando não impossível, em determinados casos, como por exemplo em pacientes vítimas de queimaduras, em função da impossibilidade de colocar o eletrodo diretamente na pele, ou em recém-nascidos, devido à fragilidade da pele. Este estudo trata do desenvolvimento de um sistema para aquisição contínua de sinais fotopletismográficos para a telemetria da frequência cardíaca em tempo real, em uma plataforma de baixo custo, utilizando a biblioteca OpenCV e o método desenvolvido pelo MIT chamado de Magnificação de Vídeo Euleriana, que revela variações que são imperceptíveis a olho nu. Para desenvolver o sistema foi utilizada a plataforma de hardware Raspberry Pi Versão B com processador ARM11 de 700MHz e 512MB de memória RAM. Os dados da frequência cardíaca coletados dos experimentos foram comparados com os dados coletados por um oxímetro de dedo More Fitness modelo MF-425. Esse foi escolhido por utilizar o mesmo princípio "Fotopletismografia"para efetuar a medição. Após a coleta de dados foi estimado o intervalo de confiança para aferir a precisão do sistema, que correspondeu a 96,5% em relação ao oxímetro utilizado. Ficou evidente que o meio utilizado para medir a frequência cardíaca via método de magnificação de vídeo Euleriana em tempo real é uma tecnologia de baixo custo (aproximadamente R$300,00) quando comparado aos monitores multiparamétricos utilizados para o monitoramento de pacientes críticos, cujo custo varia entre R$ 8.000,00 e R$ 34.000,00. Sendo assim, também contribui com a redução de custos no tratamento ao doente que necessita de monitorização constante, possibilitando que, com a economia gerada pela aquisição e implantação desta tecnologia, viabilize um maior investimento em outras áreas dos hospitais.
Monitoring vital signs in patients is used to obtain relevant data for medical decisions in a fast way. However, this measurement is both inefficient and difficult, if not impossible in certain cases, such as in burnt victims, due to the impossibility of placing the electrodes directly on the skin or in infants, because of the fragility of skin. This study aims to develop of a system for continuous acquisition of photopletismografics (PPG) signals for the telemetry of heart rate in real time in a low cost platform using the OpenCV library and the method developed by MIT called the Eulerian Video Magnification, amplifying variations that are imperceptible to the naked eye. To develop the system were used the hardware platform Raspberry Pi version B with ARM11 700MHz processor and 512MB RAM. The heart rate data collected from the experi- ments were compared with data collected by a finger oximeter model More Fitness MF-425 it was chosen, by using the same working principle "PPG"to effect the measurement. After data collection was estimated the confidence interval to measure system accuracy, which corresponded to 96,5% compared to the oximeter used. It became clear that the developed system used to measure heart rate via magnification method of Eulerian live video is a low-cost technology (approximately R$ 300.00) compared to the multiparameter monitors used for monitoring critically patients, ranging in cost from R$ 8,000.00 to R$ 34,000.00. So also, it contributes to cost reduction in the treatment to the patient in need of constant monitoring, enabling with the savings generated by the acquisition and deployment of this technology makes possible greater investment in other areas of hospitals.
5000

APA, Harvard, Vancouver, ISO, and other styles

39

Bolzani, Leticia Maria Veiras. "Explorando uma solução híbrida: hardware+software para a detecção de falhas tempo real em systems-on-chip (SoCs)." Pontifícia Universidade Católica do Rio Grande do Sul, 2005. http://hdl.handle.net/10923/3146.

Full text

Abstract:

Made available in DSpace on 2013-08-07T18:53:02Z (GMT). No. of bitstreams: 1 000407189-Texto+Completo-0.pdf: 10947559 bytes, checksum: 226c6d99586bd813d912db1bc9d505c2 (MD5) Previous issue date: 2005
The always increasing number of computer-based safety-critical applications has intensified the research over fault tolerance techniques. While those systems are working, the probability of both permanent and transient faults happens due to the presence of all sort of interference. The common faults are those which affect data and/or modify the expected program execution flow. Thus, the use of techniques allowing detecting these type of faults presents them from propagating to system output. Basically, these techniques are categorized in two groups: software-based approaches and hardware-based approaches. Considering the above introduced, the goal of this work is to specify and to implement a hybrid approach, which combines software-based techniques and hardware-based ones, capable to detect run time data and algorithm control flow faults. It is settled around the techniques proposed in (REBAUDENGO, 2004) and (GOLOUBEVA, 2003). Nevertheless, the proposed approach implements part of its code-transformation rules via software and hardware. These redundant information is added to the software portion and consistency checks are implemented via hardware. Summary, we propose the development of an I-IP (infrastructure intellectual property) core, such as watchdog, to correctly execute the consistency checks concurrently to the application execution. In this work, three different versions of the I-IP were implemented in VHDL and analyzed by means of fault injection experiments. The first implemented version allows data fault detection and, as any prototype, has its limitations. The second version also detects data faults, but eliminates the problems of the former version. The third I-IP version adds the capability of detecting control flow faults to the previous versions of the I-IP. Finally, after implementing these three versions, a fourth version was specified. It adds dependability and robustness to the IIP by using Built-in Self-Test (BIST) techniques. The results obtained from evaluating the different I-IP core versions guarantee that the hybrid approach is efficient, because it features high fault coverage and surpasses the main problems present in software-based techniques proposed in the literature, such as, performance degradation and code/data memory overhead. Finally, this work is a partial result of a joint research project carried by the SiSC Group – PUCRS and CAD – Politecnico di Torino, under the scope of the Alfa Project (##AML/B7-311- 97/0666/II-0086-FI, from 2002 to 2005).
Nos últimos anos, o crescente aumento do número de aplicações críticas baseadas em sistemas eletrônicos, intensificou a pesquisa sobre técnicas de tolerância à falhas. Durante o período de funcionamento destes sistemas, a probabilidade de ocorrerem falhas transientes e permanentes devido à presença de interferências dos mais variados tipos é bastante grande. Dentre as falhas mais freqüentes, salientam-se as falhas que corrompem os dados e as falhas que alteram o fluxo de controle do processador que executa a aplicação. Assim, a utilização de técnicas capazes de detectarem estes tipos de falhas evita que as mesmas se propaguem pelo sistema e acabem gerando saídas incorretas. Basicamente, estas técnicas são classificadas em dois grandes grupos: soluções baseadas em software e soluções baseadas em hardware. Neste contexto, o objetivo principal deste trabalho é especificar e implementar uma solução híbrida, parte em software e parte em hardware, capaz de detectar em tempo de execução eventuais falhas em dados e no fluxo de controle do algoritmo. Esta solução baseia-se nas técnicas propostas em (REBAUDENGO, 2004) e (GOLOUBEVA, 2003) e implementa parte de suas regras de transformação de código via software e parte via hardware. Assim, informações redundantes são agregadas ao código da aplicação e testes de consistência são implementados via hardware. Em resumo, este trabalho propõe o desenvolvimento de um núcleo I-IP (infrastructure intellectual property), tal como um watchdog, para executar os testes de consistência concorrentemente à execução da aplicação. Para isto, três versões diferentes do I-IP foram implementadas em linguagem de descrição de hardware (VHDL) e avaliadas através de experimentos de injeção de falhas.A primeira versão implementada provê a detecção de falhas em dados e, como todo protótipo, este também apresenta algumas restrições e limitações. A segunda versão também detecta falhas em dados, entretanto, supera todos os problemas da versão anterior. A terceira versão do I-IP agrega à versão anterior a capacidade de detectar falhas de fluxo de controle. Finalmente, após a implementação das versões anteriores, foi especificada uma quarta versão que agrega confiabilidade e robustez ao I-IP desenvolvido através da utilização de algumas técnicas de tolerância a falhas e da especificação de um auto-teste funcional. Os resultados obtidos a partir da avaliação das versões do I-IP garantem que a metodologia proposta neste trabalho é bastante eficiente, pois apresenta uma alta cobertura de falhas e supera os principais problemas presentes nas soluções baseadas em software propostas na literatura, ou seja, degradação de desempenho e maior consumo de memória. Finalmente, cabe mencionar que esta dissertação é o resultado parcial de atividades que fazem parte do escopo do Projeto Alfa (#AML/B7-311-97/0666/II-0086-FI) mantido entre os Grupos SiSC – PUCRS (Brasil) e CAD – Politecnico di Torino (Itália) no período de 2002-2005.

APA, Harvard, Vancouver, ISO, and other styles

40

Mirisola, Luiz Gustavo Bizarro. "Desenvolvimento da estação de terra do projeto AURORA." [s.n.], 2001. http://repositorio.unicamp.br/jspui/handle/REPOSIP/276535.

Full text

Abstract:

Orientador : Marcel Bergerman
Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação
Made available in DSpace on 2018-07-28T20:00:13Z (GMT). No. of bitstreams: 1 Mirisola_LuizGustavoBizarro_M.pdf: 2830745 bytes, checksum: 858b9b98e1cb82500d6a633439b4161e (MD5) Previous issue date: 2001
Resumo: Esta dissertação apresenta o desenvolvimento da estação de terra do Projeto AURORA (Autonomous Unmanned Remote MQnitoring Robotic Airship). O objetivo do Projeto AURORA é o desenvolvimento de veículos robóticos aéreos para inspeção aérea, evoluindo de veículos puramente tele-operados para veículos telemonitorados. O protótipo da primeira fase, AURORA I, tem como finalidade a demonstração da viabilidade do projeto e a realização de missões de baixa complexidade. Esta dissertação abrange o projeto e implementação do hardware e sojtware utilizados pelo operador em terra para monitorar e controlar o vôo do dirigível. São apresentados os diversos componentes da interface com o usuário da estação de terra, o sistema utilizado para a comunicação entre a estação de terra e o sistema embarcado, e o software utilizado para se atender aos requisitos de tempo real. Adicionalmente, é apresentada a definição do sistema operacional utilizado na estação de terra e no sistema embarcado do Projeto AURORA. A estação de terra desenvolvida está sendo utilizada no Projeto AURORA, permitindo a monitoração e o envio de comandos para o dirigível em vôos reais e simulados, e fornecendo suporte para o desenvolvimento dos algoritmos de controle e do sistema embarcado do Projeto AURORA
Abstract: This dissertation shows the deveIopment of the AURORA Project's Ground Station (AURORA stands for Autonomous Unmanned Remote MQnitoring Robotic Airship). The AURORA Project aims the developement of aerial robotic vehicles to perform aerial inspection, evolving from purely teIe-operated vehicles to tele-monitored ones. The first phase prototype, AURORA l, airns to demostrate the project's viability and to accomplish low complexity missions. This dissertation presents the design and impIementation of the hardware and software used by the ground operator to monitor and control the airship flight. lt shows the various components of the useI' interface in the ground station, the communication system between the ground station and the embedded system, and the software developed to attend the real time requisites. Additionaly, it presents the definition of the operational system to be used in the Project AURORA's ground station and embedded system. The Project AURORA team is already using the developed ground station in actual and simulated flights to allow flight monitoring and to send commands to the vehicle, providing suport for the deveIopment af the controI algarithms and the embedded system
Mestrado
Mestre em Ciência da Computação

APA, Harvard, Vancouver, ISO, and other styles

41

Menezes, Ramon Maciel. "Desenvolvimento de um sistema distribuído de identificação em tempo real de parâmetros de qualidade de energia elétrica." Universidade Tecnológica Federal do Paraná, 2012. http://repositorio.utfpr.edu.br/jspui/handle/1/508.

Full text

Abstract:

CNPq, CAPES
O presente trabalho inclui a revisão das normas de qualidade de energia elétrica, a fim de normatizar o desenvolvimento do projeto seguindo normas nacionais e internacionais; a simulação de algoritmos como CFA e FFT, a fim de verificar a viabilidade de seu uso, bem como as limitações associadas ao processamento de formas de onda fortemente distorcidas. Inclui também a proposição e a verificação de um algoritmo capaz de calcular os índices (selecionados durante a revisão das normas) que pudessem avaliar a qualidade de energia através de sinais de tensão e corrente. Para o desenvolvimento do protótipo, foram selecionados sensores de tensão e de corrente confiáveis para o sistema de aquisição; um DSP, que executa os algoritmos previamente simulados, processando em tempo real os sinais adquiridos pelos sensores, a fim de reportar o estado da rede elétrica e/ou eventos ocorridos na rede através de um módulo ZigBee, responsável pela transmissão desses dados de forma segura. A classe de eventos de variação de tensão de curta duração foi incluída no processamento em tempo real realizado pelo DSP. Devido à imprevisibilidade e à rapidez da ocorrência desses eventos, foi desenvolvida uma ferramenta capaz de gerar essa classe de eventos, o gerador de VTCD. A análise de QEE em tempo real se mostrou viável mesmo com a utilização de dispositivos de baixo custo, permitindo, ainda que com algumas limitações, o levantamento de informações de QEE às quais cargas conhecidas estavam submetidas.
The present document includes a comprehensive literature review on power quality issues, to keep the development of this project aligned with national and international standards related; simulation algorithms such as FFT and CFA in order to verify the feasibility of its use, as well as limitations associated with the processing of strongly distorted waveform. It also includes the proposal and verification of an algorithm able to calculate the indices (selected during the standards review) that could assess the power quality through voltage and current signals. For prototype development, voltage and current sensors were selected for reliable acquisition system; a DSP, which running the previously simulated algorithms in order to process in real time the acquired voltage and current signals provided by sensors in order to report the status of the mains grid and/or events occurrence on the network through a ZigBee module, responsible for safety transmission data. The short term voltage change events class was also included in the real time processing performed by the DSP. Due to the unpredictability and short duration of these events, it was developed a tool capable of generating this class of events, the STVC generator. The PQ analysis in real time was feasible even with the use of low cost devices, allowing, although with some limitations, the survey of PQ information which known loads was submitted.

APA, Harvard, Vancouver, ISO, and other styles

42

Bastos, Moisés Pereira. "Comparação entre Protocolos TTP/C e flexray utilizando uma aplicação brake-by-wire." Instituto Tecnológico de Aeronáutica, 2010. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1125.

Full text

Abstract:

O trabalho apresenta uma comparação entre protocolos de comunicação tolerantes a falha, TTP/C e Flexray, utilizando um simulador de tempo real, propondo modelar uma aplicação brake-by-wire tolerante a falhas que gere uma intensa troca de dados validando a comparação. O presente trabalho toma como base um modelo de um sistema de freio antitravamento (ABS - Antilock Brake System) para uma única roda, de Michaels e Quinn (1997), estendendo tal trabalho ao desenvolvimento de uma aplicação brake-by-wire, composta basicamente de 5 nós, sendo um controlador central e 4 nós locais apara as rodas do veículo. Após uma breve descrição introdutória sobre os conceitos básicos necessários para entender o projeto, a aplicação brake-by-wire será apresentada. Posteriormente serão apresentados conceitos de funcionamento da aplicação, tolerância a falha, controle de frenagem, entre outros. A modelagem e simulação do sistema foi realizada na ferramenta computacional TrueTime baseada no Matlab/Simulink, utilizando kernels de tempo real. A simulação demonstra os diferentes comportamentos da aplicação quando protocolos TTP/C e Flexray variam em largura de banda e taxa de utilização do barramento. Foi inserido um nó de interferência na rede, visando verificar o comportamento de tais protocolos com um trafego mais intenso na rede. Os resultados obtidos com a simulação de tempo real demonstram que o protocolo TTP/C apresentou um comportamento mais estável e seguro para tal aplicação considerada de tempo real crítico.

APA, Harvard, Vancouver, ISO, and other styles

43

Cadamuro, Junior João. "Dyretiva: um método para a verificação das restrições temporais em sistemas embarcados." Universidade Tecnológica Federal do Paraná, 2007. http://repositorio.utfpr.edu.br/jspui/handle/1/93.

Full text

Abstract:

O Dyretiva é um método desenvolvido para utilização na fase de testes de sistemas embarcados operando em tempo real e, em especial, na verificação das restrições temporais do sistema. Como a fase de testes situa-se no final do processo de desenvolvimento, quando o hardware está disponível e o software codificado, a verificação temporal é feita por meio de monitoração do sistema sob teste. As principais premissas do Dyretiva são considerar a limitação de recursos dos sistemas embarcados e as características intrínsecas dos sistemas em tempo real. O método é definido por uma abordagem de monitoração e por um modelo de falta. A abordagem de monitoração define a interface física e lógica necessárias para observar o sistema sob teste, bem como as estratégias de utilização que permitem otimizar a coleta de dados. O modelo de falta identifica as relações e componentes do sistema onde existe maior probabilidade de encontrar os erros procurados. Para demonstrar os conceitos do Dyretiva, um conjunto de ferramentas de apoio a aplicação do método foi construído. Este conjunto, chamado de SoftScope, é composto por seis ferramentas: um pré-instrumentador de código, um instrumentador de código, um monitor, um programa de controle do monitor, programas para filtragem e análise dos dados capturados e um programa de visualização dos resultados. O Dyretiva e o SoftScope são parte integrante do projeto PERF, que está em andamento no LIT (Laboratório de Inovação e Tecnologia em Sistemas Embarcados) da UTFPR (Universidade Tecnológica Federal do Paraná), cujo objetivo é construir um ambiente completo para o desenvolvimento de sistemas embarcados operando em tempo real.
The Dyretiva is a method used for verifying the time constraints of embedded realtime systems. The verification is performed by monitoring the embedded software when it is running in an embedded hardware. The Dyretiva method takes into account the resource constrained nature of embedded systems and the time bounded nature of real-time systems. The method is comprised by a monitoring approach and a fault model. The monitoring approach defines the physical and the logical interfaces used in the observation of the system under test, as well as the strategies used for an optimized trace data collection. The fault model identifies relationships and components of the system under test that are most likely to have time faults. To demonstrate Dyretiva concepts, a set of support tools called SoftScope has been developed. SoftScope is comprised of a source code pre-instrumentation tool, a source code instrumentation tool, a hybrid monitor, a program for controlling the hybrid monitor, programs for filtering and analyzing trace data, and a graphical presentation tool. The Dyretiva method and the SoftScope tool set are an integral part of the work-inprogress PERF project, which is under development in the LIT (Laboratory of Embedded Systems Innovation and Technology), at the UTFPR (Federal Technological University of Paraná State). The objective of the PERF project is to build a complete environment suitable for the development of embedded and real-time systems.

APA, Harvard, Vancouver, ISO, and other styles

44

Ferreira, Marcos Aparecido Chaves. "Desenvolvimento de sensores de oxigênio dissolvido utilizando métodos eletroquímicos e ópticos para monitoramento em tempo real da qualidade da água." Universidade de São Paulo, 2007. http://www.teses.usp.br/teses/disponiveis/3/3140/tde-08012008-161104/.

Full text

Abstract:

Este trabalho visou o desenvolvimento de sensores de oxigênio dissolvido (OD) utilizando tecnologias de filmes espessos, possibilitando baixo custo de produção, mantendo porém a durabilidade e precisão necessárias para o emprego no monitoramento de águas mananciais. Tal desenvolvimento também incluiu o desenvolvimento de circuitos eletrônicos próprios para o funcionamento completo e autônomo dos sensores. Aplicando-se o princípio de funcionamento do sensor eletroquímico de oxigênio dissolvido baseado na célula de Clark(1956), desenvolveu-se inicialmente esta célula confeccionada em PVC com dimensões tradicionais e, posteriormente, utilizou-se a tecnologia LTCC (Low Temperature Cofired Ceramics) como substrato do sensor em uma microconfiguração planar. Essa inovação permitiu estudar as facilidades de construção com este substrato, várias composições para o eletrólito, espessura das membranas em FEP e PDMS, e o uso das técnicas de medidas tais como polarização contínua, polarização pulsada e voltametria cíclica. Os sensores desenvolvidos foram estudados em condições de monitoramento contínuo e chegaram a alcançar 4 meses de durabilidade utilizando membrana de FEP com deriva de 0,14 % hora-1. Verificou-se através dos ensaios que a configuração da célula eletroquímica de 3 eletrodos estende a durabilidade dos microsensores, pois esta configuração atenua a redução da prata sobre o catodo. Devido a recente regulamentação da detecção óptica do OD pela ASTM, inclui-se neste trabalho o princípio da técnica de medição através da detecção da luminescência. Apresenta-se a implementação de um sistema óptico de detecção utilizando LEDs de alto brilho como fonte de excitação e fotodiodo com filtro de cor embutido para a detecção da intensidade luminescente de um complexo de rutênio (Ru(dpp)) imobilizado em filme sol-gel e em silicone PDMS. O sensor óptico imobilizado em filme sol-gel operando em modo contínuo apresentou a menor deriva (0,03 % hora-1) dentre os microssensores ópticos construídos. A adição de uma fina camada de silicone preto sobre a imobilização sol-gel proporcionou maior durabilidade e imunidade do filme à variação de salinidade da amostra sem prejudicar o tempo de resposta do sensor.
This work aims the development of a dissolved oxygen (DO) sensor using thick film technology, which has low cost of production and keeps sensors durability and precision acceptable for their use in the monitoring of water sources. This development also includes the complete electronic circuits for autonomous monitoring. Using the principles of oxygen electrochemical sensors based on Clark´s cell, this cell is initially built in PVC with traditional dimensions and aftwords build in LTCC (Low Temperature Co-fired Ceramics) technology as a substrate for the sensor in a microplanar configuration. This innovation allowed the study of constructive aspects, especially by changing substrate configuration, compositions for the electrolyte, thickness of the FEP or PDMS membrane, and the use of diverse electronic measurement techniques such as continuous polarization, pulsed polarization and cyclic voltammetry. Sensors submitted to continuous monitoring could reach 4 months of duration, using FEP membrane, drifting 0.14 % h-1. A 3 electrodes electrochemical cell configuration can extend the sensor´s life, presenting a low drift for both sensors types, because this new configuration attenuates the reduction of the silver over the cathode. Due to recent regulation of the optical detection of OD by ASTM, this work includes the measurement of DO through the detection of luminescent patterns. Such a system was developed by using high brightness LED´s as excitement sources and special photodiodes embedded with color filters as luminescence intensity detectors . The ruthenium complex (Ru(dpp)) immobilized in a sol-gel film and in PDMS was used as oxygen-sensitive material. The optical sensor immobilized in sol-gel film operating in continuous mode presented the lowest drift (0.03 % h-1) of all built sensors. The addition of a thin layer of black silicone over the sol-gel immobilization provided a greater durability and the immunity of the film and to sample salinity variation, without prejudice to the sensor response time.

APA, Harvard, Vancouver, ISO, and other styles

45

Pinto, Tertuliano Ribeiro. "Desenvolvimento de pilha de protocolos TCP/IP em sistema embarcado GPS." Instituto Tecnológico de Aeronáutica, 2007. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=383.

Full text

Abstract:

A utilização de protocolos de comunicação em rede de computadores é uma prática que começou a ser difundida nos anos 60 e ultimamente tem passado por um grande crescimento em todas as áreas de aplicação; na indústria, nas escolas, nos escritórios e nos lares através da Internet. Os protocolos de comunicação em rede de computadores que se tornaram padrão foram os TCP/IP que através da Internet passaram a ser os mais utilizados no mundo. Atualmente crescem as implementações destes protocolos em sistemas embarcados, o número de dispositivos e utilitários domésticos conectados a Internet continuam aumentando. São eletrodomésticos, celulares, telefones com funções especiais, sistemas de segurança, câmaras de monitoramento, enfim uma gama muito grande de novos dispositivos conectados em rede. Neste trabalho será mostrada uma implementação de protocolos TCP/IP em um sistema embarcado que utiliza um sistema operacional multitarefas de tempo real que não possui os recursos existentes em um computador normal, um módulo GPS (Global Positioning System) da Tyco Electronics com micro-controlador da ST Electronics. Foram implementados os protocolos IP, ICMP, SLIP, ARP, UDP, TCP utilizados na pilha de protocolos TCP/IP e as aplicações de telnet, http e Daytime, com funções básicas, utilizando apenas 14 Kbytes de memória ROM (Flash) e 22 Kbytes de memória RAM de dados do sistema embarcado alvo. Também consta desta implementação, o desenvolvimento e testes de um driver para interface Ethernet de comunicação de dados entre um PC (Personal Computer) e o módulo GPS utilizando uma placa Ethernet padrão ISA.

APA, Harvard, Vancouver, ISO, and other styles

46

Santos, Ronaldo Camilo dos. "Sistema de escalonamento de processos baseado em casos." [s.n.], 1998. http://repositorio.unicamp.br/jspui/handle/REPOSIP/259403.

Full text

Abstract:

Orientadores: Juan Manuel Adan Coello, Mauricio Ferreira Magalhães
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação
Made available in DSpace on 2018-07-23T15:18:06Z (GMT). No. of bitstreams: 1 Santos_RonaldoCamilodos_M.pdf: 5946892 bytes, checksum: 938141058a2a0a14ce347627d933937c (MD5) Previous issue date: 1998
Resumo: A necessidade de se ter tarefas processadas em uma planta de manufatura, clientes de banco aguardando para serem atendidos pelos caixas, aeronaves esperando autorização para pousar e unidades de programa para serem executadas em um computador têm em comum o problema de escalonamento que surge quando há necessidade de se escolher a ordem na qual as tarefas devem ser executadas e a atribuição de tarefas aos servidores para processamento. O problema de escalonar processos computacionais pode ser resolvido automaticamente por um algoritmo dedicado. Encontrar uma solução no menor tempo possível é um dos objetivos pretendidos. A metodologia Raciocínio Baseado em Casos (RBC), que é uma abordagem para representação de conhecimento e utilização deste conhecimento para auxiliar na resolução de novos problemas, toma possível reduzir o tempo gasto para se encontrar uma solução à medida que os problemas ficam maiores. Este trabalho apresenta a proposta e implementação de um sistema baseado no método RBC para a resolução de problemas de escalonamento de processos, em sistemas de tempo real crítico estático e centralizado em um ambiente monoprocessado. Esses processos devem respeitar restrições de tempo de pronto, tempo de execução e prazo de término, além das relações de precedência. O Sistema de Escalonamento de Processos Baseado em Casos (SEBC), implementado neste trabalho, possui como característica principal a idéia de simplificação de um problema através de substituições de seus subproblemas similares a problemas armazenados em uma base de casos e adaptação das soluções destes problemas na busca de uma solução para o problema apresentado. Os resultados obtidos pelo SEBC para os problemas estudados mostram que à medida que tratamos com problemas maiores, a reutilização de soluções de problemas passados pode reduzir substancialmente o tempo necessário para resolver esses problemas, ou detectar que os mesmos não têm solução
Abstract: Multiple jobs that should be processed in a manufacturing plant, bank customers waiting to be served by tellers, aircrafts waiting for landing c1earances,and program tasks to be run on a computer have in common the scheduling problem that emerges whenever there is a choice concerning the order in which tasks can be performed and the assignment of tasks to servers for processing. The scheduling problem of computer processes can be automatically solved with a dedicated algorithm. One of the goals is to find a solution whenever one exists in a minimum time. The Case-Based Reasoning methodology (CBR), an approach for knowledge representation and problem solving, makes it possible to reduce processing time to get a solution when the problems become large. This work implements and evaluates a CBR-based algorithm for solving the problem of process scheduling, in critical real time systems with a monoprocessor environment. These processes must respect restrictions of ready time, computation time and deadline, besides precedence relations. The Case-Based Reasoning Real-Time Scheduler system (CBR-RTS), implemented in this work, holds, as main characteristic, the idea of simplification of a problem. This is made by substitutions of parts of the problem, that are in a case base, and adaptation of that problems aiming a solution for the presented problem. The experiments described in this work suggest that the CBR-RTS system can contribute to an expressive reduction in processing times required to schedule complex problems. In the tested examples, our algorithm performed better than the dedicated algorithm for large problems
Mestrado
Mestre em Engenharia Elétrica

APA, Harvard, Vancouver, ISO, and other styles

47

Carvalho, Elaine Cristina Schneider de. "Comportamento de escolha de linha de ônibus sob a influência de painéis eletrônicos com previsões em tempo real sobre a chegada dos veículos aos pontos." Universidade de São Paulo, 2013. http://www.teses.usp.br/teses/disponiveis/3/3138/tde-10072014-160538/.

Full text

Abstract:

Esta dissertação teve como objetivo principal investigar a influência, no comportamento de escolha de linha de passageiros de ônibus, de painéis eletrônicos em pontos de parada com informação em tempo real sobre previsões para passagem dos veículos. Para a coleta de dados, um experimento de escolha declarada com desenho eficiente foi aplicado a uma amostra de 1179 entrevistados residentes na Região Metropolitana de São Paulo (RMSP) e pertencentes à comunidade da Universidade de São Paulo. Em cada situação de escolha foram apresentadas duas linhas diferentes de ônibus que chegariam ao mesmo destino, mas não passavam pelo mesmo ponto, de modo que a escolha a ser feita era entre uma ou outra combinação de linha e ponto. Adicionalmente, apenas um dos pontos tinha painel eletrônico. As alternativas também se diferenciavam pelos seguintes atributos: intervalo de tempo programado para a passagem de veículos consecutivos da mesma linha; possível atraso em relação ao intervalo programado; tempo de viagem dentro do veículo até o destino; ocupação do veículo quando chega ao ponto; e valor da tarifa. Na amostra predominaram jovens com até 25 anos (64% da amostra), homens (60%), usuários frequentes de ônibus (80%), estudantes (81%) e entrevistados com pelo menos um automóvel no domicílio (76%). A partir das respostas ao experimento foram estimados modelos de escolha discreta Mixed Logit Panel, de modo a mensurar a importância relativa de cada atributo na decisão e também medir a variabilidade das preferências entre os entrevistados. Os resultados indicam que a presença do painel no ponto de ônibus tem, sim, influência sobre a escolha da linha. Os entrevistados estariam dispostos a pagar em média, pela presença de painel, R$0,12 adicionais, equivalentes a 5 minutos de viagem. Verificou-se também que a existência de painel no ponto diminui a desutilidade marginal da espera, e isto ocorre com mais intensidade quando ela está associada ao atraso do que quando está associada ao intervalo programado entre veículos. O valor médio do tempo de viagem foi relativamente baixo: R$1,44/hora, provavelmente devido à composição socioeconômica da amostra, com elevada proporção de estudantes. No entanto, observou-se que o comportamento de escolha de linha é bastante afetado pelas características socioeconômicas e de uso de ônibus dos entrevistados, podendo o valor do tempo chegar a R$17,00/hora, e a disposição a pagar pelo painel a R$0,77. Acredita-se que os resultados desta pesquisa permitem ampliar o entendimento do comportamento de escolha de linha, ao incorporar a presença de painel no ponto como elemento adicional da decisão.
The main objective of this research is to investigate the influence on bus route choice behavior of variable message signs (VMS) displaying real time predictions of bus arrival at stops. A stated choice survey was conducted, using an efficient design experiment. Sampled individuals were asked to answer to eight choice situations, each presenting two bus routes going to the same destination but with different itineraries and boarding stops. The choice was made between two combinations of bus route and boarding stop; only one of the stops had VMS. The other attributes characterizing alternatives were: bus route headway, (possible) delay at arriving at the stop, travel time until destination, level of vehicle crowdedness when arriving at the boarding stop, and fare. Data were collected from 1179 individuals, mostly students, professors and employees of the University of São Paulo, and all of them residents of the São Paulo Metropolitan Area. The typical interviewee was 25 years old or younger (64% of the sample), male (60%), a frequent bus user (80%), student (81%) and had at least one car in his household. Mixed logit panel discrete choice models were estimated to analyze the data, capturing both the relative importance of each attribute in the decision process and systematic taste variation among individuals. Results show that VMS displaying predictions of bus arrival at stops do influence bus route choice behavior. The estimated average willingness to pay for a bus stop to have a VMS was R$0.12, which corresponds to 5 minutes of travel time. It was also observed that the marginal disutility of waiting time decreases when there is a VMS at the stop. Disutility of waiting due to delays also decreases (more intensively) with the VMS. The average value of travel time was relatively low, compared to expectations: R$1.44/hour, probably due to the socioeconomic profile of the sample, particularly the high proportion of students. Nevertheless, frequency of bus use and socioeconomic characteristics significantly affect route choice behavior; the value of travel time, for instance, may reach R$17/hour, while willingness to pay for a VMS in a stop may become R$0.77. The results indicate that incorporating the VMS as an additional component of the decision, allows for a better understanding of bus route choice behavior.

APA, Harvard, Vancouver, ISO, and other styles

48

Silva, Andréa Cristina Barbosa da. "Streptococcus mutans e cárie dentária: estudos sobre a perspectiva de identificação de pacientes de risco à cárie e potencial da clorexidina como agente antimicrobiano bucal." Universidade Federal da Paraíba, 2010. http://tede.biblioteca.ufpb.br:8080/handle/tede/339.

Full text

Abstract:

Made available in DSpace on 2015-04-01T12:09:00Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 1738258 bytes, checksum: 9ea7722b27270b8d6f33deb6238bb982 (MD5) Previous issue date: 2010-12-21
Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES
Streptococcus mutans is the main etiologic agent of dental caries, especially due to its ability to adhesion to the tooth surface. This bacterium produces glycosyltransferases that synthesize polymers of soluble and insoluble glucan from sucrose, which increases the colonization of cariogenic bacteria and promote the formation of biofilm on the surface of the teeth. Chlorhexidine is the most frequent topical antibiotic used in dentistry and is considered standard in the various dental specialties, but there are few studies on this drug at the molecular level. The aim of the present study was to investigate the antibacterial activity of chlorhexidine gluconate against in vitro planktonic and biofilm Streptococcus mutans cells in a dose- and timedependent manner. The minimum inhibitory concentration (MIC) and minimum bactericidal concentration (MBC) of chlorhexidine in planktonic cells and MBC in biofilms were determined by microdilution method. Total S. mutans RNA from either planktonic cells or biofilms exposed or non-exposed (controls) to chlorhexidine were extracted, purified and reversely transcribed to cDNA. Real-time reverse transcription- PCR was used to quantify the relative levels of 16S rRNA, gtfB, gtfC and gtfD transcription of S. mutans in the presence of CHX. The activity of CHX in the initial biofilm structure for 2 and 4 h and morphological alterations in planktonic cells, under a range of CHX concentrations, was examined by Scanning Electron Microscopy (SEM). CLX MIC and MBC for planktonic cells were 2.2 mg/L and 18 mg/L, respectively, while MBC for biofilm was 800 mg/L. Planktonic cells exposed to CLX 4.5 mg/L and 9 mg/L were reduced almost by 6- and 20-fold, whereas biofilm counts were reduced (2.5-fold or more) in concentrations above 500 mg/L. In planktonic cells, exposition to CHX 4.5 mg/L increased gtfC and gtfD expression by 11-fold and 4-fold (p<0.01), respectively. In biofilm, expression of gtfB, gtfC and gtfD were reduced (<1.6-fold p<0.01) at concentrations above 500mg/L. Cell surfaces did not show any change when planktonic cells were exposed to CHX at 4.5 mg/L for 2 or 4h, but after 6 h, several wilted S. mutans cells with lost intracellular material could be observed. A decrease in the cells chain length and matrix was found when the initial biofilm was exposed from 1.1 mg/L to 4.5 mg/L of CHX, while 1200 mg/L and 2000 mg/L caused extensive precipitation of unknown material on the slide. Thus, we conclude that the CHX effects against bacteria depend on the kind of growth organization and the concentration/time of exposure to the drug. CHX may affect cell walls and intervene with mechanisms of the biofilm formation, and at sub-lethal concentrations, affect the expression of gtfs, which may exert an anticariogenic effect.
Streptococcus mutans é o principal agente etiológico da cárie dentária, especialmente devido à sua habilidade de adesão à superfície dentária. Esta bactéria produz glicosiltransferases, que sintetizam polímeros de glicano solúveis e insolúveis a partir da sacarose, que aumentam a colonização de bactérias cariogênicas e promovem a formação de biofilme dental na superfície dos dentes. A clorexidina é o antimicrobiano tópico mais utilizado na Odontologia, sendo considerado padrão nas diversas especialidades odontológicas, porém existem poucos estudos com esta droga em nível molecular. O objetivo do presente estudo foi investigar a atividade do gluconato de clorexidina em Streptococcus mutans UA159, plantônicos e organizados em biofilme, em diferentes concentrações e períodos de crescimento. A Concentração Inibitória Mínima (MIC) e a Concentração Bactericida Mínima (MBC) da clorexidina nas células plantônicas e MBC em biofilmes, foram determinadas pelo método da microdiluição. O RNA total das S. mutans plantônicos e organizados em biofilme, expostos ou não (controles) à clorexidina foram extraídos, purificados e reversamente transcritos a Cdna. O PCR quantitativo em tempo real foi utilizado para quantificar os níveis relativos de transcrição dos genes 16S rRNA, gtfB, gtfC e gtfD de S. mutans na presença ou ausência de clorexidina. A atividade da clorexidina na estrutura do biofilme inicial de 2 e 4h, e as alterações morfológicas nas células plantônicas, sobre concentrações variadas, foi examinada por Microscopia Eletrônica de Varredura (MEV). A MIC e a MBC para células plantônicas foram 2,2 mg/L e 18 mg/L, respectivamente, e a MBC para os biofilmes foi de 800 mg/. A exposição à clorexidina, nas concentrações de 4,5 mg/L e 9 mg/L, reduziu a contagem das células plantônicas por 6 e 20 vezes, respectivamente, enquanto a contagem das células do biofilme foram reduzidas (2,5 vezes ou mais) em concentrações acima de 500 mg/L. Nas células plantônicas, a exposição a 4.5 mg/L de CHX, aumentou a expressão das gtfC e gtfD por 11 e 4 vezes (p<0.01), respectivamente. Em biofilme, a expressão das gtfB, gtfC e gtfD foram reduzidas (<1,6 x, p<0.01) em concentrações acima de 500 mg/L. As superficies celulares aparentemente não mostraram modificação quando as células plantônicas foram expostas às concentrações de 4,5 mg/L por 2 ou 4h, mas depois de 6h, várias células murchas de S. mutans com material intracelular extravasado, foram observadas. Um decréscimo no comprimento das cadeias das células e também da matriz foram encontradas quando os biofilmes iniciais foram expostos a 1,1 mg/L e 4,5 mg/L de clorexidina, enquanto as concentrações de 1200 mg/L e 2000 mg/L causaram extensa precipitação de material desconhecido nas lamínulas. Assim, concluiu-se que os efeitos da clorexidina contra S. mutans dependem do tipo de organização celular, período de crescimento e concentração utilizada da droga. A clorexidina pode afetar a parece celular e interferir com mecanismos de formação do biofilme e, em concentrações subletais, reduz a expressão de algumas gtfs, o que pode exercer um efeito anticariogênico.

APA, Harvard, Vancouver, ISO, and other styles

49

Vogler, Osmar. "Projeto e implementação do software de sistema embarcado para rastreamento e telemetria de veículo." Instituto Tecnológico de Aeronáutica, 2005. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=300.

Full text

Abstract:

Esta tese apresenta o protótipo de um sistema embarcado para veículos terrestres (automóveis, ônibus, caminhões) a partir de uma Central de Controle de Operações (CCO). Este sistema embarcado tem 3 funções básicas: 1) enviar dados de telemetria sobre o veículo (tal como a posição e velocidade do veículos obtidos de um receptor GPS, status de subsistemas do veículo, mensagens de alerta ou emergência) para a CCO, 2) enviar comandos a partir da CCO para algum subsistema do veículo (por exemplo, bloquear um veículo que saiu da rota), 3) permitir troca de mensagens de texto entre o condutor do veículo e o operador da CCO. Este protótipo tem a seguinte plataforma de hardware: 1) computador de bordo com processador Intel 386Ex; 2) uma placa de entradas e saídas digitais que atua como subsistemas do veículo; 3) um receptor GPS; 4) um palmtop que atua como interface com o condutor e 5) um modem GSM/GPRS. Para esta plataforma foram escolhidos o sistema operacional XDOS e o kernel eRTOS para suporte à programação multithreads. O compilador Borland C 4.51 foi utilizado como ferramenta de desenvolvimento. O software do sistema embarcado foi implementado baseado em threads com mecanismos de troca de mensagens e sincronização. As threads foram associadas aos componentes de hardware do sistema permitindo uma maior modularidade do sistema (facilidade para inserir ou retirar novos componentes de hardware através da inserção ou retirada de threads). O protótipo foi testado com uma versão simplificada da CCO. Os resultados demonstraram a estabilidade do software multithreads e o protótipo respondeu como esperado.

APA, Harvard, Vancouver, ISO, and other styles

50

Acras, Mauro. "Análise de requisitos temporais para sistemas embarcados automotivos." Universidade Tecnológica Federal do Paraná, 2016. http://repositorio.utfpr.edu.br/jspui/handle/1/2437.

Full text

Abstract:

Os sistemas embarcados automotivos são caracterizados por sistemas computacionais que suportam funcionalidades na forma de softwares embarcados para proporcionar aos usuários maior conforto, segurança e desempenho. Entretanto, existe uma grande quantidade de funções integradas que elevam o nível de complexidade de forma que se deve utilizar métodos e ferramentas de projetos adequados para garantir os requisitos funcionais e não funcionais do sistema. Todo o projeto de software embarcado automotivo deve iniciar com a definição de requisitos funcionais e de acordo com a dinâmica do subsistema que uma ECU (Electronic Control Unit) irá controlar e/ou gerenciar, deve-se ainda definir os requisitos temporais. Uma função automotiva pode ter requisitos temporais do tipo, período de ativação, atraso fim-a-fim, deadline entre outras que por sua vez estão estritamente relacionadas com as características da arquitetura de hardware utilizada. Em um sistema automotivo, tem-se uma arquitetura de computação embarcada distribuída em que existem tarefas e mensagens que trocam sinais entre si e podem ter requisitos temporais que devam ser atendidos. A análise temporal para verificação e validação dos requisitos temporais pode ser realizada ao nível de arquitetura distribuída, tarefas e instruções sendo que a utilização adequada de métodos e ferramentas é uma condição necessária para sua verificação. Desta forma, apresenta-se uma descrição do estado da arte de análise temporal em sistemas embarcados automotivos, suas propriedades e a utilização das ferramentas da Gliwa para avaliar se os requisitos temporais são atendidos. Um exemplo ilustrativo foi implementado com o propósito de apresentar como os métodos, processos e ferramentas devem ser aplicados para verificar se os requisitos temporais definidos previamente no início do projeto foram atendidos e para que em um sistema já existente possam suportar funções adicionais com requisitos temporais a serem garantidos. É importante verificar que as ferramentas de análise temporal, tem o propósito ainda de verificar se os recursos computacionais estão sendo utilizados de acordo com o especificado no início do projeto.
Automotive embedded systems are characterized by computer systems that support embedded software functionalities to provide users with greater comfort, security and performance. However, there are a number of integrated functions that raise the level of complexity so that appropriate design methods and tools must be used to guarantee the functional and non-functional requirements of the system. All automotive embedded software design must begin with the definition of functional requirements and according to the dynamics of the subsystem that an ECU (Electronic Control Unit) will control and/or manage, it is necessary to define the time requirements. An automotive function may have time requirements of type, activation period, end-to-end delay and deadline among others which in turn are strictly related to the characteristics of the hardware architecture used. In an automotive system there is a distributed embedded computing architecture in which there are tasks and messages that exchange signals between them and may have timing requirements that must be met. The timing analysis for verification and validation of timing constrains can be carried out at the level of distributed architecture, tasks and instructions, and the proper use of methods and tools is a necessary condition for their verification. In this way, a description of the state of the art of timing analysis in automotive embedded systems, their properties and the use of the tools of Gliwa to evaluate if the timing constrains are met. An illustrative example has been implemented with the purpose of presenting how the methods, processes and tools should be applied to verify that the time requirements defined at the beginning of the project are met and that in an existing system can support additional functions with requirements to be guaranteed. It is important to note that timing analysis tools are still intended to verify that computational resources are being used as specified at the beginning of the project.

APA, Harvard, Vancouver, ISO, and other styles

Dissertations / Theses on the topic 'Eletrônica em tempo real'

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles