Academic literature on the topic 'Générateurs de nombres aléatoires'

Les nombres aléatoires ont été de tous temps utilisés pour des jeux de hasard, plus récemment pour créer des codes secrets et ils sont aujourd'hui nécessaire à l'exécution de programmes informatiques. Les générateurs de nombres aléatoires sont maintenant bien éloignés de simples dés à lancer et sont constitués de circuits électroniques ou d'algorithmes. Ceci pose des problèmes quant à la reconnaissance du caractère aléatoire des nombres générés. De plus, de la même manière ou autrefois les dés étaient pipés pour augmenter les chances de gagner, il est aujourd'hui possible d'influencer la sortie des générateurs de nombres aléatoires. Ce sujet est donc toujours d'actualité avec des exemples récents très médiatisés. Ceci concernait en effet la console de jeu PS3 qui génère un nombre aléatoire constant où la distribution de clefs secrètes redondantes sur internet. Ce mémoire présente l'étude de plusieurs générateurs ainsi que diverses manières de les perturber. Il montre ainsi des faiblesses inhérentes à leurs conceptions et des conséquences possibles de leur défaillance sur des composants de sécurité. Ces travaux ont de plus permis de mettre en évidence l'importance des problématiques concernant le test des nombres aléatoires ainsi que des retraitements corrigeant des biais dans ces nombres.

Les générateurs de nombres véritablement aléatoires (TRNG) sont des composants cruciaux dans certaines applications cryptographiques sensibles (génération de clés de chiffrement, génération de signatures DSA, etc). Comme il s’agit de composants très bas-niveau, une faille dans le TRNG peut remettre en question la sécurité de tout le système cryptographique qui l’exploite. Alors que beaucoup de principes de TRNG existent dans la littérature, peu de travaux analysent rigoureusement ces architectures en termes de sécurité. L’objectif de cette thèse était d’étudier les avantages des techniques de conception asynchrone pour la conception de générateurs de nombres véritablement aléatoires (TRNG) sûrs et robustes. Nous nous sommes en particulier intéressés à des oscillateurs numériques appelés anneaux auto-séquencés. Ceux-ci exploitent un protocole de requêtes et acquittements pour séquencer les données qui y circulent. En exploitant les propriétés uniques de ces anneaux, nous proposons un nouveau principe de TRNG, avec une étude théorique détaillée sur son fonctionnement, et une évaluation du cœur du générateur dans des cibles ASIC et FPGA. Nous montrons que ce nouveau principe permet non seulement de générer des suites aléatoires de très bonne qualité et avec un très haut débit (&gt;100 Mbit/s), mais il permet aussi une modélisation réaliste de l’entropie des bits de sortie (celle-ci peut être réglée grâce aux paramètres de l’extracteur). Ce travail propose également une méthodologie complète pour concevoir ce générateur, pour le dimensionner en fonction du niveau de bruit dans le circuit, et pour le sécuriser face aux attaques et défaillances<br>True Random Number Generators (TRNG) are ubiquitous in many critical cryptographic applications (key generation, DSA signatures, etc). While many TRNG designs exist in literature, only a few of them deal with security aspects, which is surprising considering that they are low-level primitives in a cryptographic system (a weak TRNG can jeopardize a whole cryptographic system). The objective of this thesis was to study the advantages of asynchronous design techniques in order to build true random number generators that are secure and robust. We especially focused on digital oscillators called self-timed rings (STR), which use a handshake request and acknowledgement protocol to organize the propagation of data. Using some of the unique properties of STRs, we propose a new TRNG principle, with a detailed theoretical study of its behavior, and an evaluation of the TRNG core in ASICs and FPGAs. We demonstrate that this new principle allows to generate high quality random bit sequences with a very high throughput (&gt; 100 Mbit/s). Moreover, it enables a realistic estimation for the entropy per output bit (this entropy level can be tuned using the entropy extractor parameters). We also present a complete methodology to design the TRNG, to properly set up the architecture with regards to the level of noise in the circuit, and to secure it against attacks and failures

Les générateurs de nombres aléatoires sont des blocs destinés à produire des quantités numériques qui doivent être indépendantes et uniformément distribuées. Ces RNG sont utilisés dans des contextes sécuritaires où l'utilisation de nombres aléatoires est requise (génération de clefs cryptographiques, nonces des protocoles cryptographiques, marqueurs anti-rejeu, contre-mesures face aux attaques par canaux cachés) et où leur qualité est primordiale. Tous les composants électroniques ayant une fonction sécuritaire, comme par exemple les cartes à puces, incluent un ou plusieurs générateurs aléatoires (basés sur des principes physiques). En conséquence, le RNG est une brique centrale des applications sécuritaires et sa défaillance, totale ou partielle met donc en péril la fonctionnalité dans son ensemble. Ce travail de thèse porte sur l'étude des RNG physiques (PTRNG) et la modélisation de l'aléa à partir des caractérisations électroniques et mathématiques du circuit. Cette étude se place essentiellement dans le contexte de la norme AIS 31 du BSI* qui fait référence dans de nombreux pays européens. Cette norme est l‘une des rares qui impose des caractérisations sur les PTRNG, incluant notamment un modèle stochastique de ce dernier. Dans ce contexte, il est crucial de pouvoir valider la méthodologie d'évaluation proposée par ces normes et c'est sur ce point que j'ai focalisé mon travail de thèse.*Bundesamt für Sicherheit in der Informationstechnik, agence fédérale allemande chargée de la sécurité des technologies de l'information<br>Random number generators (RNG) are primitives that produce independent and uniformly distributed digital values, RNG are used in secure environments where the use of random numbers is required (generation of cryptographic keys, nonces in cryptographic protocols, padding values, countermeasures against side-channel attacks) and where the quality of the randomness is essential. All electronic components with a security function, such as smart cards, include one or more random generators (based on physical principles). Consequently, the RNG is an essential primitive for security applications. A flaw in security of the random number generation process directly impacts the security of the cryptographic system. This thesis focuses on the study of physical RNG (PTRNG), the modeling of its randomness and an electronic characterizations of the circuit. This study is in the context of the AIS-31 standard which is published by the BSI* and followed by many European countries. This standard is one of the few that require a characterizations of the PTRNG and a stochastic model. In this context, it is crucial to validate the evaluation methodology proposed by these standards and l focused on them during my thesis.*Bundesamt fiir Sicherheit in der Informationstechnik, federal agency German responsible for the security of information technology

Les générateurs de nombres vraiment aléatoires (TRNG) produisent des séquences binaires aléatoires indépendantes, imprédictibles et uniformément réparties. Les TRNG sont nécessaires dans toutes sortes d'applications (cryptographie, télécommunications, simulations numériques, test, etc. ) et leur implantation matérielle au sein de système embarqué reste une tâche délicate et primordiale dans un grand nombre de systèmes. L'évaluation d'un TRNG est complexe car la qualité de la séquence est fonction de la source de bruit utilisée, de l'environnement extérieur et de l'implantation au sein du circuit ciblé. Un des premiers objectifs de cette thèse a été de proposer une méthodologie objective analysant la qualité de TRNG intégré dans des systèmes sur puce. Cependant, malgré la qualité du générateur sélectionné, l'aléa en sortie du TRNG peut varier au cours du temps à cause d'attaques externes possibles sur le circuit, du débit, de variation des conditions extérieures ou encore du vieillissement des composants. Afin d'améliorer la robustesse d'un TRNG, l'utilisation de tests statistiques matériels (AIS 31, FIPS, Diehard) permet ainsi d'analyser en temps et en conditions réelles les TRNG au sein du circuit avec un coût limité et pour des débits atteignant 140 Mbits/s. Le test en ligne du générateur permet de contrer les attaques, d'optimiser le débit et d'éliminer les séquences défaillantes. Finalement, un RNG hybride couplant TRNG et PRNG à très haut débit a été implanté sur une cible reconfigurable et au sein d'un circuit VLSI. L'étude menée sur le RNG hybride a débouché sur un partenariat industriel avec l'entreprise Smart-Quantum. Un dispositif permettant de générer des variables aléatoires suivant une loi gaussienne ou de Rayleigh a également été proposé. La qualité et le débit de ce générateur dépassent ceux de l'état de l'art, ce qui permet d'envisager des applications telles que la simulation temps réel de canaux de propagation radio<br>Generating truly random numbers (TRNG) produce independent random binary sequences, unpredictable and uniformly distributed. A TRNG is necessary in many applications (cryptography, telecommunications, computer simulations, testing,. . . ) and their hardware implementation in embedded system is a delicate task and critical in many systems. Evaluation of a TRNG is complex because the quality of the sequence is a function of the noise source used in the external environment and the location within the target circuit. A primary objective of this thesis was to propose an objective methodology for analyzing the quality of TRNG embedded in SoCs. However, despite the quality of the selected generator, the random output of the TRNG can vary in time due to possible external attacks on the circuit, the speed of change in external conditions or aging components. To improve the robustness of a TRNG, the use of statistical tests (AIS 31, FIPS, Diehard) allows to analyze in time and in real conditions the TRNG in the circuit with a limited cost and for speeds up to 140 Mbps. The online tests help to prevent malicious attacks, optimize throughput and eliminate defective sequences. Finally, a hybrid combining TRNG and PRNG at very high data rate has been implemented on a reconfigurable target and within a VLSI circuit. The study conducted on the RNG hybrid resulted in an industrial partnership with the company Smart-Quantum. A device for generating random variables following a Gaussian or Rayleigh has also been proposed. The quality and speed of the generator exceeds those of prior art, which allows to consider applications such as real-time simulation of radio propagation channels

L'objectif d'un générateur de nombres aléatoires (RNG) est de produire une séquence binaire aléatoire indépendante, imprédictible et uniformément répartie. Les RNG sont nécessaires dans toutes sortes d'applications telles que la cryptographie, les télécommunications, les simulations numériques, le test de circuits VLSI ou encore les algorithmes probabilistes. Ainsi, le nombre d'applications embarquées nécessitant des RNG matériels augmente constamment, spécialement au sein des circuits reconfigurables. En vue de la conception matérielle d'un RNG, la solution est d'utiliser un générateur hybride composé d'un générateur vraiment aléatoire (TRNG) et d'un générateur pseudo-aléatoire (PRNG). Prouver mathématiquement qu'un générateur est aléatoire est généralement difficile, voire impossible. Les RNG sont souvent évalués via des tests statistiques. L'évaluation d'un TRNG est beaucoup plus complexe que celle d'un PRNG car la qualité d'un TRNG est fonction de la source de bruit utilisée, de l'environnement extérieur et de la qualité d'im- plantation au sein du circuit ciblé. Fischer et al. [FD03] ont proposé l'un des premiers TRNG totalement implantable au sein d'un circuit FPGA. Depuis, un grand nombre générateurs a été présenté dans la littérature. Un des objectifs de cette thèse a été de proposer une méthodologie objective analysant la qualité des TRNG sélectionnés au sein de circuits reconfigurables. La méthode d'évaluation, rapide et efficace est basée sur l'utilisation de tests statistiques matériels proposés par l'AIS 31 [AIS01]. L'intérêt de la méthode est d'évaluer les TRNG au sein du même circuit FPGA afin d'analyser ceux-ci dans des conditions similaires d'uti- lisation. La version matérielle de l'AIS 31 permet d'évaluer des TRNG présentant un débit maximal de 84.2 Mbits/s. Le coût matériel de celle-ci est de 4042 LUT, soit environ 10% d'un FPGA Xilinx Virtex 5 SX50. La méthode proposée permet de trouver facilement le débit optimal des TRNG au sein d'un circuit reconfigurable. Ainsi, l'intérêt d'une pré-caractérisation du fonctionnement d'un TRNG est prouvé. À partir de l'étude précédente, un TRNG est sélectionné pour ses propriétés statistiques. Une architecture de générateur hybride permettant de produire des nombres aléatoires uniformes à très haut débit est ensuite proposée. Cependant, malgré la qualité du générateur sélectionné, l'aléa en sortie du TRNG peut varier au cours du temps à cause d'attaques externes possibles sur le circuit, de la variation des conditions extérieures ou encore du vieillissement des composants. La qualité aléatoire de la séquence de germes produite par un TRNG est primordiale pour assurer l'imprédictibilité d'un PRNG. Afin d'améliorer la robustesse d'un TRNG, des mécanismes de tests statistiques en ligne doivent être mis en oeuvre. Ainsi, une évaluation en temps réel du comportement du générateur est réalisée et les séquences défaillances générées par celui-ci sont évitées. Cette étude propose d'utiliser une implantation efficace de la batterie du FIPS 140-2. La surface négligeable du circuit au sein des FPGA actuels et les performances obtenues par le composant permettent de contrôler la qualité du TRNG sélectionné en temps réel. Un RNG hybride à très aut débit implanté sur une cible reconfigurable et au sein d'un circuit VLSI est proposé. L'étude menée sur le RNG hybride a débouché sur un partenariat industriel et un transfert de technologie vers une société spécialisée dans le domaine de de la sécurité. Dans certaines applications, il est parfois nécessaire de générer des nombres aléatoires suivant une distribution de probabilité différente d'une loi uniforme. À partir de l'utilisation du RNG hybride proposé, l'implantation d'un générateur de nombres aléatoires gaussiens à très haut débit est présenté. Par ailleurs, le circuit implanté permet de générer efficacement des nombres aléatoires suivant une loi de Rayleigh. Après sélection d'un excellent TRNG, un PRNG à débit très élevé est recherché. La structure parallèle des automates cellulaires fait de ces PRNG une architecture très intéressante en vue d'une implantation matérielle. La seconde partie de la thèse est consacrée à la recherche de la règle optimale d'un automate cellulaire à cinq voisins. Le chapitre étudie, entre autres, le coût matériel engendré par l'implantation de tests statistiques très performants.

Dans cette thèse, nous considérons les générateurs de nombres aléatoires en cryptographie. D'une part, nous avons étudié des générateurs, comme HAVEGE, qui produisent leurs données en se basant sur des événements imprévisibles. D'autre part, nous avons examiné les chiffrements à flots, qui peuvent être vus comme des générateurs de nombre pseudo-aléatoires qui produisent une suite chiffrante à partir d'une courte séquence initiale dépendant de la clé, et du vecteur d'initialisation, l'IV. Nous avons étudié plus particulièrement le chiffrement Dragon, ainsi qu'un modèle utilisant des fonctions aléatoires qui nous a été inspiré par une attaque sur le chiffrement MICKEY. Enfin, nous avons étudié plusieurs aspects des registres à décalages avec retenue (ou FCSR pour "feedback with carry shift register" en anglais) utilisés dans le chiffrement F-FCSR.

Les générateurs de nombres pseudoaléatoires (PRNGs) sont le cœur de nombreux schémas cryptographiques. Des PRNGs inappropriés peuvent totalement affaiblir les systèmes d'information qui sont principalement forts. Dans cette thèse, nous considérons d’une part les générateurs cryptographiques basés sur les registres à décalage à rétroaction avec retenues (FCSRs), introduits pour la première fois par A. Klapper et al. En 1993, et d'autre part les générateurs cryptographiquement sûrs notamment le DEC-PRNG (Dual Elliptic Curve-PRNGs) récemment introduit et normalisé par le NIST (SP 800-90). En 2005, dans le cadre du projet eSTREAM, F. Arnault et al. Ont proposé une nouvelle famille de chiffrement par flot basée sur des FCSRs filltrés, dont le F-FCSR-H v2 pour la version orientée hardware. Dans le même contexte, nous avons développé une nouvelle conception des FCSRs basée sur une approche vectorielle, les VFCSRs. Pour mettre en application cette nouvelle conception, nous avons conçu et analysé des VFCSRs sur F4 et nous avons proposé une nouvelle famille de chiffrement par flot, les VFCSR Quadratique filtrés (F-VFCSR-Q). Nous avons en particulier développé le chiffrement par flot orienté Hardware F-VFCSR-Q-H. En 2007, dans "Cryptanalysis of the DEC-PRNG", Berry Schoenmakers et al prétendaient que le DEC-PRNG pourrait souffrir d'une vulnérabilité à cause de la déviation à loi uniforme. Notre recherche a abouti à une nouvelle procédure de test basée sur le test de Kolmogorov-Smirnov pour la déviation des lois. Les résultats obtenus infirment ceux de B. Schoenmakers et al. Qui représentait encore la principale faille de DEC-PRNG<br>Pseudorandom number generators (PRNG) are the heart of many cryptographic schemes. Inappropriate generators can completely weaken the information systems which are mainly strong. In this thesis, we consider the random number generators for cryptography. First, we studied cryptographic generators based on feedback with Carry shift registers (FCSRs), introduced for the first time by A. Klapper and al. In 1993. On the other hand, cryptographically secure generators including the Dual Elliptic Curve pseudo-random number generator (DEC-PRNG) recently introduced and normalized by the NIST (SP 800-90). In 2005, for eSTREAM project, F. Arnault et al. Proposed a new family of stream ciphers based on filtered FCSRs, of which the F-FCSR-H v2 for hardware-oriented version. In the same context, we have developed a new design of FCSR-based vectorial approach, the VFCSRs. To implement this new concept, we designed and analyzed VFCSRs over F4 and we have proposed a new family of stream, the filtered Quadratic VFCSRs (F-VFCSR-Q). We have also developed particular stream cipher F-VFCSR-Q-H oriented hardware version. In 2007, in "Cryptanalysis of the Dual Elliptic Curve Pseudorandom generator", Berry Schoenmakers and al. Claimed that the DEC-PRNG could suffer from vulnerability because of the deviation from uniform law. We consider this problem of uniformity of the DEC-ECRNG outputs, and we propose a new testing procedure based on the Kolmogorov-Smirnov test for laws deviation. Results obtained by testing several samples invalidate the results obtained by B. Schoenmakers and al which still represented the principal fault of DEC-PRNG