Academic literature on the topic 'Germanium sur isolant'

The study was conducted to identify the bacteriological quality from different species of cockroaches in three study areas in Dhaka city. A total of 15 cockroaches was collected from three different selected study areas, viz. Penang Restaurant of Bakshi Bazar, Sir Salimullah Medical College Mitford Hospital and Urban slum of Kamalapur, Dhaka. Using detection keys, the cockroaches were identified as Periplaneta americana (53.33%), Blatella germanica (40%) and Blatta orientalis (6.67%). All of 15 cockroaches were used to isolate bacteria from external body surface and alimentary tract. A total of 48 isolates was obtained from these three species of cockroaches. Out of them 29 (60.42%) isolates were obtained from P. americana, 17 (35.42%) from B. germanica, and 2 (4.16%) from B. orientalis. Three Gram negative bacteria, viz. Klebsiella sp., Escherichia coli and Pseudomonas sp. were isolated from alimentary canal and external surface. On the external body surface 71.43% isolates were E. coli, 21.43% were Pseudomonas sp. and 7.14% were Klebsilella sp. In case of alimentary tract, 55.89% isolates were Pseudomonas sp., 23.52% were E. coli, and the rest 20.59% were Klebsiella sp. Comparison between study areas showed that the food handling area yielded maximum number (41.67%) of isolates and the urban slum yielded minimum number (25%) of isolates. In food handling isolates, 45% were Klebsiella, whereas E. coli and Pseudomonas sp. were 40% and 15%, respectively. In Hospital, E. coli was the most common (50%), followed by Klebsiella (37.5%) and Pseudomona sp. (12.50%). In urban slum, 41.67% isolates were Klebsiella sp., 41.67% were Pseudomonas sp. and 16.66% were E. coli. This study shows that cockroaches carry several Gram-negative bacteria on their body surface and alimentary tract and play a role in bacterial transmission to human.J. Biodivers. Conserv. Bioresour. Manag. 2017, 3(2): 63-68

Des structures du type « germanium sur isolant » sont intéressantes pour le développement de la microélectronique vers le transistor à effet de champ « ultime ». L’objet de cette thèse porte sur l’épitaxie latérale de Ge à partir du germe de Si de taille nanométrique sur l’intégration de couche de Ge sur silice sur substrat de silicium standard. La croissance est réalisée par la technique UHV-CVD (dépôt chimique en phase vapeur ultra-vide). Une étude préliminaire sur silicium oxydé chimiquement a montré que des cristaux monocristallins facettés de Ge se développent latéralement en formant un angle de 125° avec la couche de silice. Pour permettre la croissance latérale sur silice thermique parfaitement contrôlée en épaisseur et en position, nous avons développé un procédé basé sur le procédé LOCOS (LOCalized Oxidation of Silicon) de façon à obtenir des ouvertures de quelques dizaines de nanomètres de large entourant un couche de silice. Le développement latéral des cristaux de Ge dépend fortement de l’orientation des germes de nucléation. Des analyses par microscopie électronique en transmission en haute résolution et par diffraction de rayons X montrent que les cristaux de Ge sont monocristallins et totalement relaxés. L’interface entre le silice et le Ge ne comporte pas de défaut. La coalescence de cristaux de Ge formés à partir de germes différents n’engendre pas la formation de joint de grain. Les dislocations observées sont essentiellement localisées à la zone de germination. Il est possible d’aplanir la surface par polissage mécano-chimique, ce qui ouvre des perspectives d’intégration hétérogène du matériau dans la filière Si
Germanium on insulator (GeOi) layers are necessary for the realization of advanced MOSFET devices such as the ultra thin body fully depleted MOSFET. In this work we studied a growth process by ultra high vacuum chemical vapor deposition for epitaxial lateral overgrowth of germanium on silicon oxide starting from nanometric silicon seeds for the local integration of a GeOI layer on a standard silicon wafer. Preliminary study of a growth process on chemically oxided silicon has shown that defect free monocrystalline Ge crystals develop laterally by wetting the SiO2 layer with an angle of 125 °. For lateral growth on thermal oxide, a process based on the LOCalized Oxidation of Silicon (LOCOS) process has been developed in order to obtain silicon seeds of ten nanometers in width surrounding a silicon oxide layer. The lateral growth of the germanium crystals strongly depends on the orientation of the seeds from which the growth begins. Analyses by high resolution transmission electron microscopy and by X-ray diffraction show that the Ge crystals are monocrystalline and almost completely relaxed. The interface between oxide and germanium is free from defects. The coalescence of Ge crystals from different seeds leads to crystal without grain boundary. The observed dislocations are localized at the silicon/germanium interface and are identified as misfit dislocation for adaptation in the non-nanometric direction of the seed : the relaxation is elastic in the order direction. Planarization of the facetted Ge crystals by chemical mechanical polishing is possible, which is interesting for heterogeneous integration of materials on silicon substrate

Ce manuscrit de thèse détaille la fabrication de substrats Silicium Germanium – Germanium sur Isolant (SGOI-GeOI) par un procédé innovant, nommé enrichissement en Germanium. Une première étude du procédé est détaillée pour définir le type de couches réalisables par cette technique. Si le procédé est particulièrement adapté pour l’élaboration de couches de 10-20nm de SGOI moyennement enrichies en Ge (25-75%), il présente de nombreuses limitations pour les substrats SGOI ultrafins et très enrichis en Ge (>75%). Une procédure globale est proposée pour l’élaboration de substrats GeOI de 50nm d’épaisseur. Des MOSFETs ont pu être élaborés et caractérisés sur ces couches. En comparaison avec des pMOSFETs réalisés sur SOI, un gain de plus de 100% a été démontré sur nos couches concernant la mobilité des trous. Cependant, dû aux faibles performances des nMOSFETs sur les couches de GeOI réalisées, l’élaboration de substrats hybrides SOI-GeOI est finallement proposée par des procédés localisés d’enrichissement en Germanium
Elaboration of SGOI (Silicon Germanium On Insulator) - GeOI (Ge On Insulator) substrates is detailed in this thesis report, by an innovative process called the Germanium condensation technique. A first identification of the SGOI layers characteristics, which elaboration by the Ge condensation technique is adapted for is proposed: the process is particul, efficient to obtain 10-20nm mid Ge enriched (25-75%) SGOI layers whereas it presents different issues for elaboration ultrathin «10nm) and high Ge enriched (>75%) ones. An entire procedure is proposed for elaboration of 50nm G wafers with subsequent device integrations and characterizations. A 100% enhancement for hole mobility within pMOSFETs elaborated on such layers compared to SOI devices has been demonstrated. Due to the lack of performances concerning GeOI nMOSFETs, elaboration of hybrid SOI-GeOI substrates by local Ge condensation techniques is finally proposed

Le travail de cette thèse porte sur l'étude des composants photoniques à base d'îlots quantiques Ge/Si et du germanium pur pour la nanophotonique proche infrarouge. La première partie est consacrée à l'étude des cavités à cristaux photoniques en utilisant la photoluminescence des boîtes quantiques Ge/Si auto-assemblées. Les travaux sont centrés sur les nanocavités L3 et H1 réalisées dans les structures photoniques suspendues en silicium. La caractérisation optique par la technique de source interne permet d'obtenir des paramètres associés aux dynamiques de recombinaisons des porteurs de charges dans ces structures. Le facteur de qualité du mode fondamental des cavités n'est limité que par la résolution du spectromètre et non pas par la fabrication. La deuxième partie est consacrée à l'étude des cristaux photoniques réalisés sur substrat de germanium pur sur isolant (GeOI). Le substrat GeOI est constitué d'une couche fine de germanium pur séparée avec son substrat par une couche de silice. Les propriétés optiques sont sondées par la recombinaison radiative de la bande interdite directe du germanium pur à température ambiante. Les résonances des modes optiques sont observées de 1300 nm à 1700 nm dans les nanocavités L3 et H1. Les positions spectrales des résonances peuvent être contrôlées par le pas du réseau et le facteur de remplissage. Proche du bord de bande directe du germanium, le facteur de qualité est limité par l'absorption du matériau. Finalement, le dopage n du germanium obtenu par les techniques de dopage laser et de croissance aux organo-métalliques a été étudié. Ce travail montre que la photoluminescence est fortement exaltée à température ambiante à la fois pour le germanium massif et pour le germanium sur isolant en présence d'un fort dopage n. Les perspectives pour réaliser un laser en germanium dans la filière silicium sont présentées
The work of this thesis investigates photonic devices based on Ge/Si quantum dots and pure germanium for near-infrared nanophotonics. The first part explores the high quality factor photonic crystal cavities by using of self-assembled Ge/Si quantum dot photoluminescence. This work concentrates in L3 and H1 cavities realized on photonic air-bridge structures in silicon. By using the internal source technique we show that the optical characterization allows the determination of the parameters associated with recombination dynamics of charge carriers. The quality factor of the fundamental mode in these cavities is only limited by the spectrometer resolution, not the fabrication process. The second part focuses on germanium-on-insulator (GeOI) photonic crystals. The GeOI substrate consists of a thin layer of pure germanium, separated by a silica layer from the silicon substrate. The optical properties are probed by the direct band gap recombination of pure germanium at room temperature. Resonant optical modes are observed between 1300 nm and 1700 nm in L3 and H1 cavities. The spectral position of the resonances can be controlled by the lattice periodicity and air filling factor of the photonic crystals. Close to the band edge of germanium, the quality factors are limited by the bulk material absorption. Finally, we investigate n-type germanium photoluminescence. The n-type doping is achieved by the gas immersion laser doping (GILD) and metal organic vapour phase epitaxy (MOVPE) process. This work shows that the photoluminescence is strongly enhanced at room temperature both in n-type bulk germanium and germanium-on-insulator. The perspectives for achieving laser emission using silicon are discussed

Ce travail de thèse est consacré à l’étude expérimentale des mécanismes de démouillage de films solides d’épaisseur nanométrique conduisant à la transformation d’un film mince en une assemblée d’îlots tridimensionnels. L’utilisation de la microscopie à électrons lents (LEEM) nous a permis d’étudier la morphologie et la cinétique in situ et en temps réel du démouillage de films de Si/SiO2 (SOI) et de Ge/SiO2 (GOI) obtenus par collage moléculaire (procédé Smart Cut™). Ces mesures expérimentales ont été complétées par des analyses par diffusion centrale des rayons X en incidence rasante (GISAXS) et des observations ex situ par microscopie à force atomique (AFM). Les mécanismes de démouillage de SOI et GOI sont thermodynamiquement pilotés par la capillarité et cinétiquement contrôlés par la diffusion de surface. L’étude complémentaire du démouillage à partir de fronts cristallographiquement orientés obtenus par lithographie nous a permis d’analyser le rôle central du facettage, de l’anisotropie cristalline et des processus de formation du bourrelet de démouillage. En particulier, le rôle de la nucléation 2D sur la cinétique d’épaississement (couche par couche) du bourrelet a pu être mis en évidence. Les résultats expérimentaux ont pu être confrontés à des modèles analytiques et des simulations de type Monte Carlo cinétique. Nous en avons déduit les valeurs des paramètres physiques pertinents et avons attribué les différences de morphologies entre SOI et GOI à la présence de facettes spécifiques
This work is devoted to the experimental study of the dewetting mechanisms of ultrathin solid films by which a metastable film transforms into an assembly of tridimensional crystallites. Using low energy Electron Microscopy (LEEM) we analyse, in situ and in real time, the morphology and the kinetics of the dewetting of Si/SiO2 (SOI) and Ge/SiO2 (GOI) systems obtained by molecular bonding (Smart Cut™ process). Further information has been obtained by Grazing Incidence Small Angle X–ray Scattering (GISAXS) and Atomic Force Microscopy (AFM) measurements. We show that the dewetting is driven by surface free energy minimization and mediated by surface diffusion. A complementary study of artificial well-oriented dewetting fronts obtained by lithography enables us to analyze the important role played by facets, the crystal anisotropy and the rim thickening mechanism. We show that the rim thickening proceeds in a layer-by-layer mode and is limited by 2D nucleation. Thanks to analytical models and Kinetics Monte Carlo simulations, numerical values of the pertinent physical parameters involved in the dewetting process are obtained and the morphological differences between SOI and GOI are attributed to the presence of specific facets

Jusqu’au début des années 2000, les règles de scaling de Dennard ont permis de réaliser des gains en performance tout en conservant la structure de la brique de base transistor d’une génération technologique à la suivante. Cependant, cette approche conservatrice a d’ores et déjà atteint ses limites, comme en témoigne l’introduction de la contrainte mécanique pour les générations sub-130nm, et les empilements de grille métal/high-k pour les nœuds sub-65nm. Malgré l’introduction de diélectriques à forte permittivité, des limites en termes de courants de fuite de grille et de fiabilité ont ralenti la diminution de l’épaisseur équivalente d’oxyde (EOT). De façon concomitante, la diminution de la tension d’alimentation (VDD) est devenue une priorité afin de réduire la densité de puissance dissipée dans les circuits intégrés. D’où le défi actuel : comment continuer de réduire à la fois la longueur de grille et la tension d’alimentation plus rapidement que l’EOT sans pour autant dégrader le rapport de performances aux états passant et bloqué (ON et OFF) ? Diverses solutions peuvent être proposées, passant par des architectures s’éloignant du MOSFET conventionnel à canal Si avec source et drain dopés tel que défini en 1960. Une approche consiste en réaliser une augmentation du courant passant (ION) tout en laissant le courant à l’état bloqué (IOFF) et la tension de seuil (Vth) inchangés. Concrètement, deux options sont considérées en détail dans ce manuscrit à travers une revue de leurs motivations historiques respectives, les résultats de l’état de l’art ainsi que les obstacles (fondamentaux et technologiques) à leur mise en œuvre : i/ la réduction de la résistance parasite extrinsèque par l’introduction de source et drain métalliques (architecture transistor à barrière Schottky) ; ii/ la réduction de la résistance de canal intrinsèque par l’introduction de matériaux à haute mobilité à base de Germanium (CMOS Ge, canaux SiGe en contrainte compressive, co-intégration Dual Channel n-sSi/p-sSiGe). En particulier, nous étudions le cas de couches minces sur isolant (substrats SOI, SiGeOI, GeOI), un choix motivé par : la préservation de l’intégrité électrostatique pour les nœuds technologiques sub-22nm; la limitation du courant de fuite ambipolaire dans les SBFETs; la limitation du courant de fuites de jonctions dans les MOSFETs à base de Ge (qui est un matériau à faible bandgap). Enfin, nous montrons pourquoi et dans quelles conditions l’association d’une architecture SBFET et d’un canal à base de Germanium peut être avantageuse vis-à-vis du CMOS Silicium conventionnel
Until the early 2000’s Dennard’s scaling rules at the transistor level have enabled to achieve a performance gain while still preserving the basic structure of the MOSFET building block from one generation to the next. However, this conservative approach has already reached its limits as shown by the introduction of channel stressors for the sub-130 nm technological nodes, and later high-k/metal gate stacks for the sub-65 nm nodes. Despite the introduction of high-k gate dielectrics, constraints in terms of gate leakage and reliability have been delaying the diminution of the equivalent oxide thickness (EOT). Concurrently, lowering the supply voltage (VDD) has become a critical necessity to reduce both the active and passive power density in integrated circuits. Hence the challenge: how to keep decreasing both gate length and supply voltage faster than the EOT without losing in terms of ON-state/OFF-state performance trade-off? Several solutions can be proposed aiming at solving this conundrum for nanoscale transistors, with architectures in rupture with the plain old Silicon-based MOSFET with doped Source and Drain invented in 1960. One approach consists in achieving an ION increase while keeping IOFF (and Vth) mostly unchanged. Specifically, two options are considered in detail in this manuscript through a review of their respective historical motivations, state-of-the-art results as well as remaining fundamental (and technological) challenges: i/ the reduction of the extrinsic parasitic resistance through the implementation of metallic Source and Drain (Schottky Barrier FET architecture); ii/ the reduction of the intrinsic channel resistance through the implementation of Germanium-based mobility boosters (Ge CMOS, compressively-strained SiGe channels, n-sSi/p-sSiGe Dual Channel co-integration). In particular, we study the case of thin films on insulator (SOI, SiGeOI, GeOI substrates), a choice justified by: the preservation of the electrostatic integrity for the targeted sub-22nm nodes; the limitation of ambipolar leakage in SBFETs; the limitation of junction leakage in (low-bandgap) Ge-based FETs. Finally, we show why, and under which conditions the association of the SBFET architecture with a Ge-based channel could be potentially advantageous with respect to conventional Si CMOS

L'apparition de substrat alternatifs SOI ou SiGe, en plus de la technologie " standard " intégrée sur silicium massif, introduit de nouveaux problèmes de caractérisation électrique ainsi que de nouveaux comportement de dégradation sous forte contrainte électrique statique. L'objectif de ce travail de recherche a été d'explorer les méthodes caractérisation électrique des dispositifs dans le cadre d'expériences de vieillissement. Apres un rappel des différentes méthodes de caractérisation électrique et des lois de vieillissement rencontrées, cette méthodologie sera appliquée à l'étude des performances et de la fiabilité des architectures SOI. La simulation électrique bidimensionnelle est largement utilisée avec une approche classique ou quantique permettant d'extraire les profils des paramètres relatifs à la dégradation : densité volumique de porteurs, champs électriques. . . Cet outil permet d'accéder de manière décorrélée à la localisation des flux de porteurs dans le cadre de dispositif à base d'alliage ou multi-couches. Le vieillissement des architectures SiGe est étudié suivant une approche classique des expérience de vieillissement, et caractérisé avec une nouvelle méthode d'effet Hall permettant d'accéder à la densité de porteurs de chacune des couches, méthode QMSA. L'ensemble de ces résultats sont comparés aux performances d'une architecture silicium massif utilisant un profil SSR.

Ce travail de thèse a pour but de contribuer au développement d'outils numériques pour la simulation de dispositifs avancés à base de matériaux alternatifs au Si : l’InGaAs et le SiGe. C'est un travail de collaboration entre l'industrie (STMicroelectronics à Crolles) et des instituts de recherche (le CEA à Grenoble et l'IEMN à Lille). La modélisation de dispositifs MOSFET avancés pour des applications de basse puissance est étudiée, grâce à des outils prédictifs, mais efficaces et peu coûteux numériquement, qui peuvent être compatibles avec un environnement industriel. L’étude porte sur différents aspects, tels que i) les propriétés électroniques des matériaux massifs et des nanostructures, avec des outils allant de la méthode des liaisons fortes et des pseudo-potentiels empiriques, à la masse effective ; ii) les propriétés électrostatiques des capacités III-V ; iii) les propriétés de transport (mobilité effective à faible champ et vitesse de saturation) dans les films minces et les nanofils ; iv) la simulation de dispositifs conventionnels planaires FDSOI 14nm en régime linéaire et saturé. Ce travail fait usage d'une large variété d'approches et de modèles différents. Des outils basés sur une approche physique sont développés, permettant d'améliorer la capacité prédictive des modèles TCAD conventionnels, pour la modélisation des dispositifs nanoscopiques à courte longueur de grille et à base de matériaux SiGe ou InGaAs
This PhD work aims at contributing to the development of numerical tools for advanced device simulation including alternative materials (InGaAs and SiGe). It is a collaboration work, between the industry (STMicroelectronics--Crolles) and research institutes (CEA--Grenoble and IEMN--Lille). The modeling of advanced low-power MOSFET devices is investigated with predictive, but efficient tools, that can be compatibles with an industrial TCAD framework. The study includes different aspects, such as: i) the electronic properties of bulk materials and nanostructures, with tools ranging from atomistic tight-binding and empirical pseudo-potential to effective mass model; ii) the electrostatic properties of III-V Ultra-Thin Body and bulk MOSCAPs; iii) the transport properties (low-field effective mobility and saturation velocity) of thin films and nanowires; iv) the simulation of template 14nm FDSOI devices in linear and saturation regime. This work makes use of a broad variety of approaches, models and techniques. Physical-based tools are developed, allowing to improve the predictive power of TCAD models for advanced devices with short-channel length and alternative channel materials

02mesures de transport en champ magnetique intense sur des alliages metalliques amorphes et des structures multi-couches. Discussion des limites de validite des modeles theoriques de la localisation faible. Etude systematique de ces effets en fonction du couplage spin-orbite sur divers alliages amorphes a base de vanadium(v-si, v-ge, v-sn). Mise en evidence d'effets tels que l'ordre magnetique (pd/mn), la transition conducteur isolant (ge/cu) ou la supraconductivite a deux dimensions (ge/sn) dans des structures multicouches