Relevant bibliographies by topics / Imageurs CMOS

Contents

  1. Journal articles
  2. Dissertations / Theses
  3. Books
  4. Book chapters
  5. Conference papers

Academic literature on the topic 'Imageurs CMOS'

Author: Grafiati
Published: 4 June 2021
Last updated: 15 February 2022

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Imageurs CMOS.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Journal articles on the topic "Imageurs CMOS"

1

Nguyen, Dung C., Dongsheng (Brian) Ma, and Janet M. W. Roveda. "Recent Design Development in Molecular Imaging for Breast Cancer Detection Using Nanometer CMOS Based Sensors." Journal of Oncology 2012 (2012): 1–6. http://dx.doi.org/10.1155/2012/680262.

Full text
Abstract:
As one of the key clinical imaging methods, the computed X-ray tomography can be further improved using new nanometer CMOS sensors. This will enhance the current technique's ability in terms of cancer detection size, position, and detection accuracy on the anatomical structures. The current paper reviewed designs of SOI-based CMOS sensors and their architectural design in mammography systems. Based on the existing experimental results, using the SOI technology can provide a low-noise (SNR around 87.8 db) and high-gain (30 v/v) CMOS imager. It is also expected that, together with the fast data acquisition designs, the new type of imagers may play important roles in the near-future high-dimensional images in additional to today's 2D imagers.
APA, Harvard, Vancouver, ISO, and other styles
2

Campos, Fernando de Souza, Bruno Albuquerque de Castro, and Jacobus W. Swart. "A Tunable CMOS Image Sensor with High Fill-Factor for High Dynamic Range Applications." Engineering Proceedings 2, no. 1 (November 14, 2020): 79. http://dx.doi.org/10.3390/ecsa-7-08235.

Full text
Abstract:
Several CMOS imager sensors were proposed to obtain high dynamic range imager (>100 dB). However, as drawback these imagers implement a large number of transistors per pixel resulting in a low fill factor, high power consumption and high complexity CMOS image sensors. In this work, a new operation mode for 3 T CMOS image sensors is presented for high dynamic range (HDR) applications. The operation mode consists of biasing the conventional reset transistor as active load to photodiode generating a reference current. The output voltage achieves a steady state when the photocurrent becomes equal to the reference current, similar to the inverter operation in the transition region. At a specific bias voltage, the output swings from o to Vdd in a small light intensity range; however, high dynamic range is achieve using multiple readout at different bias voltage. For high dynamic range operation different values of bias voltage can be applied from each one, and the signal can be captured to compose a high dynamic range image. Compared to other high dynamic range architectures this proposed CMOS image pixel show as advantage high fill-factor (3 T) and lower complexity. Moreover, as the CMOS pixel does not operate in integration mode, de readout can be performed at higher speed. A prototype was fabricated at 3.3 V 0.35 µm CMOS technology. Experimental results are shown by applying five different control voltage from 0.65 to 1.2 V is possible to obtain a dynamic range of about 100 dB.
APA, Harvard, Vancouver, ISO, and other styles
3

De Vos, Joeri, Anne Jourdain, Wenqi Zhang, Koen De Munck, Piet De Moor, and Antonio La Manna. "The Road towards Fully Hybrid CMOS Imager Sensors." International Symposium on Microelectronics 2011, no. 1 (January 1, 2011): 000173–80. http://dx.doi.org/10.4071/isom-2011-ta5-paper5.

Full text
Abstract:
Monolithic imagers contain the photosensitive elements as well as the read-out IC (ROIC) on the same substrate. Backside thinning on carrier enables efficient collection of photo-generated carriers through back illumination, resulting in almost 100% fill factor. This contrary to front side illumination where light loss is introduced by reflection on metal interconnects. Together with an optimized backside ARC coating, high quantum efficiency (QE) can be achieved. Hybrid imagers consist of a detector array that is produced separately and hybridized on a ROIC. A fully-hybrid backside illuminated imager has more flexibility because the detector array and the ROIC can be separately optimized to the needs of the application leading towards further improvement on QE and inter pixel cross talk. Fully processed thinned diode arrays were flip-chipped onto the ROIC by means of an Indium bump per pixel. The choice of the bump type is very critical for yielding imager assemblies, or more in general, 3D assemblies. The Indium bump process has however limited fab compatibility to evolve towards a production mature hybrid imager process. Therefore an alternative electroplated CuSn micro bump process is described. We report an average daisy chain yield above 90% for die-to-die assemblies with CuSn bumps. Measurements were performed on a dedicated 1M bump area array test design with very long daisy chains of bumps on a 20μm pitch. Processing aspects like choice of plating seed layer, the influence of cleaning agents and seed layer etchants on the micro bump performance are being discussed. Finally, the impact on the daisy chain yield after thermal cycling is shown.
APA, Harvard, Vancouver, ISO, and other styles
4

Han, Bao Yuan, Yuan Yuan Shang, Xiao Xu Zhao, and Hui Liu. "Research on Noise Sources in CMOS Image Sensors." Advanced Materials Research 159 (December 2010): 527–31. http://dx.doi.org/10.4028/www.scientific.net/amr.159.527.

Full text
Abstract:
CMOS (Complementary Metal Oxide Semiconductor) imagers as a solid state array develop rapidly. This article introduces various types of CMOS image sensors’ noises in detail, the cause of each noise, as well as a brief overview of current methods for reducing different noise.
APA, Harvard, Vancouver, ISO, and other styles
5

Oliveira, Fernanda D. V. R., Hugo L. Haas, José Gabriel R. C. Gomes, and Antonio Petraglia. "CMOS Image Sensor Featuring Current-Mode Focal-Plane Image Compression." Journal of Integrated Circuits and Systems 8, no. 1 (December 27, 2013): 14–21. http://dx.doi.org/10.29292/jics.v8i1.369.

Full text
Abstract:
The interest in focal-plane processing techniques, by which image processing is carried out at the pixel level, has increased since the advent of active pixel sensors in the middle 90’s. By sharing processing circuitry by a group of neighboring pixels such techniques enable high-speed imaging operation and massive parallel computation. Focal-plane image compression is particularly interesting, because it allows for further reduction in data rates. The proposed approach also benefits from processing currents rather than voltages, which not only suits current-mode APS imagers, but also enables the circuits to operate at low voltage supply levels and achieve high speed. Moreover, arithmetic computations such as additions and scaling are easily implemented in current mode. Whereas current-mode imaging architectures produce higher fixed pattern noise (FPN) figures than their voltage-mode counterparts, low FPN can be achieved by applying correlated double sampling (CDS) and gain correction techniques. This work presents a 32 × 32 gray-level imaging integrated circuit featuring focal plane image compression, such that for each 4 × 4 pixel block, analog circuits implement differential pulse-code modulation, linear transform, and vector quantization. Other processing functions implemented in the chip are CDS and A/D conversion. Theoretical details are described, as well as the test setup of the chip fabricated in a 0.35 μm CMOS process. To validate the proposed technique, experimental results and captured photographs are shown. The CMOS imager compresses captured images at 0.94 bits/pixel for an overall power consumption below 40 mW (white image), which is equivalent to approximately 36 μW per pixel. Using photographs taken from bar-target pattern inputs, it is shown that details up to 2 cycles/c mare preserved in the decoded images.
APA, Harvard, Vancouver, ISO, and other styles
6

Roy, Francois, A. Tournier, H. Wehbe-Alause, F. Blanchet, P. Boulenc, F. Leverd, L. Favennec, et al. "Challenges in CMOS-based images." physica status solidi (c) 11, no. 1 (December 9, 2013): 50–56. http://dx.doi.org/10.1002/pssc.201300378.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

D'Angelo, Robert, Richard Wood, Nathan Lowry, Geremy Freifeld, Haiyao Huang, Christopher D. Salthouse, Brent Hollosi, et al. "A Computationally Efficient Visual Saliency Algorithm Suitable for an Analog CMOS Implementation." Neural Computation 30, no. 9 (September 2018): 2439–71. http://dx.doi.org/10.1162/neco_a_01106.

Full text
Abstract:
Computer vision algorithms are often limited in their application by the large amount of data that must be processed. Mammalian vision systems mitigate this high bandwidth requirement by prioritizing certain regions of the visual field with neural circuits that select the most salient regions. This work introduces a novel and computationally efficient visual saliency algorithm for performing this neuromorphic attention-based data reduction. The proposed algorithm has the added advantage that it is compatible with an analog CMOS design while still achieving comparable performance to existing state-of-the-art saliency algorithms. This compatibility allows for direct integration with the analog-to-digital conversion circuitry present in CMOS image sensors. This integration leads to power savings in the converter by quantizing only the salient pixels. Further system-level power savings are gained by reducing the amount of data that must be transmitted and processed in the digital domain. The analog CMOS compatible formulation relies on a pulse width (i.e., time mode) encoding of the pixel data that is compatible with pulse-mode imagers and slope based converters often used in imager designs. This letter begins by discussing this time-mode encoding for implementing neuromorphic architectures. Next, the proposed algorithm is derived. Hardware-oriented optimizations and modifications to this algorithm are proposed and discussed. Next, a metric for quantifying saliency accuracy is proposed, and simulation results of this metric are presented. Finally, an analog synthesis approach for a time-mode architecture is outlined, and postsynthesis transistor-level simulations that demonstrate functionality of an implementation in a modern CMOS process are discussed.
APA, Harvard, Vancouver, ISO, and other styles
8

Ramesh, Tatapudi, Gurugubelli Upendra, Bandaru Sravani Krishna, Sahithi Dathar, Priyankesh Sinha, Raghavendra M.N, Myla Swathi, and K. Roja Vara Lakshmi. "A comparative study to diagnose the accuracy of E-speed film, complimentary metal oxide semiconductor and storage phosphor systems in the detection of proximal caries: An in vitro study." International Journal of Dental Research 4, no. 1 (January 24, 2016): 1. http://dx.doi.org/10.14419/ijdr.v4i1.5717.

Full text
Abstract:
<p><strong>Background:</strong> Dental caries is one of the most commonly encountered conditions in clinical dentistry and these lesions remain undetected when confined to the vicinity of inter-proximal surfaces. Radiography plays a key role in the detection of inter-proximal caries especially in tight contacts.</p><p><strong>Objectives:</strong> The purpose of this study was to compare the diagnostic accuracy of E-speed film, complementary metal oxide semiconductors (CMOS) and storage phosphor systems (PSP) in the detection of proximal caries of the posterior teeth.</p><p><strong>Methods:</strong> Conventional films, CMOS and PSP images were used in detecting proximal caries on mesial and distal surfaces of 63 teeth (126 surfaces). Interpretation of all digital and conventional radiographs were performed and reanalyzed by four observers. The collected data was subjected to statistical analysis using chi square test, weighed kappa statistics and spearman rank correlation coefficient.</p><p><strong>Results:</strong> The PSP images showed more accurate results in identifying normal tooth, enamel caries, dentinal caries and deep dental caries and kappa statistics had represented almost perfect reading of 0.8 – 0.9 for PSP images whereas CMOS images showed substantial reading of 0.6 – 0.7, and for IOPA images it showed moderate reading of 0.5 – 0.6, which stated that the higher inter-observer agreement was obtained for PSP images when compared with images taken by IOPA and CMOS. The intra-observer reliability by kappa statistics had shown highly significant value (0.82) in the present study.</p><p><strong>Conclusion:</strong> Conventional films, CMOS and PSP images had shown almost appropriate results in the detection of proximal caries but PSP receptors were better in disclosing the details more accurately in terms of delineating the actual extent of the lesion pertaining to their high resolution capacity and further their flexibility made them easier during handling the radiograph, when compared with that of rigid CMOS receptors.</p>
APA, Harvard, Vancouver, ISO, and other styles
9

Aydin, Kader Cesur, Oğuzhan Demirel, Gülay Altan Salli, and Mutlu Özcan. "Evaluation of Two Dental Digital Imaging Systems Based on Quality Scorings, Burn-Out Effects and Cervical Width Determination." Balkan Journal of Dental Medicine 24, no. 2 (July 1, 2020): 71–76. http://dx.doi.org/10.2478/bjdm-2020-0012.

Full text
Abstract:
SummaryBackground/Aim: The aim of the present study is to evaluate diagnostic accuracy of two generic image receptors with CMOS and PSP sensors for image quality scoring (IQS), burnout incidences (BI) and cervical widths (CW) with regard to four different exposure times.Material and Methods: 43 incisor teeth within 15 paraffin block models were exposed at 4 different exposure times both for the CMOS and PSP groups, and a total number of 120 images were obtained. All images were evaluated by 3 dentomaxillofacial radiologists via 3 different criteria; IQS, BI, CW.Results: Diagnostic quality scorings between groups displayed statistically significant difference for 0,1; 0,125 and 0,16 sec exposure times. PSP group revealed higher IQS. For 0,125 and 0,16 seconds exposure times, PSP group showed higher percentages of BI. Average CW were lower in PSP group. Although no statistically significant difference was found between average CW vs. exposure times in the CMOS group; PSP group revealed significant differences among exposure times. We can state that, the PSP system displayed higher image quality so exposure times can be reduced, alas, the same conclusion is not possible with CMOS system used.Conclusions: Image quality perception is higher in PSP system we used, compared with CMOS system. PSP system display more burnout effects with increasing exposure times, while CMOS system is constant.
APA, Harvard, Vancouver, ISO, and other styles
10

Hon-Sum Wong. "Technology and device scaling considerations for CMOS imagers." IEEE Transactions on Electron Devices 43, no. 12 (1996): 2131–42. http://dx.doi.org/10.1109/16.544384.

Full text
APA, Harvard, Vancouver, ISO, and other styles
More sources

Dissertations / Theses on the topic "Imageurs CMOS"

1

Lizarraga, Livier. "Technique d'auto test pour les imageurs CMOS." Grenoble INPG, 2008. http://www.theses.fr/2008INPG0125.

Full text
Abstract:
Le test en production des imageurs CMOS est réalisé avec des testeurs qui utilisent des sources de lumière précises, aussi bien au niveau du test de plaquettes qu'au niveau du test de boîtiers. Ce besoin rends le test de ces produits plus compliqué et coûteux. En outre, ces types de tests ne peuvent pas être réalisés directement sur l'imageur afin d'incorporer des fonctions d'auto test. Celles-ci sont intéressantes pour la réduction des coûts du test de production et pour le diagnostic de l'imageur. Le diagnostic est très important lors de la production des imageurs et aussi lors de leur utilisation dans certaines applications, en particulier quand ils sont soumis à des sources de stress importantes. En général, les utilisateurs des imageurs possèdent rarement l'équipement nécessaire pour vérifier leur fonctionnalité. Dans cette thèse, nous étudions et évaluons une technique d'auto test (BIST) pour les capteurs de vision CMOS. Cette technique réalise un test structurel de l'imageur. Le test structurel est basé sur des stimuli électriques appliqués dans l'anode de la photodiode et dans les transistors du pixel. La qualité de l'auto test est évaluée en fonction de métriques de test qui tiennent en compte des déviations du process et la présence de fautes catastrophiques et paramétriques. La technique d'auto test est validée pour deux imageurs, l'un utilisant des pixels à intégration et l'autre des pixels logarithmiques. Une validation expérimentale est réalisé pour le cas de l'imageur logarithmique
The production test of the CMOS imagers is realized with testers that use light sources precise. This need make the imagers test complicated and expensive. Moreover, these kinds of tests can not be realised directly on the imager in order to incorporate auto test functions. These functions are interesting for the reduction of the production test costs and for the diagnosis of the imager. The diagnosis is important during the production and when the imagers have been submitted to important stress sources. In general, the users of the imagers seldom own the equipment necessary to verify its functionality. In this work, we study and evaluate a Built-In-Self-Test (BIST) technique for the CMOS vision sensors. This technique realises a structural test of the imager. The structural test is based on electrical stimuli applied to the photodiode anode and to the pixel transistors. The BIST quality is evaluated by the test metrics that takes into account process variations and the presence of catastrophic and single parametric faults. The BIST is evaluated for two kinds of imagers, the first one uses integrations pixels and the second one logarithmic pixels. An experimental validation is done for the logarithmic imager
APA, Harvard, Vancouver, ISO, and other styles
2

Guezzi, Messaoud Fadoua. "Analyse de l'apport des technologies d'intégration tri-dimensionnelles pour les imageurs CMOS : application aux imageurs à grande dynamique." Thesis, Paris Est, 2014. http://www.theses.fr/2014PEST1022/document.

Full text
Abstract:
La poursuite de l'intégration de fonctions toujours plus complexes au sein d'un même circuit constitue un des principaux enjeux de la microélectronique. L'intégration tridimensionnelle par empilement de circuits (3D stacking) constitue une voie prometteuse pour y parvenir. Elle permet notamment de dépasser certaines limitations atteintes par les circuits actuels, plus particulièrement dans les circuits pour lesquelles les données sont distribuées et qui nécessitent des bandes passantes importantes. Néanmoins, à ce jour, très peu de travaux ont montré les avantages de l'intégration 3D, en particulier ceux s'appuyant sur des résultats expérimentaux et de circuits concrets notamment dans le domaine des imageurs. Le présent travail de thèse a eu pour objectif d'exploiter la technologie 3D dans le cadre des capteurs d'images et dépasser la preuve de concept présentée dans l'état de l'art afin d'apporter une analyse concrète des apports de cette technologie dans le domaine des imageurs visibles. Nous avons identifié, d'une part l'extension de dynamique qui requiert un traitement proche pixel, d'autre part la compression locale, destinée à adresser les problèmes d'intégrité du signal, bande passante et consommation qui deviennent critiques avec l'augmentation des formats des imageurs. Ce choix permet d'apporter une réponse à la limitation de la dynamique des capteurs d'images 2D actuels, tout en gardant une architecture classique des pixels et en adressant le problème de la réduction de la quantité de données à transmettre. Une nouvelle méthode de codage flottant par groupe de pixels a été proposée et implémentée. Le principe s'appuie sur l'adaptation du temps d'intégration par groupe de pixels via l'application d'un exposant commun au groupe. Le temps d'intégration est ajusté à l'image suivante. Un premier niveau de compression est ainsi réalisé par le codage mantisse-exposant proposé. L'implémentation de cette technique a été validée sur un démonstrateur 2D au détriment de pixels sacrifiés aveugles de chaque groupe de pixels, comportant l'électronique de génération des signaux de commande de la HDR. La technique d'extension de dynamique proposée est suivie d'une compression à base de DCT (Discrete Cosine Transform} permettant de réduire le flux de données en sortie de la puce imageur. Les deux niveaux de compression permettent d'atteindre des taux de compression élevés allant jusqu'à 93% en maintenant un PSNR de 30dB et une qualité d'image acceptable pour des post-traitements. Une étude théorique de l'apport de l'intégration 3D en termes de consommation a été élaborée. Enfin, un démonstrateur 2D a été réalisé en technologie CMOS 180 nm en vue de valider l'architecture grande dynamique proposée. L'utilisation de la technologie 3D, dans la suite des travaux, permet l'implémentation d'une boucle courte, devenue possible grâce aux interconnexions verticales sans sacrifier des pixels morts. Le traitement local proche du pixel et la réduction de la latence, du flux de données et de la consommation sont les apports majeurs de l'intégration 3D étudiés dans ce travail
With the increase of systems complexity, integrating different technologies together has become a major challenge. Another challenge has traditionally been the limitation on the throughout between different part of the system coming from the interconnections. If traditional two dimensional integration solutions like System In a Package (SIP) bring heterogonous technologies together there is still limitations coming from the restricted number and lengths of interconnections between the different system components. Three Dimensional stacking (3D), by exploiting short vertical interconnections between different circuits of mixed technologies, has the potential to overcome these limitations. Still, despite strong interests for the 3D concepts, there is no advanced analysis of 3D integration benefits, especially in the field of imagers and smart image sensors. This thesis study the potential benefits of 3D integration, with local processing and short feedback loops, for the realisation of a High Dynamic Range (HDR) image sensor. The dense vertical interconnections are used to locally adapt the integration time by group of pixels, called macro-pixels, while keeping a classic pixel architecture and hence a high fill factor. Stacking the pixel section and circuit section enables a compact pixel and the integration of flexible and versatile functions. High Dynamic Range values producing an important quantity of data, the choice has been made to implement data compression to reduce the circuit throughout. A first level of compression is produced by coding the pixel value using a floating format with a common exponent shared among the macro-pixel. A second level of compression is proposed based on a simplified version of the Discrete Cosine Transform (DCT). Using this two level scheme, a compression of 93% can be obtained with a typical PSNR of 30 dB. A validation of the architecture was carried out by the development; fabrication and test of a prototype on a 2D, 180 nm, CMOS technology. A few pixels of each macro-pixel had to be sacrificed to implement the high dynamic range control signals and emulate the 3D integration. The test results are very promising proving the benefits that will bring the 3D integration in term of power consumption and image quality compared to a classic 2D integration. Future realisations of this architecture, done using a real 3D technology, separating sensing and processing on different circuits communicating by vertical interconnection will not need the sacrifice of any pixel to adjust the integration time, improving power consumption, image quality and latency
APA, Harvard, Vancouver, ISO, and other styles
3

Demésy, Guillaume. "Modélisation électromagnétique tri-dimensionnelle de réseaux complexes. Application au filtrage spectral dans les imageurs CMOS." Phd thesis, Université Paul Cézanne - Aix-Marseille III, 2009. http://tel.archives-ouvertes.fr/tel-00436046.

Full text
Abstract:
L'évolution de la technologie CMOS autorise la réduction des dimensions transverses du pixel d'imageur qui atteignent aujourd'hui 1.75μm. Son épaisseur, en revanche, ne peut être réduite sans modifier le principe de filtrage existant, assuré par des résines colorées absorbantes dont l'épaisseur fixe le profil spectral en transmission. Ces résines ont, de plus, une faible tenue en température et doivent être positionnées au sommet de l'empilement métallo-diélectrique que constitue le pixel. Ces deux facteurs contribuent à la dégradation de la résolution optique du capteur. Dans ce mémoire, nous discutons des possibilités de les remplacer par des structures diffractives métalliques bi-périodiques, moins épaisses et plus résistantes aux traitements thermiques. Pour cela, une nouvelle formulation de la Méthode des Eléments Finis a été introduite. Cette technique, très générale, de résolution d'équations aux dérivées partielles est adaptée, de par sa flexibilité, à la richesse géométrique du pixel CMOS et à la complexité des structures diffractives pressenties. Dans un premier temps, cette méthode a été validée numériquement dans le cas scalaire, puis expérimentalement grâce à des photodiodes de test munies de réseaux mono-dimensionnels. Dans un second temps, la formulation a été généralisée au cas vectoriel de la diffraction d'une onde plane d'incidence et de polarisation arbitraires par un réseau bi-dimensionnel quelconque. Enfin, ce modèle est exploité pour dégager un jeu de paramètres opto-géométriques de réseaux croisés permettant de filtrer la lumière dans ses composantes Rouge, Verte et Bleue.
APA, Harvard, Vancouver, ISO, and other styles
4

Boucher, Luc. "Analyse, modélisation et réduction du couplage de bruit par le substrat dans les imageurs CMOS." Toulouse, ENSAE, 2007. http://www.theses.fr/2007ESAE0002.

Full text
Abstract:
Ce travail porte sur le couplage de bruit par le substrat semiconducteur entre les circuits numériques et analogiques des capteurs d’image CMOS. Les deux premières parties constituent un état de l'art respectivement des capteurs d'image CMOS et de l'étude du bruit de substrat. Nous abordons dans la troisième partie l'impact du bruit de substrat généré par un perturbateur numérique sur la réponse en courant de plusieurs photodétecteurs. Nous avons montré que le couplage ohmique du bruit d'alimentation au substrat est le phénomène d'injection prépondérant, la réception du bruit par le photodétecteur se faisant de manière capacitive. Pour les substrats sur couche épitaxiée, procédés technologiques dédiés à l'imagerie, la susceptibilité du circuit au couplage substrat et son émission rayonnée sont accrues. Enfin nous avons développé un modèle empirique performant du couplage substrat, implémenté en VHDL-AMS et basé sur la modélisation ICEM (Integrated Circuit Emission Model) et des simulations physiques (impédances du substrat). La dernière partie traite de l’étude du couplage substrat dans un imageur complet. Nous avons montré que l'intégration de la fonction de séquencement augmente fortement le bruit de substrat via l'augmentation du bruit de masse numérique et que le phénomène de réception prépondérant est le couplage ohmique des masses analogiques au substrat. Cependant, aucune altération de l’image n’a été détectée par l’étude qualitative menée. La méthodologie de modélisation empirique développée précédemment a été portée à l’ensemble du capteur et permet d’obtenir un modèle performant dont les principales limitations résident dans l'évaluation des impédances du substrat.
APA, Harvard, Vancouver, ISO, and other styles
5

Maëstre, Stéphan. "Étude de courants parasites dans les imageurs CMOS à pixels actifs et de leurs effets induits." Toulouse, ENSAE, 2003. http://www.theses.fr/2003ESAE0019.

Full text
Abstract:
Ce travail effectué au sein du laboratoire CIMI (Conception d'lmageurs Matriciels Intégrés) de SUPAERO porte sur l’étude de différents courants parasites dans les capteurs d'images CMOS à pixels actifs (APS). La première partie s’axe sur l’étude du courant thermique et son origine. Le comportement de différents types de pixels vis-à-vis de ce courant ainsi que l'influence de la température y sont présentés. La deuxième partie s’axe plus particulièrement sur un phénomène jusqu’à maintenant peu étudié dans les capteurs d’images CMOS : l'impact des porteurs chauds. L’intérêt pour ce phénomène est né de l'observation de phénomènes parasites concernant le temps de rétention de la capacité de jonction intra pixel. Nous avons en effet constaté que la décroissance de la tension aux bornes de la photodiode se comportait de façon anormale lorsque le pixel était sélectionné. Il est montré que toutes les technologies étudiées (CMOS 0,7um, CMOS 0,5 um, CMOS 0,35um, CMOS O,25um) présentent le même phénomène parasite. Notre intérêt s’est donc porté sur ce phénomène parasite et nous montrons qu’une production de porteurs chauds par l'électronique du pixel est à son origine. Il est mis en évidence que le circuit de lecture à l'intérieur même du pixel génère des porteurs minoritaires supplémentaires lorsque celui-ci est sélectionné (la collection de ces charges parasites par les zones photosensibles dégradant la réponse des pixels). Parmi les paramètres influents sur la production de ces charges on peut noter le temps de sélection des pixels, les tensions de polarisation ou encore les courants de polarisation. Des simulations physiques grâce à l'outil ISE-TCAD mettent en évidence que le transistor à l'origine de ces phénomènes est le transistor suiveur intra-pixel. De plus, la présence d'émission de lumière (électroluminescence) exposée dans la dernière partie de cette thèse le confirme. L’impact de porteurs minoritaires supplémentaires générés par ionisation par impact secondaire ou par électroluminescence (intervenant principalement à fort niveau de signal) est ainsi montré sur la réponse des pixels. De plus, les précautions à prendre pour minimiser cet impact sont exposées.
APA, Harvard, Vancouver, ISO, and other styles
6

Dadouche, Foudil. "Modélisation et simulation, en VHDL-AMS, de capteurs d’images CMOS." Paris 6, 2007. http://www.theses.fr/2007PA066322.

Full text
Abstract:
De nos jours, l’introduction des procédés de fabrication de la technologie CMOS standard dans la réalisation de capteurs d’images, permet d’intégrer, sur une même puce (SOC) toutes les fonctionnalités requises pour l’acquisition d’une information sous forme d’images. La réalisation de ces systèmes, de plus en plus complexe, est inéluctablement, précédée d’une étape de simulation et de validation préliminaires. L’objectif de cette thèse est d’explorer la possibilité de modélisation et de simulation de capteurs d’images CMOS, en utilisant le langage de description matériel VHDL–AMS. Deux capteurs ont été modélisés et simulés. Le premier est un imageur CMOS composé d’une matrice de pixels actifs, d’un convertisseur analogique numérique et d’un séquenceur numérique. Le deuxième est un pixel passif associé à un circuit d’intégration. A travers cette étude, une méthodologie de modélisation et de simulation de capteurs d’images mixtes et multi-domaines est proposée. Cette méthode permet de prédire le comportement de tels circuits avant de procéder à leur réalisation ce qui réduit avantageusement leur coût de fabrication et leur temps de mise sur le marché.
APA, Harvard, Vancouver, ISO, and other styles
7

Virmontois, Cédric. "Analyse des effets des déplacements atomiques induits par l’environnement radiatif spatial sur la conception des imageurs CMOS." Thesis, Toulouse, ISAE, 2012. http://www.theses.fr/2012ESAE0009/document.

Full text
Abstract:
L' imagerie spatiale est aujourd'hui un outil indispensable au développement durable, à la recherche et aux innovations scientifiques ainsi qu’à la sécurité et la défense. Fort de ses excellentes performances électro-optiques, de son fort taux d’intégration et de la faible puissance nécessaire à son fonctionnement, le capteur d’images CMOS apparait comme un candidat sérieux pour ce type d’application. Cependant, cette technologie d’imageur doit être capable de résister à l’environnement radiatif spatial hostile pouvant dégrader les performances des composants électroniques. Un nombre important d’études précédentes sont consacrées à l’impact des effets ionisants sur les imageurs CMOS, montrant leur robustesse et des voies de durcissement face à de telles radiations. Les conclusions de ces travaux soulignent l’importance d’étudier les effets non-ionisants, devenant prépondérant dans les imageurs utilisant les dernières évolutions de la technologie CMOS. Par conséquent, l’objectif de ces travaux de thèse est d’étudier l’impact des effets non-ionisants sur les imageurs CMOS. Ces effets, regroupés sous le nom de déplacements atomiques, sont étudiés sur un nombre important de capteurs d’images CMOS et de structures de test. Ces dispositifs sont conçus avec des procédés de fabrication CMOS différents et en utilisant des variations de règle de dessin afin d’investiguer des tendances de dégradation commune à la technologie d’imager CMOS. Dans ces travaux, une équivalence entre les irradiations aux protons et aux neutrons est mise en évidence grâce à des caractéristiques courant-tension et des mesures de spectroscopie transitoire de niveau profond. Ces résultats soulignent la pertinence des irradiations aux neutrons pour étudier les effets non-ionisants. L’augmentation et la déformation de l’histogramme de courant d’obscurité ainsi que le signal télégraphique aléatoire associé, qui devient le facteur limitant des futures applications d’imagerie spatiale, sont évalué et modélisés. Des paramètres génériques d’évaluation des effets des déplacements atomiques sont mis en évidence, permettant de prévoir le comportement des capteurs d’images CMOS en environnement radiatif spatial. Enfin, des méthodes d’atténuation et des voies de durcissement des imageurs CMOS limitant l’impact des déplacements atomiques sont proposées
Today, space imaging is an essential tool for sustainable development, research and scientific innovation as well as security and defense. Thanks to their good electro-optic performances and low power consumption, CMOS image sensors are serious candidates to equip future space instruments. However, it is important to know and understand the behavior of this imager technology when it faces the space radiation environment which could damage devices performances. Many previous studies have been focused on ionizing effects in CMOS imagers, showing their hardness and several hardening-by-design techniques against such radiations. The conclusions of these works emphasized the need to study non-ionizing effects which have become a major issue in the last generation of CMOS image sensors. Therefore, this research work focuses on non-ionizing effects in CMOS image sensors. These effects, also called displacement damage, are investigated on a large number of CMOS imagers and test structures. These devices are designed using several CMOS processes and using design rule changes in order to observe possible common behaviors in CMOS technology. Similarities have been shown between proton and neutron irradiations using current-voltage characteristics and deep level transient spectroscopy. These results emphasize the relevance of neutron irradiations for an accurate study of the non-ionizing effects. Then, displacement damage induced dark current increase as well as the associated random telegraph signal are measured and modeled. Common evaluation parameters to investigate displacement damage are found, allowing imager behavior prediction in space radiation environment. Finally, specific methods and hardening-by-design techniques to mitigate displacement damage are proposed
APA, Harvard, Vancouver, ISO, and other styles
8

Chefi, Ahmed. "Conception d'un micro capteur d'image CMOS à faible consommation d'énergie pour les réseaux de capteurs sans fil." Thesis, Grenoble, 2014. http://www.theses.fr/2014GRENT003/document.

Full text
Abstract:
Ce travail de recherche vise à concevoir un système de vision à faible consommation d'énergie pour les réseaux de capteurs sans fil. L'imageur en question doit respecter les contraintes spécifiques des applications multimédias pour les réseaux de capteurs de vision sans fil. En effet, de par sa nature, une application multimédia impose un traitement intensif au niveau du noeud et un nombre considérable de paquets à échanger à travers le lien radio, et par conséquent beaucoup d'énergie à consommer. Une solution évidente pour diminuer la quantité de données transmise, et donc la durée de vie du réseau, est de compresser les images avant de les transmettre. Néanmoins, les contraintes strictes des noeuds du réseau rendent inefficace en pratique l'exécution des algorithmes de compression standards (JPEG, JPEG2000, MJPEG, MPEG, H264, etc.). Le système de vision à concevoir doit donc intégrer des techniques de compression d'image à la fois efficaces et à faible complexité. Une attention particulière doit être prise en compte en vue de satisfaire au mieux le compromis "Consommation énergétique - Qualité de Service (QoS)"
This research aims to develop a vision system with low energy consumption for Wireless Sensor Networks (WSNs). The imager in question must meet the specific requirements of multimedia applications for Wireless Vision Sensor Networks. Indeed, a multimedia application requires intensive computation at the node and a considerable number of packets to be exchanged through the transceiver, and therefore consumes a lot of energy. An obvious solution to reduce the amount of transmitted data is to compress the images before sending them over WSN nodes. However, the severe constraints of nodes make ineffective in practice the implementation of standard compression algorithms (JPEG, JPEG2000, MJPEG, MPEG, H264, etc.). Desired vision system must integrate image compression techniques that are both effective and with low-complexity. Particular attention should be taken into consideration in order to best satisfy the compromise "Energy Consumption - Quality of Service (QoS)"
APA, Harvard, Vancouver, ISO, and other styles
9

Durnez, Clémentine. "Analyse des fluctuations discrètes du courant d’obscurité dans les imageurs à semi-conducteurs à base de silicium et Antimoniure d’Indium." Thesis, Toulouse, ISAE, 2017. http://www.theses.fr/2017ESAE0030/document.

Full text
Abstract:
Le domaine de l’imagerie a toujours fait l’objet de curiosité, que ce soitpour enregistrer une scène, ou voir au-delà des limites de l’oeil humain grâce aux détecteursinfrarouges. Ces deux types d’imagerie sont réalisés avec différents matériaux. Dans le domainedu visible, c’est le silicium qui domine, car son absorbance spectrale correspond bien au spectrevisible et que ce matériau a été très étudié dans les dernières décennies. Dans le domainede l’infrarouge, plus particulièrement le MWIR (Middle Wave InfraRed), l’InSb est un boncandidat car il s’agit d’un matériau très stable. Cependant, certaines contraintes telles qu’unebande interdite étroite peuvent être limitantes et cela nécessite une température d’opérationcryogénique. Dans ces travaux, un signal parasite commun à ces deux matériaux est étudié : ils’agit du signal des télégraphistes (RTS : Random telegraph Signal) du courant d’obscurité. Cephénomène provient d’un courant de fuite de l’élément photosensible du pixel (photodiode).En effet, même dans le noir, certains pixels des imageurs vont avoir une réponse temporellequi va varier de façon discrète et aléatoire. Cela peut causer des problèmes de calibration, oude la mauvaise détection d’étoiles par exemple. Dans cette étude, deux axes principaux sontétudiés : la caractérisation du signal pour pouvoir mieux l’appréhender, et la localisation dessources à l’origine du RTS dans la photodiode afin d’essayer de l’atténuer
Imaging has always been an interesting field, all the more so as it is nowpossible to see further than human eyes in the infrared and ultraviolet spectra. For each fieldof application, materials are more or less adapted : in order to capture visible light, Siliconis a good candidate, because it has been widely studied, and is also used in our everydaylife. Concerning the infrared, more particularly the MWIR spectral band, InSb has provedto be stable and reliable, even if it need to operate at cryogenic temperatures because ofa narrow bandgap.. In this work, a parasitic signal called Random Telegraph Signal (RTS)which appears in both materials (and also others, such as HgCdTe or InGaAs) is analyzed.This signal comes from the pixel photodiiode and corresponds to a discrete dark currentfluctuation with time, like blinking signals. This can cause detector calibration troubles, orfalse star detection for example. This study aims at characterizing RTS and localize the exactorigin in the photodiode in order to be able to predict or mitigate the phenomenon
APA, Harvard, Vancouver, ISO, and other styles
10

Raymundo, Luyo Fernando Rodolfo. "Apport de la technologie d’intégration 3D à forte densité d’interconnexions pour les capteurs d'images CMOS." Thesis, Toulouse, ISAE, 2016. http://www.theses.fr/2016ESAE0018.

Full text
Abstract:
Ce travail a montré que l’apport de la technologie d’intégration 3D, permet de surmonter les limites imposées par la technologie monolithique sur les performances électriques (« coupling » et consommation) et sur l’implémentation physique (aire du pixel) des imageurs. Grâce à l’analyse approfondie sur la technologie d’intégration 3D, nous avons pu voir que les technologies d’intégration 3D les plus adaptées pour l’intégration des circuits dans le pixel sont : 3D wafer level et 3D construction séquentielle. La technologie choisie pour cette étude, est la technologie d'intégration 3D wafer level. Cela nous a permis de connecter 2 wafers par thermocompression et d’avoir une interconnexion par pixel entre wafers. L’étude de l’architecture CAN dans le pixel a montré qu’il existe deux limites dans le pixel : l’espace de construction et le couplage entre la partie analogique et numérique « digital coupling ». Son implémentation dans la technologie 3D autorise l’augmentation de 100% l’aire de construction et la réduction du « digital coupling » de 70%. Il a été implémenté un outil de calcul des éléments parasites des structures 3D. L’étude des imageurs rapides, a permis d’étendre l’utilisation de cette technologie. L’imageur rapide type « burst » a été étudié principalement. Cet imageur permet de dissocier la partie d’acquisition des images de la sortie. La limite principale, dans la technologie monolithique, est la taille des colonnes (pixels vers mémoires). Pour une haute cadence d’acquisition des images, il faut une grande consommation de courant. Son implémentation dans la technologie 3D a autorisé à mettre les mémoires au-dessous des pixels. Les études effectuées pour ce changement (réduction de la colonne à une interconnexion entre wafers), ont réduit la consommation totale de 90% et augmenté le temps d’acquisition des images de 184%, en comparaison à son pair monolithique
This work has shown that the contribution of 3D integration technology allows to overcome the limitations imposed by monolithic technology on the electrical performances (coupling and consumption) and on the physical implementation (area of the pixel) of imagers. An in-depth analysis of the 3D integration technology has shown that the most suitable 3D integration technologies for the integration of the circuits at the pixel level are: 3D wafer level and 3D sequential construction. The technology chosen for this study is the 3D wafer level integration technology. This allows us to connect 2 wafers by thermocompression bonding and to have an interconnection or “bonding point” par pixel between wafers. The study of the architecture CAN at the pixel level showed that there are two limits in the pixel: the construction area and the coupling between the analog and digital part «digital coupling». Its implementation in 3D technology allows the construction area to be increased by 100% and the digital coupling reduced by 70%. It has been implemented a tool for computing the parasitic elements of 3D structures. The study of high speed imagers has allowed the use of this technology to be extended. The "burst" imager was mainly studied. This kind of imager’s architecture can dissociate the image acquisition from the output part. The main limit, in monolithic technology, is the size of the columns (pixels to memories). For a high rate of image acquisition, a high current consumption is required. Its implementation in 3D technology allowed to put the memories below the pixels. The studies carried out for this change (reduction of the column to an interconnection between wafers) reduced the total consumption by 90% and increased the acquisition time of the images by 184%, compared to its monolithic peer
APA, Harvard, Vancouver, ISO, and other styles
More sources

Books on the topic "Imageurs CMOS"

1

Yadid-Pecht, Orly, and Ralph Etienne-Cummings, eds. CMOS Imagers. Boston: Kluwer Academic Publishers, 2004. http://dx.doi.org/10.1007/b117398.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

Kang, Moon Gi. Selected papers on CCD and CMOS imagers. Bellingham, Wash., USA: SPIE Press, 2003.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
3

Margarit, Josep Maria. Low-Power CMOS Digital Pixel Imagers for High-Speed Uncooled PbSe IR Applications. Cham: Springer International Publishing, 2017. http://dx.doi.org/10.1007/978-3-319-49962-8.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Suonperä, Matti. Opettamisen CMS-strategia: Konstruktion empiirinen kokeilu. Hämeenlinna: Tampereen yliopiston Hämeenlinnan opettajankoulutuslaitos, 1986.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
5

Parikh, Samir. A CMOS imager for DNA detection. 2007.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
6

(Editor), Orly Yadid-Pecht, and Ralph Etienne-Cummings (Editor), eds. CMOS Imagers: From Phototransduction to Image Processing (Fundamental Theories of Physics). Springer, 2004.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
7

Margarit, Josep Maria. Low-Power CMOS Digital Pixel Imagers for High-Speed Uncooled PbSe IR Applications. Springer, 2018.

Find full text
APA, Harvard, Vancouver, ISO, and other styles

Book chapters on the topic "Imageurs CMOS"

1

Lakdawala, Hasnain, and Gary K. Fedder. "CMOS Micromachined Infrared Imager Pixel." In Transducers ’01 Eurosensors XV, 556–59. Berlin, Heidelberg: Springer Berlin Heidelberg, 2001. http://dx.doi.org/10.1007/978-3-642-59497-7_132.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

Boukhayma, Assim. "An Ultra Low Noise CMOS THz Imager." In Ultra Low Noise CMOS Image Sensors, 145–66. Cham: Springer International Publishing, 2017. http://dx.doi.org/10.1007/978-3-319-68774-2_10.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Maria Margarit, Josep. "Frame-Based Smart IR Imagers." In Low-Power CMOS Digital Pixel Imagers for High-Speed Uncooled PbSe IR Applications, 39–72. Cham: Springer International Publishing, 2016. http://dx.doi.org/10.1007/978-3-319-49962-8_2.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Attardi, Joe. "Working with Images." In Using Gatsby and Netlify CMS, 149–63. Berkeley, CA: Apress, 2020. http://dx.doi.org/10.1007/978-1-4842-6297-9_11.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

Boukhayma, Assim. "Characterization of a Sub-electron Readout Noise VGA Imager in a Standard CIS Process." In Ultra Low Noise CMOS Image Sensors, 111–28. Cham: Springer International Publishing, 2017. http://dx.doi.org/10.1007/978-3-319-68774-2_7.

Full text
APA, Harvard, Vancouver, ISO, and other styles
6

Maria Margarit, Josep. "Frame-Free Compact-Pitch IR Imagers." In Low-Power CMOS Digital Pixel Imagers for High-Speed Uncooled PbSe IR Applications, 73–99. Cham: Springer International Publishing, 2016. http://dx.doi.org/10.1007/978-3-319-49962-8_3.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

Waelti, M., A. Schaufelbühl, O. Brand, and H. Baltes. "Plastic BGA Package and Direct Filter Attachment for CMOS Thermal Imagers." In Transducers ’01 Eurosensors XV, 198–201. Berlin, Heidelberg: Springer Berlin Heidelberg, 2001. http://dx.doi.org/10.1007/978-3-642-59497-7_46.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

Maria Margarit, Josep. "Pixel Test Chips in 0.35- and 0.15- $$\,\upmu $$ m CMOS Technologies." In Low-Power CMOS Digital Pixel Imagers for High-Speed Uncooled PbSe IR Applications, 101–34. Cham: Springer International Publishing, 2016. http://dx.doi.org/10.1007/978-3-319-49962-8_4.

Full text
APA, Harvard, Vancouver, ISO, and other styles
9

Kawahito, Shoji, Keita Yasutomi, and Keiichiro Kagawa. "Single Photoelectron Manipulation and Detection with Sub-Nanosecond Resolution in CMOS Imagers." In Nanophotonic Information Physics, 145–59. Berlin, Heidelberg: Springer Berlin Heidelberg, 2013. http://dx.doi.org/10.1007/978-3-642-40224-1_6.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Santos Conde, J. E., A. Teuner, S. B. Park, and B. J. Hosticka. "Surveillance System Based on Detection and Tracking of Moving Objects Using CMOS Imagers." In Lecture Notes in Computer Science, 432–49. Berlin, Heidelberg: Springer Berlin Heidelberg, 1999. http://dx.doi.org/10.1007/3-540-49256-9_26.

Full text
APA, Harvard, Vancouver, ISO, and other styles

Conference papers on the topic "Imageurs CMOS"

1

Niu, Baohua, Martin von Haartman, Patrick Pardy, and Mitch Sacks. "Differential Polarization Imaging and Probing [DPIP]: Seeing and Probing the “Invisible”." In ISTFA 2012. ASM International, 2012. http://dx.doi.org/10.31399/asm.cp.istfa2012p0190.

Full text
Abstract:
Abstract A novel method for obtaining diffraction limited high resolution images, and increased signal to noise ratio (SnR), for imaging and probing silicon based complementary metal oxide semiconductor field effect transistor (CMOS, and MOSFET) integrated circuits (IC), is presented. The improved imaging is based on the sub wavelength features’ asymmetric layout, which is dictated by the lithography design rules constrain in CMOS IC and their interactions with polarized light. This asymmetry in layout and the inherent stress engineering on the CMOS IC, produce both dichroism and birefringence in silicon (Si). An elegant design enabled us to obtain two images with orthogonal polarization detection to take advantages of the dichroism and birefringence in Si based CMOS IC. Differential Polarization Image (DPI) is obtained by subtracting the two orthogonal polarization resolved images. On infrared emission microscopes (IREM), DPI in optical imaging mode and DPI plus probing [DPIP] in emission mode, showed 2X or more in terms of optical resolution (imaging mode) and 2X or more SnR (emission-probing mode) improvements. Striking images in probing mode, revealing previously “invisible” emission, were demonstrated.
APA, Harvard, Vancouver, ISO, and other styles
2

Zarnowski, Jeffrey J., Joseph Carbone, and Matthew A. Pace. "Scientific CMOS CID imagers." In Electronic Imaging: Science & Technology, edited by Constantine N. Anagnostopoulos, Morley M. Blouke, and Michael P. Lesser. SPIE, 1996. http://dx.doi.org/10.1117/12.236116.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Oyama-Higa, Mayumi, Tiejun Miao, Tasuo Ito, Tuan D. Pham, and Xiaobo Zhou. "Relationship between Fractal Dimension and Agreeability of Facial Imagery." In COMPUTATIONAL MODELS FOR LIFE SCIENCES/CMLS '07. AIP, 2007. http://dx.doi.org/10.1063/1.2816613.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Lin, Coswin, Homy Ou, Chia-Hsing Chao, and Shey-Shi Lu. "Scanning Capacitance Microscopy Application for Bipolar and CMOS Doping Issues in Semiconductor Failure Analysis." In ISTFA 2005. ASM International, 2005. http://dx.doi.org/10.31399/asm.cp.istfa2005p0307.

Full text
Abstract:
Abstract Scanning Capacitance Microscopy (SCM) has been extensively used for identifying doping issues in semiconductor failure analysis. In this paper, the root causes of two recent problems -- bipolar beta loss and CMOS power leakage -- were verified using SCM images. Another localization method, layer-by-layer circuit repair with IROBIRCH detection, was also utilized to locate possible defects. The resulting failure mechanism for bipolar beta loss is illustrated with a schematic cross section, which shows the leakage path from the emitter to the base. In the case of CMOS power leakage, the abnormal implantation of the Pwell region was identified with the Plane view SCM image.
APA, Harvard, Vancouver, ISO, and other styles
5

Moszkowicz, L., P. Kaszuba, J. Slinkman, and L. Doezema. "Advanced Failure Analysis of Deep-Submicron CMOS Device Dopant Profiles Using Scanning Kelvin Probe Microscopy." In ISTFA 1998. ASM International, 1998. http://dx.doi.org/10.31399/asm.cp.istfa1998p0031.

Full text
Abstract:
Abstract The use of scanning kelvin probe microscopy (SKPM) for analyzing two-dimensional dopant profiles on production-level silicon CMOS devices is described, with images of topography and dopant profiles presented. Both plan-view and crosssectional analyses are performed to measure CMOS device effective channel length (Leff), source-drain and well-junction depths. SKPM data not only tracked variations in Leff but uncovered anomalies in dopant that were responsible for device failure. For example, a nonfunctional ring-oscillator in a 0.25μm technology was debugged with SKPM. Details of sample preparation and the fabrication of durable, highly conductive (silicided) silicon kelvin probe tips which are key to acquiring reproducible, consistent data is also given.
APA, Harvard, Vancouver, ISO, and other styles
6

Jerram, P. A., B. Dierickx, M. Fryer, J. Pratlong, A. Pike, Alex Walker, B. Dupont, and A. Defernez. "Hyperspectral CMOS imager." In International Conference on Space Optics 2010, edited by Naoto Kadowaki. SPIE, 2017. http://dx.doi.org/10.1117/12.2309195.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

Xia, Zheng, Xiaobo Zhou, Youxian Sun, Stephen T. C. Wong, Tuan D. Pham, and Xiaobo Zhou. "Registration of 3D FMT and CT Images of Mouse via Affine Transformation using Sequential Monte Carlo." In COMPUTATIONAL MODELS FOR LIFE SCIENCES/CMLS '07. AIP, 2007. http://dx.doi.org/10.1063/1.2816643.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

Shilin, Victor A., Pavel A. Skrylev, and Alexander L. Stempkovsky. "Optimum design of CMOS APS imagers." In Photonics, Devices, and Systems II, edited by Miroslav Hrabovsky, Dagmar Senderakova, and Pavel Tomanek. SPIE, 2003. http://dx.doi.org/10.1117/12.498332.

Full text
APA, Harvard, Vancouver, ISO, and other styles
9

Burghartz, Joachim, H. g. Graf, C. Harendt, W. Klingler, H. Richter, and M. Strobel. "HDR CMOS imagers and their applications." In 2006 8th International Conference on Solid-State and Integrated Circuit Technology Proceedings. IEEE, 2006. http://dx.doi.org/10.1109/icsict.2006.306343.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Stoehr, Hans, and Chris Softley. "CMOS chip technology for automotive imagers." In European Workshop on Photonics in the Automobile, edited by Thomas P. Pearsall. SPIE, 2005. http://dx.doi.org/10.1117/12.602057.

Full text
APA, Harvard, Vancouver, ISO, and other styles
You might also be interested in the extended bibliographies on the topic 'Imageurs CMOS' for particular source types:
Journal articles Dissertations / Theses
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography