To see the other types of publications on this topic, follow the link: Imageurs CMOS.
Dissertations / Theses on the topic 'Imageurs CMOS'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Imageurs CMOS.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Lizarraga, Livier. "Technique d'auto test pour les imageurs CMOS." Grenoble INPG, 2008. http://www.theses.fr/2008INPG0125.
Full textAbstract:
Le test en production des imageurs CMOS est réalisé avec des testeurs qui utilisent des sources de lumière précises, aussi bien au niveau du test de plaquettes qu'au niveau du test de boîtiers. Ce besoin rends le test de ces produits plus compliqué et coûteux. En outre, ces types de tests ne peuvent pas être réalisés directement sur l'imageur afin d'incorporer des fonctions d'auto test. Celles-ci sont intéressantes pour la réduction des coûts du test de production et pour le diagnostic de l'imageur. Le diagnostic est très important lors de la production des imageurs et aussi lors de leur utilisation dans certaines applications, en particulier quand ils sont soumis à des sources de stress importantes. En général, les utilisateurs des imageurs possèdent rarement l'équipement nécessaire pour vérifier leur fonctionnalité. Dans cette thèse, nous étudions et évaluons une technique d'auto test (BIST) pour les capteurs de vision CMOS. Cette technique réalise un test structurel de l'imageur. Le test structurel est basé sur des stimuli électriques appliqués dans l'anode de la photodiode et dans les transistors du pixel. La qualité de l'auto test est évaluée en fonction de métriques de test qui tiennent en compte des déviations du process et la présence de fautes catastrophiques et paramétriques. La technique d'auto test est validée pour deux imageurs, l'un utilisant des pixels à intégration et l'autre des pixels logarithmiques. Une validation expérimentale est réalisé pour le cas de l'imageur logarithmiqueThe production test of the CMOS imagers is realized with testers that use light sources precise. This need make the imagers test complicated and expensive. Moreover, these kinds of tests can not be realised directly on the imager in order to incorporate auto test functions. These functions are interesting for the reduction of the production test costs and for the diagnosis of the imager. The diagnosis is important during the production and when the imagers have been submitted to important stress sources. In general, the users of the imagers seldom own the equipment necessary to verify its functionality. In this work, we study and evaluate a Built-In-Self-Test (BIST) technique for the CMOS vision sensors. This technique realises a structural test of the imager. The structural test is based on electrical stimuli applied to the photodiode anode and to the pixel transistors. The BIST quality is evaluated by the test metrics that takes into account process variations and the presence of catastrophic and single parametric faults. The BIST is evaluated for two kinds of imagers, the first one uses integrations pixels and the second one logarithmic pixels. An experimental validation is done for the logarithmic imager
2
Guezzi, Messaoud Fadoua. "Analyse de l'apport des technologies d'intégration tri-dimensionnelles pour les imageurs CMOS : application aux imageurs à grande dynamique." Thesis, Paris Est, 2014. http://www.theses.fr/2014PEST1022/document.
Full textAbstract:
La poursuite de l'intégration de fonctions toujours plus complexes au sein d'un même circuit constitue un des principaux enjeux de la microélectronique. L'intégration tridimensionnelle par empilement de circuits (3D stacking) constitue une voie prometteuse pour y parvenir. Elle permet notamment de dépasser certaines limitations atteintes par les circuits actuels, plus particulièrement dans les circuits pour lesquelles les données sont distribuées et qui nécessitent des bandes passantes importantes. Néanmoins, à ce jour, très peu de travaux ont montré les avantages de l'intégration 3D, en particulier ceux s'appuyant sur des résultats expérimentaux et de circuits concrets notamment dans le domaine des imageurs. Le présent travail de thèse a eu pour objectif d'exploiter la technologie 3D dans le cadre des capteurs d'images et dépasser la preuve de concept présentée dans l'état de l'art afin d'apporter une analyse concrète des apports de cette technologie dans le domaine des imageurs visibles. Nous avons identifié, d'une part l'extension de dynamique qui requiert un traitement proche pixel, d'autre part la compression locale, destinée à adresser les problèmes d'intégrité du signal, bande passante et consommation qui deviennent critiques avec l'augmentation des formats des imageurs. Ce choix permet d'apporter une réponse à la limitation de la dynamique des capteurs d'images 2D actuels, tout en gardant une architecture classique des pixels et en adressant le problème de la réduction de la quantité de données à transmettre. Une nouvelle méthode de codage flottant par groupe de pixels a été proposée et implémentée. Le principe s'appuie sur l'adaptation du temps d'intégration par groupe de pixels via l'application d'un exposant commun au groupe. Le temps d'intégration est ajusté à l'image suivante. Un premier niveau de compression est ainsi réalisé par le codage mantisse-exposant proposé. L'implémentation de cette technique a été validée sur un démonstrateur 2D au détriment de pixels sacrifiés aveugles de chaque groupe de pixels, comportant l'électronique de génération des signaux de commande de la HDR. La technique d'extension de dynamique proposée est suivie d'une compression à base de DCT (Discrete Cosine Transform} permettant de réduire le flux de données en sortie de la puce imageur. Les deux niveaux de compression permettent d'atteindre des taux de compression élevés allant jusqu'à 93% en maintenant un PSNR de 30dB et une qualité d'image acceptable pour des post-traitements. Une étude théorique de l'apport de l'intégration 3D en termes de consommation a été élaborée. Enfin, un démonstrateur 2D a été réalisé en technologie CMOS 180 nm en vue de valider l'architecture grande dynamique proposée. L'utilisation de la technologie 3D, dans la suite des travaux, permet l'implémentation d'une boucle courte, devenue possible grâce aux interconnexions verticales sans sacrifier des pixels morts. Le traitement local proche du pixel et la réduction de la latence, du flux de données et de la consommation sont les apports majeurs de l'intégration 3D étudiés dans ce travailWith the increase of systems complexity, integrating different technologies together has become a major challenge. Another challenge has traditionally been the limitation on the throughout between different part of the system coming from the interconnections. If traditional two dimensional integration solutions like System In a Package (SIP) bring heterogonous technologies together there is still limitations coming from the restricted number and lengths of interconnections between the different system components. Three Dimensional stacking (3D), by exploiting short vertical interconnections between different circuits of mixed technologies, has the potential to overcome these limitations. Still, despite strong interests for the 3D concepts, there is no advanced analysis of 3D integration benefits, especially in the field of imagers and smart image sensors. This thesis study the potential benefits of 3D integration, with local processing and short feedback loops, for the realisation of a High Dynamic Range (HDR) image sensor. The dense vertical interconnections are used to locally adapt the integration time by group of pixels, called macro-pixels, while keeping a classic pixel architecture and hence a high fill factor. Stacking the pixel section and circuit section enables a compact pixel and the integration of flexible and versatile functions. High Dynamic Range values producing an important quantity of data, the choice has been made to implement data compression to reduce the circuit throughout. A first level of compression is produced by coding the pixel value using a floating format with a common exponent shared among the macro-pixel. A second level of compression is proposed based on a simplified version of the Discrete Cosine Transform (DCT). Using this two level scheme, a compression of 93% can be obtained with a typical PSNR of 30 dB. A validation of the architecture was carried out by the development; fabrication and test of a prototype on a 2D, 180 nm, CMOS technology. A few pixels of each macro-pixel had to be sacrificed to implement the high dynamic range control signals and emulate the 3D integration. The test results are very promising proving the benefits that will bring the 3D integration in term of power consumption and image quality compared to a classic 2D integration. Future realisations of this architecture, done using a real 3D technology, separating sensing and processing on different circuits communicating by vertical interconnection will not need the sacrifice of any pixel to adjust the integration time, improving power consumption, image quality and latency
3
Demésy, Guillaume. "Modélisation électromagnétique tri-dimensionnelle de réseaux complexes. Application au filtrage spectral dans les imageurs CMOS." Phd thesis, Université Paul Cézanne - Aix-Marseille III, 2009. http://tel.archives-ouvertes.fr/tel-00436046.
Full textAbstract:
L'évolution de la technologie CMOS autorise la réduction des dimensions transverses du pixel d'imageur qui atteignent aujourd'hui 1.75μm. Son épaisseur, en revanche, ne peut être réduite sans modifier le principe de filtrage existant, assuré par des résines colorées absorbantes dont l'épaisseur fixe le profil spectral en transmission. Ces résines ont, de plus, une faible tenue en température et doivent être positionnées au sommet de l'empilement métallo-diélectrique que constitue le pixel. Ces deux facteurs contribuent à la dégradation de la résolution optique du capteur. Dans ce mémoire, nous discutons des possibilités de les remplacer par des structures diffractives métalliques bi-périodiques, moins épaisses et plus résistantes aux traitements thermiques. Pour cela, une nouvelle formulation de la Méthode des Eléments Finis a été introduite. Cette technique, très générale, de résolution d'équations aux dérivées partielles est adaptée, de par sa flexibilité, à la richesse géométrique du pixel CMOS et à la complexité des structures diffractives pressenties. Dans un premier temps, cette méthode a été validée numériquement dans le cas scalaire, puis expérimentalement grâce à des photodiodes de test munies de réseaux mono-dimensionnels. Dans un second temps, la formulation a été généralisée au cas vectoriel de la diffraction d'une onde plane d'incidence et de polarisation arbitraires par un réseau bi-dimensionnel quelconque. Enfin, ce modèle est exploité pour dégager un jeu de paramètres opto-géométriques de réseaux croisés permettant de filtrer la lumière dans ses composantes Rouge, Verte et Bleue.
4
Boucher, Luc. "Analyse, modélisation et réduction du couplage de bruit par le substrat dans les imageurs CMOS." Toulouse, ENSAE, 2007. http://www.theses.fr/2007ESAE0002.
Full textAbstract:
Ce travail porte sur le couplage de bruit par le substrat semiconducteur entre les circuits numériques et analogiques des capteurs d’image CMOS. Les deux premières parties constituent un état de l'art respectivement des capteurs d'image CMOS et de l'étude du bruit de substrat. Nous abordons dans la troisième partie l'impact du bruit de substrat généré par un perturbateur numérique sur la réponse en courant de plusieurs photodétecteurs. Nous avons montré que le couplage ohmique du bruit d'alimentation au substrat est le phénomène d'injection prépondérant, la réception du bruit par le photodétecteur se faisant de manière capacitive. Pour les substrats sur couche épitaxiée, procédés technologiques dédiés à l'imagerie, la susceptibilité du circuit au couplage substrat et son émission rayonnée sont accrues. Enfin nous avons développé un modèle empirique performant du couplage substrat, implémenté en VHDL-AMS et basé sur la modélisation ICEM (Integrated Circuit Emission Model) et des simulations physiques (impédances du substrat). La dernière partie traite de l’étude du couplage substrat dans un imageur complet. Nous avons montré que l'intégration de la fonction de séquencement augmente fortement le bruit de substrat via l'augmentation du bruit de masse numérique et que le phénomène de réception prépondérant est le couplage ohmique des masses analogiques au substrat. Cependant, aucune altération de l’image n’a été détectée par l’étude qualitative menée. La méthodologie de modélisation empirique développée précédemment a été portée à l’ensemble du capteur et permet d’obtenir un modèle performant dont les principales limitations résident dans l'évaluation des impédances du substrat.
5
Maëstre, Stéphan. "Étude de courants parasites dans les imageurs CMOS à pixels actifs et de leurs effets induits." Toulouse, ENSAE, 2003. http://www.theses.fr/2003ESAE0019.
Full textAbstract:
Ce travail effectué au sein du laboratoire CIMI (Conception d'lmageurs Matriciels Intégrés) de SUPAERO porte sur l’étude de différents courants parasites dans les capteurs d'images CMOS à pixels actifs (APS). La première partie s’axe sur l’étude du courant thermique et son origine. Le comportement de différents types de pixels vis-à-vis de ce courant ainsi que l'influence de la température y sont présentés. La deuxième partie s’axe plus particulièrement sur un phénomène jusqu’à maintenant peu étudié dans les capteurs d’images CMOS : l'impact des porteurs chauds. L’intérêt pour ce phénomène est né de l'observation de phénomènes parasites concernant le temps de rétention de la capacité de jonction intra pixel. Nous avons en effet constaté que la décroissance de la tension aux bornes de la photodiode se comportait de façon anormale lorsque le pixel était sélectionné. Il est montré que toutes les technologies étudiées (CMOS 0,7um, CMOS 0,5 um, CMOS 0,35um, CMOS O,25um) présentent le même phénomène parasite. Notre intérêt s’est donc porté sur ce phénomène parasite et nous montrons qu’une production de porteurs chauds par l'électronique du pixel est à son origine. Il est mis en évidence que le circuit de lecture à l'intérieur même du pixel génère des porteurs minoritaires supplémentaires lorsque celui-ci est sélectionné (la collection de ces charges parasites par les zones photosensibles dégradant la réponse des pixels). Parmi les paramètres influents sur la production de ces charges on peut noter le temps de sélection des pixels, les tensions de polarisation ou encore les courants de polarisation. Des simulations physiques grâce à l'outil ISE-TCAD mettent en évidence que le transistor à l'origine de ces phénomènes est le transistor suiveur intra-pixel. De plus, la présence d'émission de lumière (électroluminescence) exposée dans la dernière partie de cette thèse le confirme. L’impact de porteurs minoritaires supplémentaires générés par ionisation par impact secondaire ou par électroluminescence (intervenant principalement à fort niveau de signal) est ainsi montré sur la réponse des pixels. De plus, les précautions à prendre pour minimiser cet impact sont exposées.
6
Dadouche, Foudil. "Modélisation et simulation, en VHDL-AMS, de capteurs d’images CMOS." Paris 6, 2007. http://www.theses.fr/2007PA066322.
Full textAbstract:
De nos jours, l’introduction des procédés de fabrication de la technologie CMOS standard dans la réalisation de capteurs d’images, permet d’intégrer, sur une même puce (SOC) toutes les fonctionnalités requises pour l’acquisition d’une information sous forme d’images. La réalisation de ces systèmes, de plus en plus complexe, est inéluctablement, précédée d’une étape de simulation et de validation préliminaires. L’objectif de cette thèse est d’explorer la possibilité de modélisation et de simulation de capteurs d’images CMOS, en utilisant le langage de description matériel VHDL–AMS. Deux capteurs ont été modélisés et simulés. Le premier est un imageur CMOS composé d’une matrice de pixels actifs, d’un convertisseur analogique numérique et d’un séquenceur numérique. Le deuxième est un pixel passif associé à un circuit d’intégration. A travers cette étude, une méthodologie de modélisation et de simulation de capteurs d’images mixtes et multi-domaines est proposée. Cette méthode permet de prédire le comportement de tels circuits avant de procéder à leur réalisation ce qui réduit avantageusement leur coût de fabrication et leur temps de mise sur le marché.
7
Virmontois, Cédric. "Analyse des effets des déplacements atomiques induits par l’environnement radiatif spatial sur la conception des imageurs CMOS." Thesis, Toulouse, ISAE, 2012. http://www.theses.fr/2012ESAE0009/document.
Full textAbstract:
L' imagerie spatiale est aujourd'hui un outil indispensable au développement durable, à la recherche et aux innovations scientifiques ainsi qu’à la sécurité et la défense. Fort de ses excellentes performances électro-optiques, de son fort taux d’intégration et de la faible puissance nécessaire à son fonctionnement, le capteur d’images CMOS apparait comme un candidat sérieux pour ce type d’application. Cependant, cette technologie d’imageur doit être capable de résister à l’environnement radiatif spatial hostile pouvant dégrader les performances des composants électroniques. Un nombre important d’études précédentes sont consacrées à l’impact des effets ionisants sur les imageurs CMOS, montrant leur robustesse et des voies de durcissement face à de telles radiations. Les conclusions de ces travaux soulignent l’importance d’étudier les effets non-ionisants, devenant prépondérant dans les imageurs utilisant les dernières évolutions de la technologie CMOS. Par conséquent, l’objectif de ces travaux de thèse est d’étudier l’impact des effets non-ionisants sur les imageurs CMOS. Ces effets, regroupés sous le nom de déplacements atomiques, sont étudiés sur un nombre important de capteurs d’images CMOS et de structures de test. Ces dispositifs sont conçus avec des procédés de fabrication CMOS différents et en utilisant des variations de règle de dessin afin d’investiguer des tendances de dégradation commune à la technologie d’imager CMOS. Dans ces travaux, une équivalence entre les irradiations aux protons et aux neutrons est mise en évidence grâce à des caractéristiques courant-tension et des mesures de spectroscopie transitoire de niveau profond. Ces résultats soulignent la pertinence des irradiations aux neutrons pour étudier les effets non-ionisants. L’augmentation et la déformation de l’histogramme de courant d’obscurité ainsi que le signal télégraphique aléatoire associé, qui devient le facteur limitant des futures applications d’imagerie spatiale, sont évalué et modélisés. Des paramètres génériques d’évaluation des effets des déplacements atomiques sont mis en évidence, permettant de prévoir le comportement des capteurs d’images CMOS en environnement radiatif spatial. Enfin, des méthodes d’atténuation et des voies de durcissement des imageurs CMOS limitant l’impact des déplacements atomiques sont proposéesToday, space imaging is an essential tool for sustainable development, research and scientific innovation as well as security and defense. Thanks to their good electro-optic performances and low power consumption, CMOS image sensors are serious candidates to equip future space instruments. However, it is important to know and understand the behavior of this imager technology when it faces the space radiation environment which could damage devices performances. Many previous studies have been focused on ionizing effects in CMOS imagers, showing their hardness and several hardening-by-design techniques against such radiations. The conclusions of these works emphasized the need to study non-ionizing effects which have become a major issue in the last generation of CMOS image sensors. Therefore, this research work focuses on non-ionizing effects in CMOS image sensors. These effects, also called displacement damage, are investigated on a large number of CMOS imagers and test structures. These devices are designed using several CMOS processes and using design rule changes in order to observe possible common behaviors in CMOS technology. Similarities have been shown between proton and neutron irradiations using current-voltage characteristics and deep level transient spectroscopy. These results emphasize the relevance of neutron irradiations for an accurate study of the non-ionizing effects. Then, displacement damage induced dark current increase as well as the associated random telegraph signal are measured and modeled. Common evaluation parameters to investigate displacement damage are found, allowing imager behavior prediction in space radiation environment. Finally, specific methods and hardening-by-design techniques to mitigate displacement damage are proposed
8
Chefi, Ahmed. "Conception d'un micro capteur d'image CMOS à faible consommation d'énergie pour les réseaux de capteurs sans fil." Thesis, Grenoble, 2014. http://www.theses.fr/2014GRENT003/document.
Full textAbstract:
Ce travail de recherche vise à concevoir un système de vision à faible consommation d'énergie pour les réseaux de capteurs sans fil. L'imageur en question doit respecter les contraintes spécifiques des applications multimédias pour les réseaux de capteurs de vision sans fil. En effet, de par sa nature, une application multimédia impose un traitement intensif au niveau du noeud et un nombre considérable de paquets à échanger à travers le lien radio, et par conséquent beaucoup d'énergie à consommer. Une solution évidente pour diminuer la quantité de données transmise, et donc la durée de vie du réseau, est de compresser les images avant de les transmettre. Néanmoins, les contraintes strictes des noeuds du réseau rendent inefficace en pratique l'exécution des algorithmes de compression standards (JPEG, JPEG2000, MJPEG, MPEG, H264, etc.). Le système de vision à concevoir doit donc intégrer des techniques de compression d'image à la fois efficaces et à faible complexité. Une attention particulière doit être prise en compte en vue de satisfaire au mieux le compromis "Consommation énergétique - Qualité de Service (QoS)"This research aims to develop a vision system with low energy consumption for Wireless Sensor Networks (WSNs). The imager in question must meet the specific requirements of multimedia applications for Wireless Vision Sensor Networks. Indeed, a multimedia application requires intensive computation at the node and a considerable number of packets to be exchanged through the transceiver, and therefore consumes a lot of energy. An obvious solution to reduce the amount of transmitted data is to compress the images before sending them over WSN nodes. However, the severe constraints of nodes make ineffective in practice the implementation of standard compression algorithms (JPEG, JPEG2000, MJPEG, MPEG, H264, etc.). Desired vision system must integrate image compression techniques that are both effective and with low-complexity. Particular attention should be taken into consideration in order to best satisfy the compromise "Energy Consumption - Quality of Service (QoS)"
9
Durnez, Clémentine. "Analyse des fluctuations discrètes du courant d’obscurité dans les imageurs à semi-conducteurs à base de silicium et Antimoniure d’Indium." Thesis, Toulouse, ISAE, 2017. http://www.theses.fr/2017ESAE0030/document.
Full textAbstract:
Le domaine de l’imagerie a toujours fait l’objet de curiosité, que ce soitpour enregistrer une scène, ou voir au-delà des limites de l’oeil humain grâce aux détecteursinfrarouges. Ces deux types d’imagerie sont réalisés avec différents matériaux. Dans le domainedu visible, c’est le silicium qui domine, car son absorbance spectrale correspond bien au spectrevisible et que ce matériau a été très étudié dans les dernières décennies. Dans le domainede l’infrarouge, plus particulièrement le MWIR (Middle Wave InfraRed), l’InSb est un boncandidat car il s’agit d’un matériau très stable. Cependant, certaines contraintes telles qu’unebande interdite étroite peuvent être limitantes et cela nécessite une température d’opérationcryogénique. Dans ces travaux, un signal parasite commun à ces deux matériaux est étudié : ils’agit du signal des télégraphistes (RTS : Random telegraph Signal) du courant d’obscurité. Cephénomène provient d’un courant de fuite de l’élément photosensible du pixel (photodiode).En effet, même dans le noir, certains pixels des imageurs vont avoir une réponse temporellequi va varier de façon discrète et aléatoire. Cela peut causer des problèmes de calibration, oude la mauvaise détection d’étoiles par exemple. Dans cette étude, deux axes principaux sontétudiés : la caractérisation du signal pour pouvoir mieux l’appréhender, et la localisation dessources à l’origine du RTS dans la photodiode afin d’essayer de l’atténuerImaging has always been an interesting field, all the more so as it is nowpossible to see further than human eyes in the infrared and ultraviolet spectra. For each fieldof application, materials are more or less adapted : in order to capture visible light, Siliconis a good candidate, because it has been widely studied, and is also used in our everydaylife. Concerning the infrared, more particularly the MWIR spectral band, InSb has provedto be stable and reliable, even if it need to operate at cryogenic temperatures because ofa narrow bandgap.. In this work, a parasitic signal called Random Telegraph Signal (RTS)which appears in both materials (and also others, such as HgCdTe or InGaAs) is analyzed.This signal comes from the pixel photodiiode and corresponds to a discrete dark currentfluctuation with time, like blinking signals. This can cause detector calibration troubles, orfalse star detection for example. This study aims at characterizing RTS and localize the exactorigin in the photodiode in order to be able to predict or mitigate the phenomenon
10
Raymundo, Luyo Fernando Rodolfo. "Apport de la technologie d’intégration 3D à forte densité d’interconnexions pour les capteurs d'images CMOS." Thesis, Toulouse, ISAE, 2016. http://www.theses.fr/2016ESAE0018.
Full textAbstract:
Ce travail a montré que l’apport de la technologie d’intégration 3D, permet de surmonter les limites imposées par la technologie monolithique sur les performances électriques (« coupling » et consommation) et sur l’implémentation physique (aire du pixel) des imageurs. Grâce à l’analyse approfondie sur la technologie d’intégration 3D, nous avons pu voir que les technologies d’intégration 3D les plus adaptées pour l’intégration des circuits dans le pixel sont : 3D wafer level et 3D construction séquentielle. La technologie choisie pour cette étude, est la technologie d'intégration 3D wafer level. Cela nous a permis de connecter 2 wafers par thermocompression et d’avoir une interconnexion par pixel entre wafers. L’étude de l’architecture CAN dans le pixel a montré qu’il existe deux limites dans le pixel : l’espace de construction et le couplage entre la partie analogique et numérique « digital coupling ». Son implémentation dans la technologie 3D autorise l’augmentation de 100% l’aire de construction et la réduction du « digital coupling » de 70%. Il a été implémenté un outil de calcul des éléments parasites des structures 3D. L’étude des imageurs rapides, a permis d’étendre l’utilisation de cette technologie. L’imageur rapide type « burst » a été étudié principalement. Cet imageur permet de dissocier la partie d’acquisition des images de la sortie. La limite principale, dans la technologie monolithique, est la taille des colonnes (pixels vers mémoires). Pour une haute cadence d’acquisition des images, il faut une grande consommation de courant. Son implémentation dans la technologie 3D a autorisé à mettre les mémoires au-dessous des pixels. Les études effectuées pour ce changement (réduction de la colonne à une interconnexion entre wafers), ont réduit la consommation totale de 90% et augmenté le temps d’acquisition des images de 184%, en comparaison à son pair monolithiqueThis work has shown that the contribution of 3D integration technology allows to overcome the limitations imposed by monolithic technology on the electrical performances (coupling and consumption) and on the physical implementation (area of the pixel) of imagers. An in-depth analysis of the 3D integration technology has shown that the most suitable 3D integration technologies for the integration of the circuits at the pixel level are: 3D wafer level and 3D sequential construction. The technology chosen for this study is the 3D wafer level integration technology. This allows us to connect 2 wafers by thermocompression bonding and to have an interconnection or “bonding point” par pixel between wafers. The study of the architecture CAN at the pixel level showed that there are two limits in the pixel: the construction area and the coupling between the analog and digital part «digital coupling». Its implementation in 3D technology allows the construction area to be increased by 100% and the digital coupling reduced by 70%. It has been implemented a tool for computing the parasitic elements of 3D structures. The study of high speed imagers has allowed the use of this technology to be extended. The "burst" imager was mainly studied. This kind of imager’s architecture can dissociate the image acquisition from the output part. The main limit, in monolithic technology, is the size of the columns (pixels to memories). For a high rate of image acquisition, a high current consumption is required. Its implementation in 3D technology allowed to put the memories below the pixels. The studies carried out for this change (reduction of the column to an interconnection between wafers) reduced the total consumption by 90% and increased the acquisition time of the images by 184%, compared to its monolithic peer
11
Le, Roch Alexandre. "Analyse de l’augmentation et de la fluctuation discrète du courant d’obscurité des imageurs CMOS dans les environnements radiatifs spatiaux et nucléaires." Thesis, Toulouse, ISAE, 2020. http://www.theses.fr/2020ESAE0018.
Full textAbstract:
Inspirés des technologies microélectroniques CMOS (Complementary Metal Oxide Semiconductor), les capteurs d’images CMOS sont largement utilisés dans de nombreuses applications grand public et prédominent sur le marché commercial des caméras intégrées. Au cours de la dernière décennie, de nombreuses avancées technologiques ont permis au capteur d’image CMOS d’atteindre d’excellentes performances ainsi qu’une faible consommation d’énergie. Par conséquent, ces imageurs deviennent des candidats essentiels pour un nombre croissant d’applications spatiales et nucléaires. Cependant, le comportement de ces dispositifs microélectroniques dans les environnements radiatifs nucléaires et spatiaux est encore mal compris. Par conséquent, il est nécessaire d’étudier les différents mécanismes qui conduisent à la dégradation des performances des capteurs d’images CMOS et en particulier à l’augmentation du courant d’obscurité, un signal parasite qui augmente avec les doses de radiations.Parmi ces doses de radiations, la dose dite de déplacement, relative à l’altération de la structure cristalline du silicium, reste peu étudiée par rapport à la dose dite ionisante. Dans les dernières technologies de capteurs d’images CMOS utilisant des photodiodes pincées, la dose ionisante n’est plus le mécanisme de dégradation dominant dès lors que la dose de déplacement est mise en jeu. La dose de déplacement devient le mécanisme de dégradation principal qui conduit à l’augmentation du courant d’obscurité. Ce travail se concentre principalement sur le rôle des défauts cristallins, créés par la dose de déplacement induits par les radiations, dans l’augmentation du courant d’obscurité des capteurs d’images CMOS. Un intérêt particulier est accordé aux défauts métastables qui sont probablement la cause des fluctuations discrètes et aléatoires du courant d’obscurité appelé : signal des télégraphistes. Cette étude présente un double enjeu :Le premier vise à contribuer à l’amélioration des connaissances des principes physiques mis en jeu dans le silicium cristallin face aux radiations. Les interactions particule-matière,associées à l’architecture spécifique des capteurs d’images, visent à fournir des outils fiables pour l’analyse des défauts induits par les radiations dans le silicium. Ces observations et résultats peuvent être étendus à tous les dispositifs à base de silicium et plus généralement aux autres dispositifs à semi conducteurs.Le second vise à identifier les différents mécanismes conduisant à l’augmentation du courant d’obscurité des capteurs d’images CMOS lorsqu’ils fonctionnent dans des environnements radiatifs. L’étude vise à identifier et à améliorer la connaissance des comportements des sources de courant d’obscurité dans le but d’optimiser les capteurs d’images CMOS pour les futures applications spatiales et nucléairesInspired by the microelectronic Complementary Metal Oxide Semiconductor (CMOS) technologies, CMOS image sensors are widely used in many consumer-grade applications and are predominant in the commercial market for embedded cameras. Over the past decade,numerous technological advances allowed state-of-the-art CMOS image sensors to achieve excellent performances as well as low-power consumption. Therefore, CMOS image sensors are becoming essential candidates for a growing number of high-end applications such as space and nuclear applications. However, the behavior of these microelectronic devices inspace and nuclear radiative environments is still under understanding. Hence, studies still investigate the different mechanisms that lead to the degradation of CMOS image sensor performances including the radiation-induced dark current increase, a parasitic signal that increases with radiation doses. Among these radiation doses, the so-called displacement dose,relative to the alteration of the crystalline structure of the silicon, remains poorly studied compared to the so-called ionizing dose. In the latest CMOS image sensor technologies using pinned photodiodes, the ionizing dose is no longer the main degradation mechanism when the displacement dose is at stake. From then on, the displacement dose becomes the principal degradation mechanism that leads to the dark current increase. This work mainly focuses onthe role of the crystalline defects, created by radiation-induced displacement damage, in the CMOS image sensor dark current increase. Particular interest is given to metastable defects,which are probably the cause of discrete and random fluctuations of the dark current called : Dark Current Random Telegraph Signal (DC-RTS). This study presents a double objective :The first aims to contribute to improving knowledge of the physical principles involved in crystalline silicon when facing radiations. Particle-matter interactions, combined with the specific architecture of image sensors, aim to provide reliable tools to analyze the radiation induced defects in silicon. Observations and findings can be extended to all silicon-based devices and more generally to other semiconductor-based devices.The second seeks to identify the different mechanisms leading to CMOS image sensor dark current increase when operating in radiative environments. The study aims to identify and improve knowledge on the behavior of dark current sources aiming to optimize CMOS image sensors for future space and nuclear applications
12
Kazma, Rabih. "Imageur CMOS ultra haute sensibilité." Thesis, Université Grenoble Alpes (ComUE), 2016. http://www.theses.fr/2016GREAT105/document.
Full textAbstract:
Il existe une multitude d’applications où la détection de très faibles niveaux lumineux (jusqu’à quelques photons, voir le photon unique) est une partie clé de la mesure dans des domaines tels que l’imagerie médicale, l’astrophysique. Jusqu’à un passé récent, le seul composant permettant de détecter des niveaux aussi bas que le photon unique était le photomultiplicateur. Ce composant est volumineux, fragile, nécessite l’utilisation de hautes tensions et possède une résolution spatiale faible. Depuis quelques années, la faisabilité de photodétecteurs à photons uniques connus sous l’acronyme de SPAD (pour Single-Photon Avalanche Diode) dans un procédé de fabrication CMOS standard a été démontrée. Ces avancées permettent de réaliser des imageurs de haute résolution et grande sensibilité. Le travail dans cette thèse démarre par la compréhension du comportement de l’élément photosensible (le SPAD) pour finir par la conception du circuit de lecture associé au SPAD. Le deuxième axe de travail proposé dans cette thèse est un modèle haut niveau du SPAD suivi par son circuit de lecture. Le troisième axe propose une nouvelle architecture de lecture qui vise l’amélioration de la dynamique globale. Finalement, dans le dernier chapitre on propose une réalisation électrique CMOS du circuit à dynamique élevéeA number of vision applications (medical imaging, astrophysics, …) require the detection of very low ligh levels (up to a few photons, or the single photon). Until recently, only one component can detect levels as low as the single photon: the photomultiplier. In recent years, it has been demonstrated the feasibility of designing avalanche diode using CMOS standard process. These advances allow to achieve high-resolution imaging and high sen-sitivity. The work in this thesis starts by the study of the behavior of the photon sensing element (SPAD) and finish by the design of the radout circuit of single photon avalanche photodiode. The second point of the work proposed in this thesis is a high-level model of SPAD followed by its readout circuit based on an anolg counter. The third line offers a novel readout method to enhance the readout dynamic range of pixel based on single photon avalanche photodiode. Finaly, A new readout circuit is proposed for SPAD based pixel. This readout circuit which is inspired from the simulated architectures will allow us to achieve our analog counter with the best performance
13
Dacy, Susan (Susan Mary) 1975. "Analog to digital converters for CMOS imagers." Thesis, Massachusetts Institute of Technology, 1998. http://hdl.handle.net/1721.1/46276.
Full textAbstract:
Thesis (M.Eng.)--Massachusetts Institute of Technology, Dept. of Electrical Engineering and Computer Science, 1998.Includes bibliographical references (leaves 80-82).
A/D converters for single chip CMOS imagers have often been designed using the column-parallel approach, employing a slow A/D converter for each column of the sensor array. This thesis investigates a serial approach utilizing a single fast A/D converter to process all of the imager pixels. If power scales linearly with frequency in a given A/D architecture, power dissipation for the two approaches should be comparable. However, the serial approach should occupy less area since only the cost of one A/D converter is incurred. A figure of merit 1/power*area is introduced to verify this theory by comparing previously reported A/D approaches after appropriate technology, speed, and supply scaling. Camera system specifications require a single serial A/D converter to have 10b resolution at a 3MHz sampling rate for a CIF (352x288) imager array running at 30 frames/second Area minimization, power minimization, and the ability to build the A/D in a standard CMOS process are extremely important for consumer product applications. A single slope A/D architecture with a subnanosecond time digitizer shows promise for optimizing figure of merit over pipelined and folding interpolating approaches. This work focuses on the design issues of the 3MHz single-slope based A/D converter. Architectures appropriate for extending this A/D converter to 12MHz for four times CIF image arrays (704x576) are discussed. The 3MHz converter was designed, simulated, and laid out in a 0.35um CMOS technology. At 3.3V supply, 25°C and nominal process conditions, the converter dissipates 29 mW while occupying 0.3 mm2 . A 12MHz trislope extension of this converter is estimated to dissipate 37 mW in 0.4 mm2.
by Susan Dacy.
M.Eng.
14
Salazar, Soto Arnoldo. "Conception d'un imageur CMOS à colonne active pour un biocapteur optique SPR." Thesis, Grenoble, 2013. http://www.theses.fr/2013GRENT063/document.
Full textAbstract:
Cette thèse présente la conception et la mise en œuvre d'un imageur CMOS pour être utilisé dans biocapteurs intégrés basés sur Résonance Plasmonique de Surface (SPR). Tout d'abord, les conditions optimales pour la résonance plasmon dans une interface compatible CMOS / post-CMOS sont obtenus par modélisation avec COMSOL. Deuxièmement, un imageur CMOS de Colonne Actif (CMOS-ACS) du 32x32 pixels est mis en œuvre sur une technologie CMOS 0,35 um. Dans une interface d'or-eau avec une excitation de prisme, on constate que pour les prismes avec des indices de réfraction de 1,55 et 1,46, le couplage optimal avec le plasmon est obtenu pour des films d'or d'une épaisseur de 50 et 45 nm, respectivement. Dans ces conditions, environ 99,19% et 99,99% de l'énergie de la lumière incidente est transférée à le surface plasmon pour les deux prismes respectivement, à condition que la lumière incidente, avec une longueur d'onde de 633 nm, arrive avec un angle d'incidence de 68,45° et 79,05° respectivement. Il est également obtenu qu'un changement de RIU 10-4 de l'indice de réfraction du milieu diélectrique, produit un changement de 0,01 ° dans l'angle de résonance de plasmons qui, dans un schéma de modulation d'intensité de lumière produit une variation de 0,08% dans la lumière réfléchie au photodétecteur. En ce qui concerne le imageur CMOS, une photodiode n-well/p-substrate est choisi comme l'élément de photodétection, en raison de sa faible capacité de jonction, ce qui conduit à un rendement élevé et le gain de conversion élevé comparativement à une photodiode n-diff/p-substrate. Des simulations sur ordinateur avec Cadence et Silvaco produit une capacité de jonction de 31 FF et 135 fF respectivement. Le pixel de l'imageur est basé sur une configuration à trois transistors (3T) et présente un facteur de remplissage de 61%. Le circuit de lecture utilise une technique de capteur de colonne actif (ACS) pour réduire le bruit à motif fixe (Fixed Pattern Noise ou FPN en anglais) liée au le Capteur à Pixels Actif (APS) traditionnelle. En outre, Non-Corrélés Echantillonnage Double (Non-Correlated Double Sampling ou NCDS en anglais) et Delta double échantillonnage (DDS) sont utilisés comme techniques de réduction du bruit. Un montage optique expérimental est utilisé pour caractériser les performances de l'imageur, et nous avons obtenu un gain en conversion de 7,3 uV/e-, une capacité de jonction de la photodiode de 22 fF, un bruit de lecture de 324,5 uV, ce qui équivaut à 45 électrons, et une gamme dynamique de 50,5 dB. Les avantages de l'ACS et NCDS-DDS sont observées dans le niveau faible de FPN du pixel et de la colonne, avec une valeur de 0,09% et 0,06% respectivement. Le travail présenté dans cette thèse est une première étape vers l'objectif de développer une plateforme entièrement intégrée SPR pour biocapteurs, incorporant source de lumière, l'interface SPR, canal microfluidique, les éléments d'optique et imageur CMOSThis dissertation presents the design and implementation of a CMOS imager for use in integrated biosensors based on Surface Plasmon Resonance. First, the optimal conditions for plasmon resonance in a CMOS/Post-CMOS compatible interface are obtained by COMSOL modelling. Second, a 32x32-pixel CMOS-Active Column Sensor (CMOS-ACS) is implemented on 0.35 um CMOS technology. In a gold-water interface with prism excitation, it is found that for prisms showing refractive indexes of 1.55 and 1.46, optimal plasmon coupling is obtained for gold films with thicknesses of 50 and 45 nm respectively. Under these conditions, approximately 99.19% and 99.99% of the incident light's energy is transferred to the surface plasmon for both prism respectively, provided that the incident light, with a wavelength of 633 nm, arrives with incidence angles of 68.45° and 79.05° respectively. It is also obtained that a change of 10-4 RIU in the refractive index of the dielectric medium, produces a change of 0.01° in the plasmon resonance angle, which under a light intensity modulation scheme produces a change of 0.08% in the reflected light's energy reaching the photodetector. Concerning the CMOS imager, a n-well/p-substrate photodiode is selected as the photosensing element, due to its low junction capacitance, which results in high efficiency and high conversion gain compared to the n-diff/p-substrate photodiode. Computer simulations with Cadence and Silvaco produced a junction capacitance of 31 fF and 135 fF respectively. The imager's pixel is based on a three-transistor (3T) configuration and shows a fill factor of 61%. The readout circuitry employs an Active Column Sensor (ACS) technique to reduce the Fixed Pattern Noise (FPN) associated with traditional Active Pixel Sensors (APS). Additionally, Non-Correlated Double Sampling (NCDS) and Delta Double Sampling (DDS) are used as noise reduction techniques. An experimental optical setup is used to characterize the performance of the imager, obtaining a conversion gain of 7.3 uV/e-, a photodiode junction capacitance of 21.9 fF, a read noise of 324.5 uV, equivalent to ~45 e- and a dynamic range of 50.5 dB. The benefits of ACS and NCDS-DDS are observed in the low pixel and column FPN of 0.09% and 0.06% respectively. The work presented in this thesis is a first step towards the goal of developing a fully integrated SPR-biosensing platform incorporating light source, SPR interface, microfluidic channel, optical elements and CMOS imager
15
Dupoiron, Camille. "Nouveaux paradigmes de capture d’images et traitements associés pour futurs SoC en nœuds CMOS nanométriques." Thesis, Université Grenoble Alpes (ComUE), 2017. http://www.theses.fr/2017GREAT100/document.
Full textAbstract:
Le sujet de thèse a pour objectif de revisiter le paradigme d'acquisition d'images dans les circuits intégrés pour le rendre robuste et scalable en technologies nanométriques (telles que le 28nm FDSOI). Ceci, afin de répondre aux contraintes d’imagerie imposée par des applications de type internet des objets. Dans ce cas, un système sur puce (SoC) hétérogène conçut en technologie avancée permettrait de répondre aux contraintes de consommation d’énergie. L’utilisation des imageurs standard actuels n’est alors pas compatible avec cette exigence à cause de leur consommation excessive et leur non compatibilité avec les technologies FDSOI 28nm. De plus, les ressources importantes de calcul numérique disponibles dans ces types de SoC couplées avec de nouveaux modes de captures d'images permettraient d’atteindre des niveaux de consommation d’énergie extrêmement bas tout en offrant la possibilité d’implémenter des algorithmes de traitement d’image complexes. Après une étude bibliographique sur les différentes méthodes d’acquisition d’image ainsi qu’une étude bibliographique sur les imageurs en technologies dites avancées pour l’imagerie et pour des applications basse consommation, il a été montré qu’il était nécessaire de numériser au plus tôt l’information lumineuse reçue par le capteur. C’est pourquoi le sujet a été orienté vers une architecture de type événementielle. L’architecture d’un capteur d’image événementiel avec traitement intelligent associé a été développée, en prenant en considération les contraintes liées à la technologie. Afin de définir ces contraintes, un circuit de test de pixel en FDSOI 28nm a été réalisé permettant d’évaluer la réponse électro-optique. Les pixels ont chacun des types et des tailles de photodiodes différentes afin de valider le type et la taille les plus efficaces. Deux architectures événementielles ont été étudiées durant cette thèse afin de répondre aux contraintes d’une implémentation en technologies FDSOI 28nm : une architecture de type « Time-to-first-Spike » (TTFS) avec un système d’inhibition et une architecture dite « multi-bus » utilisant les possibilités d’interconnections denses offertes par la technologie. Ces deux architectures visent à réduire le flot de données sortant ainsi que la consommation d’énergie. Les traitements associés à l’acquisition ont été validés par des simulations MATLAB émulant l’acquisition événementielle et les prétraitements. Ce système de vision extrait donc une carte binaire correspondant aux contrastes locaux en utilisant un principe d’inhibition par bloc. Cette architecture de traitement est basée sur le pixel TTFS (et son principe d’inhibition) en adaptant son implémentation. La carte binaire est extraite de manière synchrone ce qui permet d’éviter l’ajout de matériel lié à une implémentation purement événementielle. Cette carte binaire peut servir dans des applications telles que de la détection de mouvement, ou de la classification telles que la méthode des histogrammes des gradients (HoG) le permet. La carte binaire extraite se rapproche des motifs binaires locaux (LBP) qui sont des outils fréquemment utilisés dans la détection et la reconnaissance de visage. Une partie de la thèse a également été consacrée à l’exploitation des possibilités qu’offre la technologie FDSOI 28nm. Notamment des architectures pixels utilisant une photodiode sous le transistor ont été étudiées. Il a également été développé dix matrices de 3 par 3 pixels en intégration 3D séquentielle utilisant la technologie CoolCube™ du LETIThe goal of this thesis is to study new image acquisition paradigm in integrated vision circuits to enhance their robustness and scalability using nanometric technologies (such as the 28nm FDSOI) in order to satisfy the imaging constraints imposed by applications such as Internet of Things. In this case, a heterogeneous system-on-chip (SoC) designed in advanced technology would meet the energy consumption constraints. Using standard imagers is not compatible with this requirement because of their excessive power consumption and their architectures non-compatible with 28nm FDSOI technologies. In addition, in these SoC, significant available digital computational resources coupled with new image acquisition modes would allow ultra-low power consumption while providing the ability to implement complex image processing.After a bibliographic study on the state of the art on image acquisition methods and a study on imagers designed with advanced technologies and on low-power applications, it has been shown that it is necessary to quickly digitize light information received by the sensor (i.e. in the pixel). This is why the subject has been oriented towards an event-based vision sensor architecture.The architecture of an event-based image sensor with its associated smart processing has been developed, taking into account technology constraints. In order to define these constraints, a 28nm FDSOI pixel test circuit has been carried out to evaluate the electro-optical response. Each pixel has a different type and size of photodiodes in order to validate the most effective type and size.Two event-based architectures were studied during this thesis in order to fit with the constraints of an implementation in 28nm FDSOI technologies: a "Time-to-first-Spike" (TTFS) architecture with an inhibition system and an architecture called "multi-bus "using the dense interconnections possibilities offered by the technology. These two architectures aim to reduce the data throughput as well as energy consumption.The processing associated to the acquisition have been validated by MATLAB simulations emulating the event acquisition and pre-processing. This vision system therefore extracts a binary map corresponding to the local contrasts using block inhibition mechanism. This processing architecture is based on TTFS pixel (and its inhibition mechanism) with a dedicated pixel schematic. The binary map is extracted in a synchronous manner, thus avoiding hardware addition inherent to an AER (Adress Event Representation) implementation. This binary map can be used for applications such as motion detection, or classification such as histogram of gradient method (HoG). This extracted binary map approaches local binary patterns (LBP), which are frequently used tools in face detection and recognition.A part of this thesis has been dedicated also to the exploration of FDSOI 28nm capabilities in terms of pixel implementation. Notably, by studying pixels using a photodiode under the FDSOI transistor. It has also been developed ten 3 by 3 pixels matrices using 3D integration with LETI technology CoolCube™
16
Fei, Richun. "Solutions alternatives pour améliorer le test de production des capteurs optiques en technologie CMOS." Thesis, Université Grenoble Alpes (ComUE), 2015. http://www.theses.fr/2015GREAT117.
Full textAbstract:
Le test de production des imageurs CMOS est une étape clé du flot de fabrication afin de garantir des produits répondant aux critères de qualité et exempts de défauts de fabrication. Ces tests sont classifiés en test électrique et test optique. Le test électrique est basé sur du test structurel qui vérifie la partie numérique et certain blocks analogiques. La plus grande partie des circuits analogiques et la matrice des capteurs sont testés par le test optique. Ce test est basé sur des captures d'images et sur une recherche des défauts au moyen d'algorithmes de calcul spécifiques appliqué sur les images. Proche du fonctionnement applicatif, ils sont qualifies de test fonctionnels. La couverture des défauts obtenue par les tests de type fonctionnel est généralement inférieure à celle obtenue par un test structurel. L'objectif de cette thèse est d'étudier et développer des solutions de test alternatives aux tests fonctionnels afin d'obtenir des meilleurs taux de couverture de défauts, améliorant ainsi la fiabilité, tout en réduisant le temps de test et son coût. Parmi les défauts optiques qui ont causé des retours client par le passés, le défaut qui présent Horizontal Fixed Pattern Noise (HFPN) donnent lieu à un taux de couverture insuffisant. Ces recherches ont été orientées vers l'amélioration du taux de couverture de défauts dite de HFPN dans le test de production des imageurs CMOS.Le HFPN est défini comme une sorte d'image défaillante qui présente sous la forme des bandes résiduelles horizontales. Il est principalement causé par les défauts dans les lignes d'interconnexion qui alimentent et pilotent les pixels. La détection d'un défaut HFPN dans les tests optiques actuels est par comparer les valeurs moyennes de chaque ligne de pixels avec les lignes adjacentes. Si la différence d'une ligne par rapport aux lignes adjacentes est supérieur à la limites spécifié, la ligne est constaté comme défectueuse. Cette limite est donc difficile d'être ajusté face à un compromis entre le taux de couverture de ce défaut et le rendement.Dans cette thèse, nous avons proposé d'abord une amélioration de l'algorithme de détection pour améliorer le test optique actuelle. L'amélioration de test optique est validée par des résultats de test en production en appliquant le nouvel algorithme. Par la suite, une technique d'auto test (BIST) pour la détection des défauts dans les lignes d'interconnexion de matrice des pixels est étudiée et évalué. Enfin, une puce imageur avec le technique d'auto test embarqué est conçu et fabriqué pour la validation expérimentaleCurrent production testing of CMOS imager sensors is mainly based on capturing images and detecting failures by image processing with special algorithms. The fault coverage of this costly optical test is not sufficient given the quality requirements. Studies on devices produced at large volume have shown that Horizontal Fixed Pattern Noise (HFPN) is one of the common image failures encountered on products that present fault coverage problems, and this is the main cause of customer returns for many products. A detailed analysis of failed devices has demonstrated that HFPN failures arise from changes of electronic circuit topology in pixel addressing decoders or the metal lines required for pixel powering and control. These changes are usually due to the presence of spot defects, causing some pixels in a row to operate incorrectly, leading to an HFPN failure. Moreover, defects resulting in partially degraded metal lines may not induce image failure in limited industrial test conditions, passing the optical tests. Later, these defects may produce an image failure in the field, either because the capture conditions would be more stringent, or because the defects would evolve into catastrophic faults due to electromigration. In this paper, we have first enhanced the HFPN detection algorithm in order to improve the fault coverage of the optical test. Next, a built-in self-test structure is presented for the on-chip detection of catastrophic and non-catastrophic defects in the pixel power and control lines
17
Chan, Ho Yeung. "Low distortion wide dynamic range CMOS imager /." View abstract or full-text, 2008. http://library.ust.hk/cgi/db/thesis.pl?ECED%202008%20CHANH.
Full text
18
O'Halloran, Micah G. (Micah Galletta) 1978. "A wide-dynamic-range time-based CMOS imager." Thesis, Massachusetts Institute of Technology, 2008. http://hdl.handle.net/1721.1/43058.
Full textAbstract:
Thesis (Ph. D.)--Massachusetts Institute of Technology, Dept. of Electrical Engineering and Computer Science, 2008.This electronic version was submitted by the student author. The certified thesis is available in the Institute Archives and Special Collections.
Includes bibliographical references (p. 171-180).
This thesis describes a novel dual-threshold time-based current sensing algorithm suitable for use in wide-dynamic-range CMOS imagers. A prototype 150 x 256 pixel imager employing this algorithm experimentally achieves 95.5 dB dynamic range, 37 dB peak signal-to-noise ratio (SNR), and a highly-linear transfer characteristic while consuming 1.79 nJ/pixel/frame, making it one of the most energy-efficient wide-dynamic-range imagers reported. The individual pixels experimentally achieve 98.8 dB dynamic range and 44 dB peak SNR. The array performance lags slightly behind that of the individual pixels due to the additional noise power contributed to the array data by pixel-to-pixel mismatch effects, attributed primarily to gain and dark-current fixed pattern noise (FPN). The dualthreshold algorithm is also shown to improve low-illumination SNR by 6.1 dB and overall array dynamic range by more than 6.0 dB compared with auto-zeroing alone. The prototype imager implements pixels and their associated 18-bit timing memories in separate on-chip arrays linked by a 200 MHz time-domain-multiplexed communication bus, enabling a pixel pitch of 12.5 pm with 42.7% fill factor in a 0.18-lm 1.8-V CMOS process. Four innovations are contributed by this thesis over previous work, leading to the performance outlined above. First, a novel dual-threshold time-based current sensing algorithm is proposed that forces each single-slope integrating pixel to cross two threshold levels per frame - once just after reset and a second time after a near-optimal amount of photogenerated charge has been collected. This differential measurement technique eliminates offset FPN and pixel reset noise, and reduces comparator 1/f noise. Second, synchronous threshold detection is employed, yielding significant power savings compared with asynchronous approaches in this application, and the resulting time-domain quantization noise introduced by the synchronous detection is analyzed.
(cont) Third, a method of optimizing the global dual-threshold waveform and associated pixel threshold-detection times is presented. The method ensures that the quantization noise introduced by the algorithm remains negligible compared to the intrinsic pixel noise floor, while simultaneously minimizing the number of threshold detections employed, and thus energy consumed. Fourth, a novel capacitively-coupled pixel topology is introduced that enables highly-linear responses to be achieved with this algorithm while minimizing the common-mode input range of the pixel comparator, simplifying its design. Together, these innovations result in energy-efficient wide-dynamic-range pixel operation. The imager is thus suitable for use in portable applications in environments that are challenging for conventional imagers, e.g., when indoor or shadowed lighting and outdoor lighting are simultaneously present in an image.
by Micah G. O'Halloran.
Ph.D.
19
Das, Dipayan. "Wide dynamic range CMOS image sensor." Thesis, University of Oxford, 2011. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.572608.
Full textAbstract:
• Abstract Integrated digital imaging systems are widely used in consumer electronics today. Current digital image sensors have a linear respeiiSt. The limited dynamic range of linear digital image sensors results in saturation when the input dynamic range of the scene is larger than that of the camera. This limitation could be overcome using pixels with an output that is proportional to the logarithm of the detected photocurrent. Conventional CMOS pixels with a logarithmic response, using a transistor operating in the sub-threshold region, are capable of capturing wide dynamic range scenes with more than six decades of illumination intensity. But these pixels suffer from fixed pattern noise, slow response and low sensitivity. A five transistor (5T) pixel circuit for a standard 0.35-fLm CMOS process which integrates the photocurrent linearly and capable of a logarithmic response is described in the thesis. A key component of the 5T pixel is a time-dependent reference voltage. This voltage is applied to the gate of one of the transistors inside each pixel in the array for the duration of the exposure to generate a logarithmic response. A model derived to generate the reference voltage is described. Improvements were made to the reference voltage model to take into consideration the non-ideal effects such as charge feedthrough and threshold voltage variations. A potential problem associated with successfully tonemapping low photo currents with the 5T pixel has been described and a method to calculate the optimal value of reference current Iret proposed. This was shown to lead to an optimum photoresponse. Measurement results from fabricated 1-D and 2-D arrays of 5T pixels are presented and analysed. An overall DR of 97-dB (almost 5 decades) has been achieved from 100 mlux to 6.7 Klux. The slope of the logarithmic photoresponse was shown to be adjustable and controlled by the slope parameter S in the reference voltage model. A large output swing of over 1 V due to the large photoresponse slope in the logarithmic region results in greater signal-to-noise ratio compared to the conventional logarithmic pixel based on the subthreshold transistor operation (60 m V/decade). Digital and analogue reference voltage generating techniques are described with circuits implemented in 0.35-fLm CM OS process. Finally, a 5T NMOS pixel that is capable of WDR imaging with superior low-light performance (23 mlux) and greater DR (1l0-dB) than the 5T PMOS pixel is described. [ a
20
Viswanathan, Vijayaragavan. "Modeling and design of 3D Imager IC." Phd thesis, Ecole Centrale de Lyon, 2012. http://tel.archives-ouvertes.fr/tel-00795558.
Full textAbstract:
CMOS image sensor based on Active pixel sensor has considerably contributed to the imaging market and research interest in the past decade. Furthermore technology advancement has provided the capability to integrate more and more functionality into a single chip in multiple layers leading to a new paradigm, 3D integration. CMOS image sensor is one such application which could utilize the capability of 3D stacked architecture to achieve dedicated technologies in different layers, wire length reduction, less area, improved performancesThis research work is focused mainly on the early stages of design space exploration using hierarchical approach and aims at reducing time to market. This work investigates the imager from the top-down design perspective. Methodical anal y sis of imager is performed to achieve high level of flexibility and modularity. Re-useable models are developed to explore early design choices throughout the hierarchy. Finally, pareto front (providing trade off solutions) methodology is applied to explore the operating range of individual block at system level to help the designer making his design choice. Furthermore the thermal issues which get aggravated in the 3D stacked chip on the performance of the imager are studied. Systeme based thermal model is built to investigate the behavior of imager pixel matrix and to simulate the pixel matrix at high speed with acceptable accuracy compared to electrical simulations. The modular nature of the model makes simulations with future matrix extension straightforward. Validation of the thermal model with respect to electrical simulations is discussed. Finally an integrated design flow is developed to perform 3D floorplanning and to perform thermal anal y sis of the imager pixel matrix.
21
Salazar, A. "Conception d'un Imageur CMOS à Colonne Active pour un Biocapteur Optique SPR." Phd thesis, Université de Grenoble, 2013. http://tel.archives-ouvertes.fr/tel-00932309.
Full textAbstract:
Cette thèse présente la conception et le développement d'un imageur CMOS pour bio-capteurs optiques basé sur la résonance plasmonique de surface ou SPR (de l'anglais Surface Plasmon Resonance). Premièrement, les conditions optimales pour la résonance de plasmon dans une interface compatible avec un processus CMOS/Post-CMOS sont obtenus par modélisation avec le logiciel COMSOL. Deuxièmement, un imageur CMOS à Colonne Active de 32x32 pixels est réalisé en technologie CMOS 0,35 m. Dans une interface or-eau avec excitation du prisme et une longueur d'onde de 633 nm, on constate que pour des prismes avec des indices de réfraction de 1,55 et 1,46, le couplage SPR optimal se produit à des angles d'incidence de 68,45◦ et 79,05◦ avec les épaisseurs des couches d'or de 50 nm et 45 nm respectivement. Dans ces conditions, environ 99,19% et 99,99% de l' ́energie de la lumière incidente sera transférée au plasmon de surface. Nous montrons aussi qu'un changement de 10−4 RIU dans l'indice de réfraction du milieu diélectrique, produit un changement de 0,01◦ dans l'angle de résonance de plasmonique, pour un schéma de modulation d'intensité lumineuse ce changement correspond à une variation de 0,08% dans l'énergie de la lumière réfléchie vue par le photodétecteur. Pour l'imageur CMOS conu, une photodiode caisson-N/subtrat-P est choisie en raison de sa faible capacit ́e de jonction, qui se traduit par un rendement quantique élevé et un gain de conversion élevé. Les simulations sur ordinateur avec Cadence et Silvaco donnent une capacité de jonction de 31 fF et un rendement quantique maximum de 82%. Le pixel de l'imageur est basé sur une configuration à trois transistors (3T) et a un facteur de remplissage de 61%. Le circuit de lecture utilise une technique de Colonne Active (ACS) pour réduire le bruit spatial (FPN) associés aux capteurs à pixels actifs traditionnels (APS). En outre pour compléter la réduction du bruit, un Double Echantillonnage Non-Corrélé (NCDS) et un Double Echantillonnage Delta (DDS) sont utilisés. Un montage optique expérimental est utilisé pour caractériser les performances de l'imageur, les résultats obtenus sont un gain de conversion de 7.3 V/e-, une photodiode avec une capacité de jonction de 21.9 fF, un bruit de lecture de 324,5 μV, ́equivalant approximativement à 45 lectrons, et une gamme dynamique de 62,2 dB. Les avantages de l'ACS et NCDS-DDS sont observés dans les bas niveaux de FPN de pixel et colonne de 0,09% et 0,06% respectivement. Le travail présenté dans cette thèse est une première étape vers le but de d ́evelopper une plateforme de biocapteur entièrement intégrée basée sur SPR, incorporant la source de lumière, l'interface SPR, le canal microfluidique, les éléments optiques et l'imageur CMOS.
22
Lee, Jungwon. "Efficient image compression system using a CMOS transform imager." Diss., Atlanta, Ga. : Georgia Institute of Technology, 2009. http://hdl.handle.net/1853/31825.
Full textAbstract:
Thesis (Ph.D)--Electrical and Computer Engineering, Georgia Institute of Technology, 2010.Committee Chair: Anderson, David; Committee Member: Dorsey, John; Committee Member: Hasler, Paul; Committee Member: Kang, Sung Ha; Committee Member: Romberg, Justin. Part of the SMARTech Electronic Thesis and Dissertation Collection.
23
Barboza, Stelvio Henrique Ignácio. "Tomógrafo em nível de simulação utilizando micro-ondas em banda ultra larga (UWB) com transmissor em tecnologia CMOS para detecção precoce de câncer de mama." Universidade de São Paulo, 2014. http://www.teses.usp.br/teses/disponiveis/3/3142/tde-30122014-110751/.
Full textAbstract:
O sistema desenvolvido obteve boa resposta na detecção de modelos numéricos de tumores com dimensões a partir de 5mm, representada na localização adequada e determinação do tamanho obtidos por meio de simulações envolvendo os modelos dos blocos especificados. Como objetivo principal do trabalho será apresentado o projeto, fabricação e resultados de testes de um circuito integrado gerador de pulsos com o formato da derivada de quinta ordem do pulso de gaussiano (transmissor UWB) fabricado utilizando a tecnologia IBM 0.18 CMOS. Os blocos principais que formam o circuito gerador de pulso são: circuito gerador de onda quadrada, gerador de atrasos, detector de fase e etapa de saída (formador de pulso). O gerador de onda quadrada foi implementado a partir de um buffer de RF com um inversor na saída com casamento de impedância. O gerador de atrasos foi implementado a partir de uma cascata de inversores. O circuito detector de fase é composto por bloco n- dinâmico , n-latch e inversor estático para forma pulsos em alta velocidade. As dimensões dos transistores foram definidas de modo a obter característica adequada de um pulso Gaussiano de 5ª ordem, considerando especificações exigidas de Sistema de Detecção de Câncer de Mama. Foi implementado o leiaute em full Custom com dimensões mínimas da tecnologia. Cinco chips diferentes foram testados. E os valores da fonte de alimentação foram variadas em 1,62V, 1,80V e 1.98, então foram medidos os valores de saída pico a pico e largura de pulso para cada chip. O consumo de energia medido foi de 244 uW, e a amplitude do pulso de saída 115,2 mV pico a pico e largura de pulso de 407,8 ps com um sinal de entrada senoidal de amplitude 806mVp à 100 MHz . O pulso gerado pelo gerador de pulso resultou em uma PSD (Power Spectral Density) com largura de banda de 0,6 GHz a 7,8 GHz, que é adequado para aplicações de UWB para detecção do câncer de mama.As a result for detecting the numeric representation, the system could identify tumors from 5mm of extent with adequate localization, as well size determination. The primary goal of this work, therefore, is to bring out the project, manufacturing process and achieved results of tests regarding an integrated circuit for generating pulses which are shaped as the derivative of fifth order of the Gaussian pulse (UWMB transmitter) using the UWB 0.18 CMOS. The pulse generator circuit is composed by: circuit for generating square waves, delay generator, phase detector and output stage. The generator of square wave was implemented from one buffer of rf, with an inverter in the output and impedance matching. The delay generator was implemented from one cascade of inverters. The circuit for detecting the stages is assembled with n block dynamic, n-latch and static inverter for quickly generating pulses (high speed pulse generation). The dimensions of the transistors were defined in order to obtain the adequate characteristics of one Gaussian pulse of 5th order, considering the required specification of the Detection System for Cancer of Breast. It was implemented using the full Custom layout, taking into account the minimum dimensions for such technology. Five different chips were tested. The values of the source energy varied among 1,62V, 1,80V and 1,98V, being later measured the output values, peak to peak, as well the pulse width for each chip. The measured energy consumption was 244 uW, the amplitude of the output pulse was 115.2 mV peak to peak, and the pulse width was 407,8ps with sinusoidal input signal of 806mVp amplitude at 100MHz. As a result, it was obtained a PSD (Power Spectral Density) with band width of 0,6GHz to 7,8GHz from the pulse generator, which is quite adequate for UWB applications for detecting the breast cancer.
24
Salazar, Soto Arnoldo. "Conception et implémentation d'un imageur CMOS de colonne actif pour capteurs basés sur SPR." Phd thesis, Université de Grenoble, 2013. http://tel.archives-ouvertes.fr/tel-01062484.
Full textAbstract:
Cette thèse présente la conception et la mise en œuvre d'un imageur CMOS pour être utilisé dans biocapteurs intégrés basés sur Résonance Plasmonique de Surface (SPR). Tout d'abord, les conditions optimales pour la résonance plasmon dans une interface compatible CMOS / post-CMOS sont obtenus par modélisation avec COMSOL. Deuxièmement, un imageur CMOS de Colonne Actif (CMOS-ACS) du 32x32 pixels est mis en œuvre sur une technologie CMOS 0,35 um. Dans une interface d'or-eau avec une excitation de prisme, on constate que pour les prismes avec des indices de réfraction de 1,55 et 1,46, le couplage optimal avec le plasmon est obtenu pour des films d'or d'une épaisseur de 50 et 45 nm, respectivement. Dans ces conditions, environ 99,19% et 99,99% de l'énergie de la lumière incidente est transférée à le surface plasmon pour les deux prismes respectivement, à condition que la lumière incidente, avec une longueur d'onde de 633 nm, arrive avec un angle d'incidence de 68,45° et 79,05° respectivement. Il est également obtenu qu'un changement de RIU 10-4 de l'indice de réfraction du milieu diélectrique, produit un changement de 0,01 ° dans l'angle de résonance de plasmons qui, dans un schéma de modulation d'intensité de lumière produit une variation de 0,08% dans la lumière réfléchie au photodétecteur. En ce qui concerne le imageur CMOS, une photodiode n-well/p-substrate est choisi comme l'élément de photodétection, en raison de sa faible capacité de jonction, ce qui conduit à un rendement élevé et le gain de conversion élevé comparativement à une photodiode n-diff/p-substrate. Des simulations sur ordinateur avec Cadence et Silvaco produit une capacité de jonction de 31 FF et 135 fF respectivement. Le pixel de l'imageur est basé sur une configuration à trois transistors (3T) et présente un facteur de remplissage de 61%. Le circuit de lecture utilise une technique de capteur de colonne actif (ACS) pour réduire le bruit à motif fixe (Fixed Pattern Noise ou FPN en anglais) liée au le Capteur à Pixels Actif (APS) traditionnelle. En outre, Non-Corrélés Echantillonnage Double (Non-Correlated Double Sampling ou NCDS en anglais) et Delta double échantillonnage (DDS) sont utilisés comme techniques de réduction du bruit. Un montage optique expérimental est utilisé pour caractériser les performances de l'imageur, et nous avons obtenu un gain en conversion de 7,3 uV/e-, une capacité de jonction de la photodiode de 22 fF, un bruit de lecture de 324,5 uV, ce qui équivaut à 45 électrons, et une gamme dynamique de 50,5 dB. Les avantages de l'ACS et NCDS-DDS sont observées dans le niveau faible de FPN du pixel et de la colonne, avec une valeur de 0,09% et 0,06% respectivement. Le travail présenté dans cette thèse est une première étape vers l'objectif de développer une plateforme entièrement intégrée SPR pour biocapteurs, incorporant source de lumière, l'interface SPR, canal microfluidique, les éléments d'optique et imageur CMOS.
25
Margarit, Taulé Josep Maria. "Low-power CMOS digital-pixel Imagers for high-speed uncooled PbSe IR applications." Doctoral thesis, Universitat Politècnica de Catalunya, 2015. http://hdl.handle.net/10803/336094.
Full textAbstract:
This PhD dissertation describes the research and development of a new low-cost medium wavelength infrared MWIR monolithic imager technology
for high-speed uncooled industrial applications. It takes the baton on the latest technological advances in the field of vapour phase deposition (VPD)
PbSe-based medium wavelength IR (MWIR) detection accomplished by the industrial partner NIT S.L., adding fundamental knowledge on the investigation of novel VLSI analog and mixed-signal design techniques at circuit and system levels for the development of the readout integrated device attached to the detector.
The work supports on the hypothesis that, by the use of the preceding design techniques, current standard inexpensive CMOS technologies fulfill all
operational requirements of the VPD PbSe detector in terms of connectivity, reliability, functionality and scalability to integrate the device. The resulting monolithic PbSe-CMOS camera must consume very low power, operate at kHz frequencies, exhibit good uniformity and fit the CMOS read-out active pixels in the compact pitch of the focal plane, all while addressing the particular characteristics of the MWIR detector: high dark-to-signal ratios, large input parasitic capacitance values and remarkable mismatching in PbSe integration.
In order to achieve these demands, this thesis proposes null inter-pixel crosstalk vision sensor architectures based on a digital-only focal plane array (FPA) of configurable pixel sensors. Each digital pixel sensor (DPS) cell is equipped with fast communication modules, self-biasing, offset cancellation, analog-to-digital converter (ADC) and fixed pattern noise (FPN) correction. In-pixel power consumption is minimized by the use of comprehensive MOSFET subthreshold operation.
The main aim is to potentiate the integration of PbSe-based infra-red (IR)-image sensing technologies so as to widen its use, not only in distinct scenarios, but also at different stages of PbSe-CMOS integration maturity. For this purpose, we posit to investigate a comprehensive set of functional blocks distributed in two parallel approaches:
• Frame-based “Smart” MWIR imaging based on new DPS circuit topologies with gain and offset FPN correction capabilities. This research
line exploits the detector pitch to offer fully-digital programmability at pixel level and complete functionality with input parasitic capacitance compensation and internal frame memory.
• Frame-free “Compact”-pitch MWIR vision based on a novel DPS lossless analog integrator and configurable temporal difference, combined with asynchronous communication protocols inside the focal plane. This strategy is conceived to allow extensive pitch compaction and readout speed increase by the suppression of in-pixel digital filtering, and the use of dynamic bandwidth allocation in each pixel of the FPA.
In order make the electrical validation of first prototypes independent of the expensive PbSe deposition processes at wafer level, investigation is extended as well to the development of affordable sensor emulation strategies and integrated test platforms specifically oriented to image read-out integrated circuits. DPS cells, imagers and test chips have been fabricated and characterized in standard 0.15μm 1P6M, 0.35μm 2P4M and 2.5μm 2P1M CMOS technologies, all as part of research projects with industrial partnership.
The research has led to the first high-speed uncooled frame-based IR quantum imager monolithically fabricated in a standard VLSI CMOS technology, and has given rise to the Tachyon series [1], a new line of commercial IR cameras used in real-time industrial, environmental and transportation control systems. The frame-free architectures investigated in this work represent a firm step forward to push further pixel pitch and system bandwidth up to the limits imposed by the evolving PbSe detector in future generations of the device.La present tesi doctoral descriu la recerca i el desenvolupament d'una nova tecnologia monolítica d'imatgeria infraroja de longitud d'ona mitja (MWIR), no refrigerada i de baix cost, per a usos industrials d'alta velocitat. El treball pren el relleu dels últims avenços assolits pel soci industrial NIT S.L. en el camp dels detectors MWIR de PbSe depositats en fase vapor (VPD), afegint-hi coneixement fonamental en la investigació de noves tècniques de disseny de circuits VLSI analògics i mixtes pel desenvolupament del dispositiu integrat de lectura unit al detector pixelat. Es parteix de la hipòtesi que, mitjançant l'ús de les esmentades tècniques de disseny, les tecnologies CMOS estàndard satisfan tots els requeriments operacionals del detector VPD PbSe respecte a connectivitat, fiabilitat, funcionalitat i escalabilitat per integrar de forma econòmica el dispositiu. La càmera PbSe-CMOS resultant ha de consumir molt baixa potència, operar a freqüències de kHz, exhibir bona uniformitat, i encabir els píxels actius CMOS de lectura en el pitch compacte del pla focal de la imatge, tot atenent a les particulars característiques del detector: altes relacions de corrent d'obscuritat a senyal, elevats valors de capacitat paràsita a l'entrada i dispersions importants en el procés de fabricació. Amb la finalitat de complir amb els requisits previs, es proposen arquitectures de sensors de visió de molt baix acoblament interpíxel basades en l'ús d'una matriu de pla focal (FPA) de píxels actius exclusivament digitals. Cada píxel sensor digital (DPS) està equipat amb mòduls de comunicació d'alta velocitat, autopolarització, cancel·lació de l'offset, conversió analògica-digital (ADC) i correcció del soroll de patró fixe (FPN). El consum en cada cel·la es minimitza fent un ús exhaustiu del MOSFET operant en subllindar. L'objectiu últim és potenciar la integració de les tecnologies de sensat d'imatge infraroja (IR) basades en PbSe per expandir-ne el seu ús, no només a diferents escenaris, sinó també en diferents estadis de maduresa de la integració PbSe-CMOS. En aquest sentit, es proposa investigar un conjunt complet de blocs funcionals distribuïts en dos enfocs paral·lels: - Dispositius d'imatgeria MWIR "Smart" basats en frames utilitzant noves topologies de circuit DPS amb correcció de l'FPN en guany i offset. Aquesta línia de recerca exprimeix el pitch del detector per oferir una programabilitat completament digital a nivell de píxel i plena funcionalitat amb compensació de la capacitat paràsita d'entrada i memòria interna de fotograma. - Dispositius de visió MWIR "Compact"-pitch "frame-free" en base a un novedós esquema d'integració analògica en el DPS i diferenciació temporal configurable, combinats amb protocols de comunicació asíncrons dins del pla focal. Aquesta estratègia es concep per permetre una alta compactació del pitch i un increment de la velocitat de lectura, mitjançant la supressió del filtrat digital intern i l'assignació dinàmica de l'ample de banda a cada píxel de l'FPA. Per tal d'independitzar la validació elèctrica dels primers prototips respecte a costosos processos de deposició del PbSe sensor a nivell d'oblia, la recerca s'amplia també al desenvolupament de noves estratègies d'emulació del detector d'IR i plataformes de test integrades especialment orientades a circuits integrats de lectura d'imatge. Cel·les DPS, dispositius d'imatge i xips de test s'han fabricat i caracteritzat, respectivament, en tecnologies CMOS estàndard 0.15 micres 1P6M, 0.35 micres 2P4M i 2.5 micres 2P1M, tots dins el marc de projectes de recerca amb socis industrials. Aquest treball ha conduït a la fabricació del primer dispositiu quàntic d'imatgeria IR d'alta velocitat, no refrigerat, basat en frames, i monolíticament fabricat en tecnologia VLSI CMOS estàndard, i ha donat lloc a Tachyon, una nova línia de càmeres IR comercials emprades en sistemes de control industrial, mediambiental i de transport en temps real.
26
Lincelles, Jean-Baptiste. "Étude d’imageurs CMOS fortement dépeuplés pour l’amélioration des performances des futurs instruments d’observation spatiaux." Thesis, Toulouse, ISAE, 2015. http://www.theses.fr/2015ESAE0015/document.
Full textAbstract:
Ce travail de thèse étudie les moyens d’étendre les zones de charge d’espace des photodiodes PN d’un imageur CMOS afin d’améliorer la collection des charges photogénérées dans le silicium, en particulier dans le proche infra-rouge. Deux possibilités sont abordées : l’augmentation de la tension de polarisation des photodiodes et la diminution du dopage du silicium. Dans un premier temps, une étude théorique articulée autour de modèles analytiques et de simulations TCAD montre les difficultés technologiques pour parvenir à une augmentation de polarisation des photodiodes, ainsi que les conséquences de l’utilisation de substrats résistifs sur les éléments de l’imageur et sur ses performances. Ces simulations permettent de définir les éléments influençant l’extension de la charge d’espace d’un pixel. Sur la base de cette étude, un imageur CMOS à pixel 3T a été développé et fabriqué sur substrat float-zone très fortement résistif afin de valider les observations théoriques. La caractérisation de ce composant confirme la dépendance de la zone dépeuplée à la conception du pixel. Elle démontre également la corrélation entre l’extension des zones dépeuplées et les performances électro-optiques. Des règles de conception sont définies permettant d’optimiser les performances tout en limitant les courants de fuite entre pixelsThis work investigates solutions to extend the space charge region in CMOS image sensors in order to enhance the photo-generatedcharge collection from near-infraredradiations. Photodiode bias increase and low doped silicon substrate are proposed for this study. A theoretical analysis based on analytical model and TCAD simulations shows technological difficulties for photodiode bias in crease and the consequences of using high-resistivity silicon substrates on the imager performances. Space charge region dependency on the pixel design is assessed through simulations. A 3T pixel CMOS image sensor was developed and fabricated on a high resistivity float-zone silicon. Sensor characterization confirms space charge region dependency on the pixel design and the correlation between its extension and electro-optical performances. Design rules are defined to optimize electro-optical performances while limiting punchthrough current in the pixels array
27
Verdant, Arnaud. "Architectures adaptatives de traitement des images dans le plan focal." Paris 11, 2008. http://www.theses.fr/2008PA112361.
Full textAbstract:
Les capteurs d'images font partie intégrante de notre quotidien. Ces dispositifs sont le plus souvent implémentés au sein de produits nomades pour lesquels subsistent de fortes contraintes de consommation d'énergie. Les images acquises par de tels capteurs contiennent en effet de nombreuses redondances spatiales mais également temporelles lorsque l'on considère un flux vidéo. De nombreuses données sont alors inutilement traitées, transmises et mémorisées, induisant de ce fait un défaut d'autonomie pour de tels systèmes. Les travaux de thèses effectués ont eu pour objectif de répondre à cette contrainte de consommation, en définissant de nouvelles approches architecturales permettant un traitement des images en bordure et au sein de la matrice de pixels, afin d'adapter les ressources du capteur en fonction de l'activité de la scène observée. Ainsi, de nouveaux concepts d'acquisition et de traitement relatifs à la détection de mouvement ont été étudiés. L'architecture de traitement, dérivée des algorithmes développés, a par la suite été développée, tout en proposant des solutions permettant de garantir l'intégrité des données analogiques. Une méthode de modélisation originale a enfin été mise en œuvre afin de valider les concepts proposés, du point de vue de la cohérence des traitements, de leur robustesse et de la consommation induite. Enfin, un démonstrateur a été réalisé en vue de valider l'implémentation silicium de l'architecture conçue. Les gains en consommation estimés sont ainsi de 30 à 700 en comparaison de capteurs de l'état de l'artImage sensors are an integral part of our daily lives. These deviees are most commonly implemented in mobile products for which remain strong constraints of energy consumption. Indeed, the images captured by such sensors contain many spatial and time redundancies when considering a video stream. Many data are unnecessarily processed, transmitted and stored, thereby inducing a lack of autonomy in such systems. The thesis work carried out aimed to address this power constraint by defining new architectural approaches to image processing within the matrix of pixels, to adapt sensor resources based on the activity of the observed scene. Thus, new concepts of acquisition and processing related to motion detection have been studied. The processing architecture, derived from subsequently developed algorithms, while offering solutions to ensure the integrity of the analog data. Original modelling methodology was finally implemented in order to validate the proposed concepts, to ensure the processing consistency, robustness and induced consumption. Finally, a demonstrator was designed to validate the silicon implementation of the architecture. The power consumption gains are estimated from 30 to 700 compared to the image sensor sensors state of the art
28
Gensolen, Fabrice. "ARCHITECTURE ET CONCEPTION DE RETINES CMOS :INTEGRATION DE LA MESURE DU MOUVEMENT GLOBALDANS UN IMAGEUR." Phd thesis, Université Montpellier II - Sciences et Techniques du Languedoc, 2006. http://tel.archives-ouvertes.fr/tel-00119758.
Full textAbstract:
Les capteurs d'images CMOS n'étaient envisagés au début des années 90s que dans le cadre de recherches. La technologie CCD dominait alors. Puis l'évolution extraordinaire des procédés de fabrication de circuits intégrés CMOS a fait qu'aujourd'hui nous avons atteint une égalité en termes de parts du marché. Cette forte croissance est étroitement liée à l'avènement des dispositifs portables grand public tels que les téléphonesmobiles, qui embarquent pour la majorité les fonctions photo ou vidéo. En effet, les contraintes d'intégration et de coût favorisent la technologie CMOS. Cependant la prise de vue à l'aide de ces dispositifs portables, très sujets aux tremblements, nécessite une stabilisation de la vidéo qui implique d'estimer le mouvement global inter images. Aussi, l'objectif de ce travail est d'intégrer cette fonction aux imageurs fabriqués par la société STMicroelectronics.
Pour ce faire, une technique novatrice pour estimer ce mouvement global est présentée dans ce mémoire. Cette méthode consiste à extraire un modèle du mouvement global à partir de mesures de déplacements locaux en périphérie des images. Elle a tout d'abord été validée de
façon algorithmique, avant d'être intégrée sur silicium. L'architecture finale du capteur se caractérise par une zone photosensible partitionnée en une zone centrale et une zone périphérique. La chaîne de traitement du signal comporte quant à elle un traitement au niveau pixel afin de mesurer les mouvements locaux périphériques. Elle comprend aussi un posttraitement dédié aux tâches d'estimation du modèle du mouvement global ainsi qu'à la compensation du mouvement indésiré.
29
Figueras, i. Bagué Roger. "Low-Power and Compact CMOS Circuit Design of Digital Pixel Sensors for X-Ray Imagers." Doctoral thesis, Universitat Autònoma de Barcelona, 2015. http://hdl.handle.net/10803/289639.
Full textAbstract:
La obtenció d’imatges utilitzant raigs-X ha esdevingut una tecnologia clau per a un ampli rang d’aplicacions tant industrials com mèdiques o científiques, doncs permet estudiar l’interior dels objectes sense necessitat de destruir-los o desmantellar-los. En aquest sentit, hi ha un creixent interès en la recerca en aquests camps, com demostra la literatura, per desenvolupar sistemes avançats de raig-X capaços d’obtenir imatges d’alta qualitat a la vegada que es redueix la dosi total de radiació.
Actualment, els imagers de raig-X estan dominats per sistemes híbrids, basats en matrius de píxels en detectors de conversió directa de raig-X i els seus corresponents circuits integrats de lectura (ROICs). Tot i el seu elevat cost i les seves limitacions en àrea en comparació amb els clàssics sensors de conversió indirecta, els avantatges que ofereixen aquests sistemes són clars en quant a la reducció de la dosi de radiació necessària, la millora de la integritat del senyal i l’escalat en la resolució espacial. Pel que fa al mètode de lectura que empren els ROICs, l’estratègia més estesa es basa en el conteig de fotons, degut als avantatges en termes d’immunitat al soroll i de classificació dels fotons. No obstant, aquests sistemes d’imatge per raig-X pateixen de pèrdues d’informació degut a efectes com el charge-sharing i el pile-up.
És en aquest context que l’objectiu d’aquest treball de tesi és proposar tècniques específiques de disseny analògic i mixte de circuits per al desenvolupament
de píxels digitals sensors (DPS) compactes i de baix consum per a ROICs focalitzats a imagers de raig-X híbrids de conversió directa.
L’arquitectura del píxel proposat, basada en el mètode de lectura per integració de càrrega, evita la pèrdua d’informació que pateixen els sistemes basats en el conteig de fotons i contribueix a la qualitat de les imatges per raig-X amb una àrea de píxel compacta i un baix consum per millorar la resolució de la imatge i reduir l’escalfament del detector, respectivament. En aquest sentit, el circuits CMOS del DPS proposat inclouen una conversió de la càrrega sense pèrdues a nivell de píxel per extendre el rang dinàmic, ajust individual del guany per compensar el FPN de la matriu de píxels, capacitat d’autopolarització i comunicacions exclusivament digitals per reduir el crosstalk entre píxels, capacitat d’auto-test per reducció de costos, selecció de la càrrega col·lectable per ampliar el rang d’aplicacions i cancel·lació del
corrent d’obscuritat a nivell de píxel. A més, les tècniques de disseny proposades s’orienten al desenvolupament futur de sistemes d’imatge de raig-X modulars 2D amb grans àrees escalables i contínues de sensat.
Aquesta recerca en disseny de circuits s’ha materialitzat en diverses generacions de demostradors DPS, amb valors de pitch des de 100μm baixant fins a 52μm, integrades utilitzant una tecnologia CMOS estàndard de 0.18μm i 1P6M.
S’ha fet una anàlisi exhaustiva de les mesures tant elèctriques com amb raigs-X dels prototips de circuits proposats per a la seva validació. Els resultats experimentals, alineen aquest treball inclús més enllà de l’estat de l’art en píxels actius en termes de resolució espacial, consum, linealitat, SNR i flexibilitat del píxel. Aquest últim punt adequa les tècniques de disseny de circuits proposades a una àmplia gamma d’aplicacions d’imatges de raigs-X.X-ray imaging has become a key enabling technology for a wide range of industrial, medical and scientific applications since it allows studying the inside of objects without the need to destroy or dismantle them. In this sense there is a growing research interest in literature to develop advanced X-ray systems capable of obtaining high quality images while reducing the total radiation dose. Currently, X-ray imagers are dominated by hybrid systems, built from a pixel array of direct conversion X-ray detectors and its corresponding readout integrated circuit (ROIC). Despite their higher cost and limited area compared to classical indirect counterparts, the advantages of these systems are clear in terms of radiation dose reduction, signal integrity improvement and spatial resolution scaling. Concerning the readout method used by the ROICs, the most common design strategy is based on photon-counting, due to its advantages regarding circuit noise immunity and photon classification. However, these X-ray imaging systems tend to experience from information losses caused by charge-sharing and pile-up effects. In this context, the goal of the presented thesis work is to propose specific analog and mixed circuit techniques for the full-custom CMOS design of low-power and compact pitch digital pixel sensors (DPS) for ROICs targeting hybrid and direct conversion X-ray imagers. The proposed pixel architecture, based on the charge-integration readout method, avoids information losses experienced by photon-counting and contributes to X-ray image quality by a compact pixel area and low-power consumption to improve image resolution and reduce heating of X-ray detectors, respectively. In this sense, the proposed CMOS DPS circuits feature in-pixel A/D lossless charge conversion for extended dynamic range, individual gain tuning for pixel array FPN compensation, self-biasing capability and digital-only interface for inter-pixel crosstalk reduction, built-in test capability for costs reduction, selectable electron/hole collection to wide the applications range and in-pixel dark current cancellation. Furthermore, the proposed design techniques are oriented to the future development of truly 2D modular X-ray imager systems with large scale and seamless sensing areas. All the above circuit design research has been materialized in several generations of DPS demonstrators, with pitch values ranging from 100μm down to 52μm, all of them integrated using standard 0.18μm 1P6M CMOS technology. Extensive analysis of both electrical and X-ray measurements on the pixel circuit prototypes have been done to proof their validity. Experimental results align this work not only within but also beyond the state-of-the-art active pixels in terms of spatial resolution, power consumption, linearity, SNR and pixel flexibility. This last point makes the proposed pixel design techniques specially suitable for a wide range of X-ray image applications.
30
Otim, Stephen O. "Simplified fixed pattern noise correction and image display for high dynamic range CMOS logarithmic imagers." Thesis, University of Oxford, 2007. http://ora.ox.ac.uk/objects/uuid:6a8cbdbf-ef5c-473f-a22e-76e1f8a2603b.
Full textAbstract:
Biologically inspired logarithmic CMOS sensors offer high dynamic range imaging capabilities without the difficulties faced by linear imagers. By compressing dynamic range while encoding contrast information, they mimic the human visual system’s response to photo stimuli in fewer bits than those used in linear sensors. Despite this prospect, logarithmic sensors suffer poor image quality due to illumination dependent fixed pattern noise (FPN), making individual pixels appear up to 100 times brighter or darker. This thesis is primarily concerned with alleviating FPN in logarithmic imagers in a simple and convenient way while undertaking a system approach to its origin, distribution and effect on the quality of monochrome and colour images, after FPN correction. Using the properties of the Human visual system, I propose to characterise the errors arising from FPN in a perceptually significant manner by proposing an error measure, never used before. Logarithmic operation over a wide dynamic range is first characterised using a new model; yi j =aj +bj ln(exp sqrt(cj +djxi)−1), where yi j is the response of the sensor to a light stimulus xi and aj, bj, cj and dj are pixel dependent parameters. Using a proposed correction procedure, pixel data from a monochromatic sensor array is FPN corrected to approximately 4% error over 5 decades of illumination even after digitisation - accuracy equivalent to four times the human eyes ability to just notice an illumination difference against a uniform background. By evaluating how error affects colour, the possibility of indiscernible residual colour error after FPN correction, is analytically explored using a standard set of munsell colours. After simulating the simple FPN correction procedure, colour quality is analysed using a Delta E76 perceptual metric, to check for perceptual discrepancies in image colour. It is shown that, after quantisation, the FPN correction process yields 1−2 Delta E76 error units over approximately 5 decades of illumination; colour quality being imperceptibly uniform in this range. Finally, tone-mapping techniques, required to compress high dynamic range images onto the low range of standard screens, have a predominantly logarithmic operation during brightness compression. A new Logr'Gb' colour representation is presented in this thesis, significantly reducing computational complexity, while encoding contrast information. Using a well-known tone mapping technique, images represented in this new format are shown to maintain colour accuracy when the green colour channel is compressed to the standard display range, instead of the traditional luminance channel. The trade off between colour accuracy and computation in this tone mapping approach is also demonstrated, offering a low cost alternative for applications with low display specifications.
31
Bonnard, Rémi. "Burst CMOS image sensor with on-chip analog to digital conversion." Thesis, Strasbourg, 2016. http://www.theses.fr/2016STRAD006/document.
Full textAbstract:
Ce travail vise à étudier l’apport des technologies d’intégration 3D à l’imagerie CMOS ultra-rapide. La gamme de vitesse d’acquisition considérée ici est du million au milliard d’images par seconde. Cependant au-delà d’une dizaine de milliers d’images par seconde, les architectures classiques de capteur d’images sont limitées par la bande passante des buffers de sortie. Pour atteindre des fréquences supérieures, une architecture d’imageur burst est utilisée où une séquence d’une centaine d’images est acquise et stockée dans le capteur. Les technologies d’intégration 3D ont connu un engouement depuis une dizaine d’années et sont considérées comme une solution complémentaire aux travaux menés sur les dispositifs (transistors, composants passifs) pour améliorer les performances des circuits intégrés. Notre choix s’est porté sur une technologie où les circuits intégrés sont directement empilés avant la mise en boitier (3D-SIC). La densité d’interconnexions entre les différents circuits est suffisante pour permettre l’implémentation d’interconnexions au niveau du pixel. L’intégration 3D offre d’intéressants avantages à l’imagerie intégrée car elle permet de déporter l’électronique de lecture sous le pixel. Elle permet ainsi de maximiser le facteur de remplissage du pixel tout en offrant une large place aux circuits de conditionnement du signal. Dans le cas de l’imagerie burst, cette technologie permet de consacrer une plus grande surface aux mémoires dédiées au stockage de la séquence d’image et ce au plus proche des pixels. Elle permet aussi de réaliser sur la puce la conversion analogique numérique des images acquisesThis work aims to study the inflows of the 3D integration technology to ultra-high speed CMOS imaging. The acquisition speed range considered here is between one million to one billion images per second. However above ten thousand images per second, classical image sensor architectures are limited by the data bandwidth of the output buffers. To reach higher acquisition frequencies, a burst architecture is used where a set of about one hundred images are acquired and stored on-chip. 3D integration technologies become popular more than ten years ago and are considered as a complementary solution to the technological improvements of the devices. We have chosen a technology where integrated circuits are stacked on the top of each other (3D-SIC). The interconnection density between the circuits is high enough to enable interconnections at the pixel level. The 3D integration offers some significant advantages because it allows deporting the readout electronic below the pixel. It thus increases the fill factor of the pixel while offering a wide area to the signal processing circuit. For burst imaging, this technology provides more room to the memory dedicated to the image storage while staying close to the pixel. It also allows implementing analog to digital converter on-chip
32
HICKEY, DOUGLAS R. "SYSTEM ARCHITECTURE FOR A DATA-INTEGRATED IMAGER." University of Cincinnati / OhioLINK, 2007. http://rave.ohiolink.edu/etdc/view?acc_num=ucin1172262208.
Full text
33
Hidalgo, Larsson Anna. "Forward Modelling of Ground Based SST Telescope Images." Thesis, KTH, Skolan för elektroteknik och datavetenskap (EECS), 2021. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-302729.
Full textAbstract:
Space debris is becoming an increased threat to the future use of space orbits. In order to counteract this threat, the field of Space Situational Awareness (SSA), and the sub-field Space Surveillance and Tracking (SST), have been developed to gather knowledge about the space debris and satellites surrounding Earth. The orbit of a satellite can be determined by acquiring images of the satellite using a telescope and a sensor. During this thesis, a tool has been programmed in Python. This tool can simulate these types of images of satellite passes, at a given time and location. The simulator takes the system parameters of the telescope and camera sensor into account, together with several different types of disturbances which affect these images. The project has been carried out at the Swedish Space Corporation (SSC), which recently launched an SSA initiative. They plan to use these images to learn more about their upcoming observations, and possibly to test an orbit determination software.Rymdskrot är ett allt mer påtagligt hot mot den framtida användningen av om-loppsbanor i rymden. För att motverka detta hot har det blivit viktigt att kartlägga rymdlägesbilden och de objekt som ligger i omloppsbana runt jorden. Detta görs genom att observera, identifiera och banbestämma satelliter. En satellits omlopps-bana kan bestämmas genom att ta bilder av satelliten med hjälp av ett teleskop och en sensor. Under detta examensarbete har ett verktyg för att kunna simulera sådana bilder utvecklats. Simuleringsverktyget har programmerats i Python och kan simulera bilder av satellitpass vid en given tidpunkt och från en given plats. Verktyget tar hänsyn till systemparametrarna för teleskopet och kamerasensorn, samt effekterna av ett flertal olika typer av störningar som påverkar dessa bilder. Projektet har genomförts hos företaget Swedish Space Corporation (SSC), som nyligen lanserade ett initiativ för att bättre förstå rymdlägesbilden. De planerar att använda dessa bilder för att lära sig mer om deras kommande observationer, samt att eventuellt testa en programvara för att bestämma banparametrar.
34
Robucci, Ryan. "On Chip Error Compensation, Light Adaptation, and Image Enhancement with a CMOS Transform Image Sensor." Thesis, Georgia Institute of Technology, 2005. http://hdl.handle.net/1853/6986.
Full textAbstract:
CMOS imagers are replacing CCD imagers in many applications and will continue to make new applications possible. CMOS imaging offers lower cost implementations on standard CMOS processes which allow for mixed signal processing on-chip. A system-on-a-chip approach offers the ability to perform complex algorithms faster, in less space, and with lower power and noise. Our transform imager is an implementation of a mixed focal plane and peripheral computation imager which allows high fill factor with high computational rates at low power. However, in order to use the technology effectively a need to verify and further understand the behavior and of the pixel elements in this transform imager was needed. This thesis presents a study of the pixel elements and mismatches and errors in the pixel array of this imager. From there, a discussion about removing offsets and an implementation of a circuit to remove the largest offsets is shown. To further enhance performance, initial work to develop light adaptive readout circuits is presented. Finally, an overview is given of a newly designed one-megapixel transform imager with many design improvements.
35
Chalimbaud, Pierre. "Conception d'une plate-forme d'implémentation matérielle dédiée aux systèmes de vision active basés sur un imageur CMOS." Clermont-Ferrand 2, 2004. http://www.theses.fr/2004CLF21554.
Full textAbstract:
La problématique considérée dans cette thèse est la conception d'une caméra dite "intelligente". L'ojectif est d'optimiser le flot d'information entre le système de vision et le dispositif sensoriel (la caméra). Pour pouvoir optimiser ce flot d'information, il est proposé d'embarquer une unité de traitement au prêt de l'élément sensoriel de la caméra. Le rôle de cette unité de traitement est d'analyser le signal perçu afin d'adapter l'état du capteur à l'environnement observé et à la tâche de vision considérée. Cette thèse débute par une présentation du concept de vision active. Les fondements de cette approche de la problématique vision sont rappelés aux lecteurs et un état des systèmes existants est proposé. Le second chapitre est consacré aux technologies de la perception visuelle. Les technologies d'imagerie et d'intégration sont étudiées afin de justifier les choix technologiques qui ont mené à la conception d'une plate-forme de recherche. L'architecture de celle-ci, basée sur un circuit FGPA et un imageur CMOS, est détaillée dans le troisième chapitre. Chaque élément est abordé afin de démontrer l'adéquation de ce système embarqué avec l'approche de la vision active choisie. Dans le chapitre quatre, l'approche de perception visuelle choisie est exposée pour finalement proposer une solution d'implantation générique. Finalement, deux exemples s'appuyant sur cette solution d'implantation sont proposés pour illustrer les possibilités offertes par un imageur CMOS
36
Gensolen, Fabrice. "Architecture et conception de rétines silicium CMOS : intégration de la mesure du mouvement global dans un imageur." Montpellier 2, 2006. http://www.theses.fr/2006MON20182.
Full text
37
Glassey, Kalia R. "Development of an Imager System Optimized for Low-Power, Limited-Bandwidth Space Applications." DigitalCommons@CalPoly, 2009. https://digitalcommons.calpoly.edu/theses/64.
Full textAbstract:
A relatively new picosatellite standard, CubeSats have traditionally been used for simple educational missions. As CubeSats become more complex and utilize more complex sensors such as imagers, they gain enhanced credibility as satellite platforms.
Imaging systems on CubeSats have the potential to be used for a variety of uses, such as earth and weather monitoring, attitude determination, and remote sensing. However the size and power limitations of CubeSats pose an interesting challenge to the design of a capable, robust imaging system.
This thesis outlines the objectives and requirements of CP-3’s imaging system, and describes the development process and methods. Test results from the imaging system are included, as well as lessons learned gleaned from CP-3’s on-orbit operations.
This document can serve as a guideline for other teams wishing to develop imaging systems. While other developers may have different requirements or constraints, this roadmap illustrates each of the many considerations that must be taken into account when designing an imaging system.
38
Rousseau, Adrien. "Développement d'un imageur à rayons X durci pour l'environnement radiatif du Laser Mégajoule." Phd thesis, Ecole Polytechnique X, 2014. http://pastel.archives-ouvertes.fr/pastel-00980810.
Full textAbstract:
La fusion thermonucléaire peut être obtenue sur les installations laser de classe mégajoule (NIF, LMJ) par l'implosion d'un mélange de Deutérium-Tritium confiné dans un microballon. Afin d'apporter les corrections adéquates sur les conditions expérimentales en vue de la réussite de ces expériences de fusion, il est nécessaire, entre autre, de qualifier la symétrie d'implosion. C'est le rôle dévolu à des chaînes de mesure spécifiques appelées diagnostics d'imagerie X. Aucun imageur X conçu à ce jour ne permet de réaliser cette mesure sans être perturbé par l'ambiance radiative engendrée par les produits des réactions nucléaires. L'imageur X développé dans cette thèse devra donc réaliser une image à haute résolution et à haute énergie tout en considérant les contraintes liées à cette ambiance nucléaire. La démarche a consisté tout d'abord à concevoir un système d'imagerie X permettant de réaliser l'image du microballon avec une résolution de 5 µm dans la bande 10-95 keV et à garantir sa survie face à l'agression nucléaire. Cette image X a été convertie en lumière visible par un scintillateur afin de permettre son transport vers une zone radio protégée où le système d'enregistrement est localisé. Cet analyseur optique constitué d'un amplificateur de luminance et d'un détecteur pixélisé a également été étudié et une nouvelle méthode permettant de réduire les perturbations transitoires induites par les rayonnements ionisants a été mise au point. La fonction de transport d'image est assurée au moyen d'un relai optique, conçu spécialement pour supporter les perturbations induites par les rayonnements ionisants. Ce dimensionnement par parties associé à des simulations Monte-Carlo (GEANT4) et des campagnes expérimentales (sur l'installation OMEGA du LLE) ont permis d'aboutir à une architecture cohérente de diagnostic permettant de supporter des niveaux de perturbations encore jamais atteints.
39
Decker, Steven John 1966. "A wide dynamic range CMOS imager with parallel on-chip analog-to-digital conversion." Thesis, Massachusetts Institute of Technology, 1997. http://hdl.handle.net/1721.1/10176.
Full textAbstract:
Thesis (Ph. D.)--Massachusetts Institute of Technology, Dept. of Electrical Engineering and Computer Science, 1997.Includes bibliographical references (leaves 200-205).
by Steven John Decker.
Ph.D.
40
Josse, Stève. "Transportabilité de fonctions analogiques en technologies CMOS submicroniques : application : contrôle du retard des fronts d'horloges d'un imageur CCD." Toulouse, INPT, 2003. http://www.theses.fr/2003INPT029H.
Full textAbstract:
Dans le cadre de la transportabilité de circuits, nous étudions le transfert de circuits analogiques CMOS par une approche semi-analytique. Appliquée aux fonctions amplifications élémentaires, elle consiste à représenter graphiquement les caractéristiques de circuits normalisés afin d'en déduire un premier dimensionnement suivant les performances souhaitées. Cette approche est validée par l'étude de 2 amplificateurs opérationnels. L'écart relatif du produit gain bande passante obtenu avec celui de la simulation n'excède pas ± 20 %. Un circuit mixte pour des applications spatiales générant des retards programmables de l'ordre de la nanoseconde a été transporté dans 2 technologies. La validation expérimentale de ces 2 circuits intégrés montre les contributions importantes de la dispersion des éléments passifs et de leurs capacités parasites distribuées. Ces phénomènes sont minimisés en introduisant des commutateurs analogiques et en optimisant le dimensionnement des composants passifs.
41
Feruglio, Sylvain. "Etude du bruit dans les capteurs d' images intégrés, type APS." Paris 6, 2005. http://www.theses.fr/2005PA066406.
Full text
42
Lelong, Lionel. "Architecture SoC-FPGA pour la mesure temps réel par traitement d'image. Conception d'un système embarqué : imageur CMOS et Circuit Logique Programmable." Phd thesis, Université Jean Monnet - Saint-Etienne, 2004. http://tel.archives-ouvertes.fr/tel-00374865.
Full textAbstract:
La méthode de mesures par PIV (Particle Image Velocimetry) est une technique pour mesurer un champ de vitesse de manière non intrusive et multipoints. Cette technique utilise l'algorithme de corrélation entre deux images consécutives pour déterminer les vecteurs vitesse. La quantité de calcul requis par cette méthode limite son usage à des traitements en temps différé sur ordinateur. Les performances des ordinateurs demeurent insuffisantes pour ce type d'applications sous contrainte temps réel sur des cadences de données élevés. Au vu de ces besoins, la définition et la conception d'architectures dédiées semblent être une solution adéquate pour atteindre le temps réel. L'évolution des niveaux d'intégration permet le développement des structures dédiées au traitement d'images en temps réel à bas prix. Dans ce travail de thèse, nous nous sommes intéressés à la conception d'une architecture de type SoC (System on-Chip) dédiée aux mesures de paramètres physiques par traitement d'images en temps réel. C'est une architecture hiérarchique et modulaire dédiée à des applications de type flot de données d'entrée dominant. Cette description hiérarchique permet la modification du nombre et/ou de la nature de ces éléments sans modifier profondément l'architecture. Pour le calcul d'une mesure, il faut 267 s avec un FPGA à 50 MHz. Pour estimer les performances du système, un imageur CMOS a été connecté directement au FPGA. Les avantages de ce prototype sont de réduire au minimum le mouvement de grands ensembles de données ainsi que la latence en commençant à traiter des données avant leur complète acquisition.
43
Lelong, Lionel. "Architecture SoC-FPGA pour la mesure temps réel par traitement d'images. Conception d'un système embarqué : imageur CMOS et circuit logique programmable." Saint-Etienne, 2005. http://www.theses.fr/2005STET4008.
Full textAbstract:
La méthode de mesures par PIV (Particle Image Velocimetry) est une technique pour mesurer un champ de vitesse de manière non intrusive et multipoints. Cette technique utilise l'algorithme de corrélation entre deux images consécutives pour déterminer les vecteurs vitesse. La quantité de calcul requis par cette méthode limite son usage à des traitements en temps différé sur ordinateur. Les performances des ordinateurs demeurent insuffisantes pour ce type d'applications sous contrainte temps réel sur des cadences de données élevés. Au vu de ces besoins, la définition et la conception d'architectures dédiées semblent être une solution adéquate pour atteindre le temps réel. L'évolution des niveaux d'intégration permet le développement des structures dédiées au traitement d'images en temps réel à bas prix. Dans ce travail de thèse, nous nous sommes intéressés à la conception d'une architecture de type SoC (System on-Chip) dédiée aux mesures de paramètres physiques par traitement d'images en temps réel. C'est une architecture hiérarchique et modulaire dédiée à des applications de type flot de données d'entrée dominant. Cette description hiérarchique permet la modification du nombre et/ou de la nature de ces éléments sans modifier profondément l'architecture. Pour le calcul d'une mesure, il faut 267 µs avec un FPGA à 50 MHz. Pour estimer les performances du système, un imageur CMOS a été connecté directement au FPGA. Les avantages de ce prototype sont de réduire au minimum le mouvement de grands ensembles de données ainsi que la latence en commençant à traiter des données avant leur complète acquisitionThe measurements method by PIV (Particle Image Velocimetry) is a technique to measure a motion vector field in a non-intrusive way and multi points. This technique uses the cross-correlation algorithm between two images to estimate the motion. The computation quantity required by this method limits its use to off-line processing with computer. The computers performances remain insufficient for this type of applications under constraint real time on high data rates. Within sight of these specific needs, the definition and the design of dedicated architectures seem to be an adequate solution to reach significant performances. The evolution of the integration levels allows the development of structures dedicated to image processing in real time at low prices. We propose a hardware implementation of cross-correlation algorithm adapted to internal architecture of FPGA with an aim of obtaining the real time PIV. In this thesis, we were interested in the architecture design of System on-a-Chip dedicated to physical measurements of parameters by real time image processing. This is a hierarchical and modular architecture dedicated to applications of “Dominant input data flow”. This hierarchical description allows a modification of number and/or nature of elements without architecture modifications. For one measurement computation, it needs 267 µs with a FPGA at the frequency of 50 MHz. To estimate the system performances, a CMOS image sensor was connected directly to the FPGA. That makes it possible to carry out a compact, dedicated and easily reuse system. An architecture made up of 5 computation modules allows satisfying the constraint of real time processing with this prototype
44
Morel, Frédéric. "Conception, réalisation et caractérisation d'un imageur en technologie CMOS strandard pour l'observation en mode répétitif de phénomènes lumineux brefs de faible puissance." Université Louis Pasteur (Strasbourg) (1971-2008), 2007. http://www.theses.fr/2007STR13253.
Full text
45
Bandyopadhyay, Abhishek. "Matrix transform imager architecture for on-chip low-power image processing." Diss., Available online, Georgia Institute of Technology, 2004:, 2004. http://etd.gatech.edu/theses/available/etd-08192004-133909/unrestricted/bandyopadhyay%5Fabhishek%5F200412%5Fphd.pdf.
Full textAbstract:
Thesis (Ph. D.)--Electrical and Computer Engineering, Georgia Institute of Technology, 2005.Smith, Mark, Committee Member ; DeWeerth, Steve, Committee Member ; Jackson, Joel, Committee Member ; David Anderson, Committee Member ; Hasler, Paul, Committee Chair. Includes bibliographical references.
46
Miller, Brian William. "High-Resolution Gamma-Ray Imaging with Columnar Scintillators and CCD/CMOS Sensors, and FastSPECT III: A Third-Generation Stationary SPECT Imager." Diss., The University of Arizona, 2011. http://hdl.handle.net/10150/145424.
Full textAbstract:
A new class of scintillation detector has emerged that combines columnar scintillators and CCD/CMOS sensors for high-resolution imaging. Originally developed for single-photon gamma-ray imaging, these detectors provide better than an order-of-magnitude improvement in spatial resolution compared to conventional photomultiplier tube (PMT)-based gamma cameras; sub-100 micron detector resolutions have been achieved. This work reviews the several detector configurations developed in recent years, with a specific emphasis on a type of CCD/CMOS detector developed at the Center for Gamma-Ray Imaging, which we call BazookaSPECT, that amplifies scintillation light using an image intensifier to achieve both high spatial resolution and high event-rate capability.Ongoing research into scintillator deposition techniques has led to a new form of scintillation material where crystallites are organized into columns. Similar to optical fibers, this columnar structure helps to channels scintillation light towards an exit face while restricting lateral light spread. However, because they are not perfect optical fibers, light spreads laterally and is absorbed by an amount relating to the interaction depth. Taking advantage of this phenomenon, we discuss the use of maximum-likelihood methods to estimate the 3D position and energy of gamma-ray interactions in columnar CsI(Tl)/EMCCD-based detectors.Finally, we present new imaging applications that have arisen from BazookaSPECT. These include the the development of a gamma-ray microscope using micro-coded apertures, feasibility studies for photon-counting digital mammography and eventually X-ray CT, and FastSPECT III -- a third generation small animal stationary SPECT imager. FastSPECT III system design, fabrication methods, data acquisition system, system calibration procedure, and initial tomographic reconstructions are presented.
47
Baierl, Daniela Verfasser], Paolo [Akademischer Betreuer] [Lugli, and Jonathan J. [Akademischer Betreuer] Finley. "A hybrid CMOS-imager with integrated solution-processable organic photodiodes / Daniela Baierl. Gutachter: Jonathan J. Finley ; Paolo Lugli. Betreuer: Paolo Lugli." München : Universitätsbibliothek der TU München, 2012. http://d-nb.info/1032313374/34.
Full text
48
Musa, Purnawarman. "Etude, conception et réalisation d'un capteur d'image en technologie CMOS : implantation d'opérateurs analogiques dans le plan focal pour le traitement non-linéaire des images." Thesis, Dijon, 2013. http://www.theses.fr/2013DIJOS039.
Full textAbstract:
Les capteurs d'images en technologie CMOS se sont fortement développés grâce à l'avènement du multimédia à la fin des années 1990. Leurs caractéristiques optiques, ainsi que leur coût, les ont, en effet, destinés au marché “grand public”. Ces capteurs intègrent des fonctions analogiques et/ou numériques qui permettent la mise en œuvre de traitements au sein du pixel, autour du pixel, pour un groupe de pixels, en bout de colonne. Jusqu’à présent, les traitements intégrés dans le capteur sont de nature linéaire et consistent en général à réaliser des convolutions. Si ces traitements sont incontournables dans une chaîne de vision, ils sont toutefois limités et ne permettent pas à eux seuls de réaliser une application complexe du type reconnaissance d’objets dans une scène naturelle. Pour cela, des traitements non-linéaires associés à des classifieurs haut-niveau permettent de compléter les traitements linéaires en vue de répondre aux contraintes d’une application complexe. Dans ce contexte, nous montrons que les approches “mathématique-inspirées” et “neuro-inspirées” nécessitent toutes deux l'emploi de traitements non-linéaires basés sur les opérateurs "min" et "max". De ce fait, nous proposons un modèle architectural permettant d'intégrer dans le plan focal les traitements non-linéaires. Ce modèle est basé sur une topologie de PEs 4-connexes et présente un double avantage par rapport aux solutions classiques. D'une part pour ce qui concerne l'augmentation de la vitesse d'exécution des traitements non linéaires mais aussi pour les aspects de réduction de la consommation qui sont liés aux nombres d'accès aux mémoires externes dans le cas des systèmes numériques. Le circuit NLIP (Non Linear Image processing) qui a été conçu durant cette thèse comporte 64 x 64 pixels associés à 64 x 64 processeurs analogiques élémentaires. Chaque pixel a une taille de 40 m de côté et présente un facteur de remplissage de 18% ce qui garantit une bonne sensibilité. La fabrication du circuit a été réalisée en technologie CMOS 0.35 m et les tests fonctionnels réalisés ont permis de valider le modèle de rétine proposéCMOS images sensors have grown significantly since the late 1990s in connection with the huge developments of multimedia applications. Their optical characteristics, as well as their cost, have, in fact targeted for the consumer market. These sensors include analog and / or digital functions that allow the implementation of treatments within the pixel around the pixel, for a group of pixels in the end of column. Until now, processing inside the sensor.Until now, image processing inside the CMOS sensor are linear and based on convolutions. If these treatments are essential in a chain of vision, they are however limited and do not allow themselves to make a complex application like objects recognition in a natural scene. For this, non-linear associated with high-level classifiers can complete linear processing to meet the demands of a complex application. In this context, we show that “mathematically inspired” and “neuron-inspired” approaches both require the use of non-linear operators based on the “min” and “max” treatments. Therefore, we propose an architectural model for integrating non-linear processes in the focal plane. This model is based on a topology of “4-connected” PE and has two advantages over conventional solutions. Firstly with regard to increasing the speed of execution of nonlinear treatments but also aspects of reduced consumption are related to access to external memory in the case of digital based systems. The NLIP circuit (Non Linear Image Processing), which was designed during this thesis has 64 x 64 pixels associated with 64 x 64 elementary analog processors. Each pixel has a size of 40 m from the side and has a fill factor of 18%, which ensures a good sensitivity. The fabrication of the circuit was carried out in CMOS technology 0.35 m and functional tests were used to validate the proposed model retina
49
Kadura, Lina. "Études de nouvelles architectures de composants intégrés sensibles à la lumière en filière FDSOI pour les applications de type imageur." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT031.
Full textAbstract:
Un nouveau type de capteur de lumière appelé FDPix, composé d'un transistor (1T) par pixel, est étudié. Il consiste à co-intégrer un transistor FDSOI (silicium sur isolant entièrement déserté) avec une photodiode pour permettre la détection de la lumière par polarisation arrière optique. Les charges photogénérées dans la diode induisent un décalage de tension de seuil (VT) sous illumination, appelé LIVS. Le LIVS est dû au couplage capacitif entre les grilles avant et arrière du transistor FDSOI et représente la métrique de performance clé à extraire et à optimiser. Dans ce travail, le comportement du dispositif en régimes continu et transitoire a été étudié et modélisé de manière approfondie. Bien qu’ils ne se limitent pas à ce nœud, tous les dispositifs testés ont été fabriqués en technologie FDSOI 28nm. Au moyen de simulations TCAD et de caractérisations électro-optiques, les paramètres du dispositif, tels que le facteur de couplage (BF) et le profil de la jonction, ont été optimisés pour améliorer ses performances. Il a été constaté que le FDPix est en fait un capteur à double réponse. Il présente une réponse linéaire aux intensités lumineuses faible qui se traduit par une sensibilité élevée, ainsi qu'une réponse logarithmique aux intensités élevées assurant une grande plage dynamique (DR) supérieure à 120 dB. Un modèle dédié a été développé et implémenté en environnement SPICE pour la conception de circuits. Ainsi, des nouveaux pixels, analogiques et numériques, ont été conçus, fabriqués et testés. Les résultats obtenus et présentés dans ce travail montrent le réel potentiel d’implémentation du FDPix dans des capteurs de lumière intelligents, ultra compacts, et de faible consommation, destinés aux applications More-than-MooreA new type of light sensor called FDPix, composed of one transistor (1T) per pixel is investigated. It consists in co-integrating an FDSOI (Fully-Depleted Silicon-On-Insulator) transistor with a photodiode to enable light sensing through optical back biasing. The absorption of photons and resulting photogenerated charges in the diode will result in a Light Induced VT Shift (LIVS). The LIVS is due to a capacitive coupling between the front and back gate of the FDSOI transistor and represents the key performance metric to be extracted and optimized. In this work, the device behavior in dc and transient domains was thoroughly investigated and modeled. Although not limited to this node, all the devices tested were fabricated using 28nm node FDSOI technology. By means of TCAD simulations and opto-electrical characterization, the device parameters such as Body Factor (BF) and junction profile were optimized to improve its performance. It was found that the FDPix is in fact a dual response sensor. It exhibits a linear response at low light intensity which results in high sensitivity, and a logarithmic response at higher intensities that ensures a high dynamic range (DR) of more than 120dB. The dedicated developed model is implemented in SPICE environment for circuit design. New pixel circuit in analog and digital domain, based on the FDPix were designed, fabricated, and tested. The results obtained and presented in this work, shows the potential of using the FDPix sensor for smart, highly embedded, low power image sensors for More-than-Moore applications
50
Le, hir Juliette. "Conception mixte d’un capteur d’images intelligent intégré à traitements locaux massivement parallèles." Thesis, Université Paris-Saclay (ComUE), 2018. http://www.theses.fr/2018SACLC107/document.
Full textAbstract:
Les capteurs intelligents permettentaux systèmes embarqués d’analyser leurenvironnement sans transmission de donnéesbrutes, consommatrice d’énergie. Ce mémoireprésente donc un travail sur un imageur intégrantdu traitement d’image. Deux figures de méritesont introduites pour classer l’état de l’art desimageurs intelligents en fonction de leurversatilité et de leur préservation de la surfacephotosensible. Cela met en évidence uncompromis que ce travail essaie d’améliorer enexplorant une approche par macropixels. Eneffet, en regroupant les éléments de calculs (PEs)pour plusieurs pixels, les traitements sont à lafois massivement parallèles et potentiellementplus versatiles à surface photosensible donnée.Une adaptation du filtrage spatial et du filtragetemporel en adéquation avec une architecture parmacropixels est proposée (sous-échantillonnagepar 3x3 pixels et par 2x2 pixels respectivement),et validée fonctionnellement. Une architectured’imageur en macropixels asymétriques est doncprésentée. Le PE conçu est un circuit analogiqueà capacités commutées, programmable par uncontrôle numérique extérieur à la matrice. Sondimensionnement est discuté pour descompromis entre surface et précision des calculs,avant d’être implémenté en calcul approximépour notre cas. La matrice proposée a été simuléeen vue extraite et présente des images de résultatsde détection de contours ou de différencetemporelle corrects, avec un facteur deremplissage de 28%Smart sensors allow embeddedsystems for analysing their environment withoutany transmission of raw data, which consumes alot of power. This thesis presents an imagesensor integrating image processing tasks. Twofigures of merit are introduced in order toclassify the state of the art of smart imagersregarding their versatility and their preservationof photosensitive area. This shows a trade-offthat this work aims at improving by using amacropixel approach. By merging processingelements (PEs) between several pixels,processing tasks are both massively parallel andpotentially more versatile at givenphotosensitive area. An adaptation of spatial andtemporal filtering, matching such anarchitecture is proposed (downsampling by3x3 and 2x2 pixels respectively for eachprocessing task) and functionnally validated. Anarchitecture of asymmetric macropixels is thuspresented. The designed PE is an analogswitched capacitor circuit that is controlled byout-of-matrix digital electronics. The sizing ofthe PE is discussed over the trade-off betweenaccuracy and area, and implemented in anapproximate computing approach in our study.The proposed matrix of pixels and PEs issimulated in post-layout extracted views andshows good results on computed images of edgedetection or temporal difference, with a 28% fillfactor