Relevant bibliographies by topics / Mémoires non volatiles émergentes / Dissertations / Theses
To see the other types of publications on this topic, follow the link: Mémoires non volatiles émergentes.

Dissertations / Theses on the topic 'Mémoires non volatiles émergentes'

Author: Grafiati
Published: 25 May 2024

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the top 50 dissertations / theses for your research on the topic 'Mémoires non volatiles émergentes.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.

1

Gasquez, Julien. "Conception de véhicules de tests pour l’étude de mémoires non-volatiles émergentes embarquées." Electronic Thesis or Diss., Aix-Marseille, 2022. http://www.theses.fr/2022AIXM0419.

Full text
Abstract:
La mémoire à changement de phase (PCM) s’inscrit dans la stratégie de développement de mémoires non-volatiles embarquées sur les nœuds technologiques avancés (sub 28nm). En effet, la mémoire Flash-NOR devient de plus en plus onéreuse à intégrer dans les technologies avec des diélectriques à forte permittivité et des grilles métalliques. Cette thèse a donc pour objectif principal de réaliser des véhicules de tests afin d’étudier un point mémoire novateur PCM + OTS et de proposer des solutions afin de combler ses lacunes et ses limites suivant les applications envisagées. L’étude a pour support
APA, Harvard, Vancouver, ISO, and other styles
2

Péneau, Pierre-Yves. "Intégration de technologies de mémoires non volatiles émergentes dans la hiérarchie de caches pour améliorer l'efficacité énergétique." Thesis, Montpellier, 2018. http://www.theses.fr/2018MONTS108/document.

Full text
Abstract:
De nos jours, des efforts majeurs pour la conception de systèmes sur puces performants et efficaces énergétiquement sont en cours. Le déclin de la loi de Moore au début du XX e siècle a poussé les concepteurs à augmenter le nombre de cœurs par processeur pour continuer d’améliorer les performances. En conséquence, la surface de silicium occupée par les mémoires caches a augmentée. La finesse de gravure toujours plus petite a également fait augmenter le courant de fuite des transistors CMOS. Ainsi, la consommation énergétique des mémoires occupe une part de plus en plus importante dans la conso
APA, Harvard, Vancouver, ISO, and other styles
3

Bazzi, Hussein. "Resistive memory co-design in CMOS technologies." Electronic Thesis or Diss., Aix-Marseille, 2020. http://www.theses.fr/2020AIXM0567.

Full text
Abstract:
De nombreuses applications (internet des objets, systèmes embarqués automobiles et médicales, intelligence artificielle) ont besoin d’un circuit intégré (ou SoC pour System on Chip) avec des mémoires non volatiles embarquées performantes pour fonctionner de manière optimale. Bien que la mémoire Flash soit largement utilisée aujourd'hui, cette technologie nécessite une tension élevée pour les opérations de programmation et présente des problèmes de fiabilité difficiles à gérer au-delà du nœud technologique 18 nm, augmentant les coûts de conception et de fabrication des circuits. Dans ce context
APA, Harvard, Vancouver, ISO, and other styles
4

Raguet, Jean-René. "Développement de nouvelles architectures mémoires non-volatiles robustes." Aix-Marseille 1, 2009. http://www.theses.fr/2009AIX11057.

Full text
Abstract:
Les mémoires non-volatiles à grille flottante connaissent depuis une vingtaine d’années, un succès commercial sans précédent. On retrouve ces mémoires dans quasiment tout les produits électroniques du quotidien à travers le téléphone portable, la carte à puce, les étiquettes sans contact que l’on trouve sur des produits alimentaires, ou bien tout simplement les clés de stockage mémoire USB. Ces dispositifs mémoires sont omniprésents et ne cessent d’évoluer afin de stocker de plus en plus d’information sur une surface de silicium réduite. Cependant, des obstacles technologiques majeurs à la réd
APA, Harvard, Vancouver, ISO, and other styles
5

Jacob, Stéphanie. "Intégration, caractérisation et modélisation des mémoires non volatiles à nano volatiles à nanocristaux de silicium." Aix-Marseille 1, 2008. http://www.theses.fr/2008AIX11030.

Full text
Abstract:
Depuis une vingtaine d’années, l’industrie de la microélectronique et en particulier le marché des mémoires non-volatiles connaît une évolution considérable, en termes d’augmentation de la capacité d’intégration et de diminution du prix de revient. Ceci a permis au grand public d’accéder aux produits électroniques (téléphones portables, baladeurs MP3, clés USB, appareils photos numériques…) qui connaissent actuellement un énorme succès. Cependant, la miniaturisation des mémoires Flash risque de rencontrer des limitations. C’est pourquoi les industriels et les laboratoires recherchent actuellem
APA, Harvard, Vancouver, ISO, and other styles
6

Le, Roux Claire. "Etude de la fiabilité des mémoires non volatiles à grille flottante." Aix-Marseille 1, 2008. http://theses.univ-amu.fr.lama.univ-amu.fr/2008AIX11046.pdf.

Full text
Abstract:
La miniaturisation croissante des mémoires non volatiles entraine l’apparition de nouveaux problèmes de fiabilité. Certaines applications de ces mémoires, notamment les applications automobiles, requièrent des critères de fiabilité très sévères devant garantir le fonctionnement du produit à 150°C. Dans ce contexte, une bonne compréhension des mécanismes de défaillance des mémoires non volatiles à grille flottante est nécessaire. Dans ce mémoire, nous avons étudié de façon approfondie la perte de charges intrinsèque sur une technologie Flash, ce qui nous a permis une meilleure compréhension et
APA, Harvard, Vancouver, ISO, and other styles
7

Palma, Giorgio. "Nouvelles Architectures Hybrides : Logique / Mémoires Non-Volatiles et technologies associées." Phd thesis, Université de Grenoble, 2013. http://tel.archives-ouvertes.fr/tel-00951384.

Full text
Abstract:
Les nouvelles approches de technologies mémoires permettront une intégration dite back-end, où les cellules élémentaires de stockage seront fabriquées lors des dernières étapes de réalisation à grande échelle du circuit. Ces approches innovantes sont souvent basées sur l'utilisation de matériaux actifs présentant deux états de résistance distincts. Le passage d'un état à l'autre est contrôlé en courant ou en tension donnant lieu à une caractéristique I-V hystérétique. Nos mémoires résistives sont composées d'argent en métal électrochimiquement actif et de sulfure amorphe agissant comme électro
APA, Harvard, Vancouver, ISO, and other styles
8

Schulman, Alejandro Raúl. "Mémoires résistives non volatiles à base de jonctions métal-oxyde complexe." Thesis, Université Grenoble Alpes (ComUE), 2015. http://www.theses.fr/2015GREAI031/document.

Full text
Abstract:
Les mémoires vives à changement de résistance (ReRAM de l'anglais Resistive Random Access Memories) attirent fortement l'attention car elles sont considérées comme unes des plus prometteuses pour la prochaine génération de composants. Ceci est du à leurs basse consommation de puissance, leurs vitesse de commutation élevée et leurs potentiel pour devenir une mémoire à haute densité compatible avec la technologie CMOS. Ces mémoires se basent sur l'effet de commutation résistive (RS de l'anglais resistive switching) qui est un changement réversible de la résistivité contrôlé par un champ électriq
APA, Harvard, Vancouver, ISO, and other styles
9

Chiquet, Philippe. "Etude et modélisation des courants tunnels : application aux mémoires non volatiles." Thesis, Aix-Marseille, 2012. http://www.theses.fr/2012AIXM4736/document.

Full text
Abstract:
Les mémoires non-volatiles à grille flottante sont utilisées pour le stockage d'information sous la forme d'une charge électrique contenue dans la grille flottante d'un transistor. Le comportement de ces dispositifs mémoire est fortement lié aux propriétés de leur oxyde tunnel, qui permet à la fois le passage de cette charge lors d'opérations de programmation ainsi que sa rétention en l'absence d'alimentation électrique. Au cours de ce travail, des mesures de courant tunnel ont été réalisées sur des capacités semiconducteur-oxyde-semiconducteur de grande surface représentatives de la zone d'in
APA, Harvard, Vancouver, ISO, and other styles
10

Plantier, Jérémy. "Méthodes de tests et de diagnostics appliquées aux mémoires non-volatiles." Thesis, Aix-Marseille, 2012. http://www.theses.fr/2012AIXM4822.

Full text
Abstract:
"L’industrie nano repousse constamment les limites de la miniaturisation. Pour les systèmes CMOS à mémoires non-volatiles, des phénomènes qui étaient négligeables autrefois sont à présent incontournables et nécessitent des modèles de plus en plus complexes pour décrire, analyser et prédire le comportement électrique de ces dispositifs.Le but de cette thèse est de répondre aux besoins de l’industriel, afin d’optimiser au mieux les performances des produits avant et après les étapes de production. Cette étude propose des solutions, comme des méthodes de test innovantes pour des technologies tell
APA, Harvard, Vancouver, ISO, and other styles
11

Carmona, Marion. "Fiabilité des transistors MOS des technologies à mémoires non volatiles embarquées." Thesis, Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4709/document.

Full text
Abstract:
Ce travail de thèse traite des différents phénomènes de dégradation que peuvent subir les transistors MOS suivant leurs applications sur les technologies CMOS avec mémoires non-volatiles embarquées. Les transistors MOS pour application aux mémoires non volatiles à stockage de charge qui sont enclins à des mécanismes de dégradation spécifiques liés à l’utilisation de la haute tension, ont été étudiés. De plus, des variations de procédés de fabrication ou d’architectures, peuvent avoir un impact sur les mécanismes de dégradation des transistors MOS. En effet, plusieurs modifications des étapes d
APA, Harvard, Vancouver, ISO, and other styles
12

Rebuffat, Benjamin. "Etude de la fiabilité des mémoires non-volatiles à grille flottante." Thesis, Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4383.

Full text
Abstract:
De nombreuses applications industrielles spécifiques dans les secteurs tels que l’automobile, le médical et le spatial, requièrent un très haut niveau de fiabilité. Dans ce contexte, cette thèse traite de l’étude de la fiabilité des mémoires non-volatiles à grille flottante de type NOR Flash. Après une introduction mêlant l’état de l’art des mémoires non volatiles et la caractérisation électrique des mémoires Flash, une étude sur l’effet des signaux de polarisation a été menée. Un modèle a été développé afin de modéliser la cinétique de la tension de seuil durant un effacement. L’effet de la r
APA, Harvard, Vancouver, ISO, and other styles
13

Rebuffat, Benjamin. "Etude de la fiabilité des mémoires non-volatiles à grille flottante." Electronic Thesis or Diss., Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4383.

Full text
Abstract:
De nombreuses applications industrielles spécifiques dans les secteurs tels que l’automobile, le médical et le spatial, requièrent un très haut niveau de fiabilité. Dans ce contexte, cette thèse traite de l’étude de la fiabilité des mémoires non-volatiles à grille flottante de type NOR Flash. Après une introduction mêlant l’état de l’art des mémoires non volatiles et la caractérisation électrique des mémoires Flash, une étude sur l’effet des signaux de polarisation a été menée. Un modèle a été développé afin de modéliser la cinétique de la tension de seuil durant un effacement. L’effet de la r
APA, Harvard, Vancouver, ISO, and other styles
14

Jacob, Stéphanie. "Intégration, caractérisation et modélisation des mémoires non-volatiles à nanocristaux de silicium." Phd thesis, Université de Provence - Aix-Marseille I, 2009. http://tel.archives-ouvertes.fr/tel-00408813.

Full text
Abstract:
Depuis une vingtaine d'années, l'industrie de la microélectronique et en particulier le marché des mémoires non-volatiles connaît une évolution considérable, en termes d'augmentation de la capacité d'intégration et de diminution du prix de revient. Ceci a permis au grand public d'accéder aux produits électroniques (téléphones portables, baladeurs MP3, clés USB, appareils photos numériques...) qui connaissent actuellement un énorme succès. Cependant, la miniaturisation des mémoires Flash risque de rencontrer des limitations. C'est pourquoi les industriels et les laboratoires recherchent actuell
APA, Harvard, Vancouver, ISO, and other styles
15

Montagner, Morancho Laurence. "Nouvelle méthode de test en rétention de données de mémoires non volatiles." Phd thesis, Institut National Polytechnique de Toulouse - INPT, 2004. http://tel.archives-ouvertes.fr/tel-00135027.

Full text
Abstract:
La présence de mémoires non volatiles dans les circuits Smartpower a rendu indispensable le test systématique de la rétention de données sur 100% des composants. L'application des tests classiques sur de forts volumes a pour inconvénient d'allonger la durée de test. Ce travail présente un nouveau test de rétention de données de mémoires non volatiles. Dans une première partie, nous avons dressé l'état de l'art des défauts intrinsèques et extrinsèques de ces mémoires ainsi que de leurs tests de fiabilité. Puis nous avons étudié sur un lot d'ingénierie la rétention de données de la mémoire par l
APA, Harvard, Vancouver, ISO, and other styles
16

Montagner-Morancho, Laurence. "Nouvelle méthode de test en rétention de données de mémoires non volatiles." Toulouse, INPT, 2004. http://www.theses.fr/2004INPT027H.

Full text
Abstract:
La présence de mémoires non volatiles dans les circuits Smartpower a rendu indispensable le test systématique de la rétention de données sur 100% des composants. L’application des tests classiques sur de forts volumes a pour inconvénient d’allonger la durée de test. Ce travail présente un nouveau test de rétention de données de mémoires non volatiles. Dans une première partie, nous avons dressé l’état de l’art des défauts intrinsèques et extrinsèques de ces mémoires ainsi que de leurs tests de fiabilité. Puis nous avons étudié sur un lot d’ingénierie la rétention de données de la mémoire par l
APA, Harvard, Vancouver, ISO, and other styles
17

Calenzo, Patrick. "Développement de nouvelles architectures mémoires non volatiles bas coût et basse consommation." Aix-Marseille 1, 2009. http://www.theses.fr/2009AIX11051.

Full text
Abstract:
Les objectifs de cette thèse sont de concevoir et de développer des mémoires non volatiles à grille flottante qui répondent aux critères de bas coût et basse consommation compatibles avec un procédé CMOS logique. Afin de réaliser cela, un état de l’art a mis en exergue les cellules les plus « performantes » dans cette technologie. Ceci a mis en évidence les qualités et les défauts de chacune d’entre elles et a permis de cibler les points principaux à respecter et servira d’étalon pour développer les cellules mémoires de ce travail. A la suite de cela, une méthodologie de calibration, utilisabl
APA, Harvard, Vancouver, ISO, and other styles
18

Bartoli, Jonathan. "Développement et caractérisation d'architectures mémoires non volatiles pour des applications basse consommation." Thesis, Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4373.

Full text
Abstract:
Avec l'évolution des technologies et le développement des objets connectés, la consommation des circuits est devenue un sujet important. Dans cette thèse nous nous concentrons sur la consommation des mémoires non volatiles à piégeage de charge. Afin de diminuer la consommation, différentes architectures ont vu le jour comme les mémoires 2T ou Split Gate. Nous proposons deux nouvelles architectures de mémoires permettant la diminution de la consommation par rapport à une mémoire Flash standard. La première, appelée ATW (Asymmetrical Tunnel Window), est composée d'une marche d'oxyde au niveau de
APA, Harvard, Vancouver, ISO, and other styles
19

Bartoli, Jonathan. "Développement et caractérisation d'architectures mémoires non volatiles pour des applications basse consommation." Electronic Thesis or Diss., Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4373.

Full text
Abstract:
Avec l'évolution des technologies et le développement des objets connectés, la consommation des circuits est devenue un sujet important. Dans cette thèse nous nous concentrons sur la consommation des mémoires non volatiles à piégeage de charge. Afin de diminuer la consommation, différentes architectures ont vu le jour comme les mémoires 2T ou Split Gate. Nous proposons deux nouvelles architectures de mémoires permettant la diminution de la consommation par rapport à une mémoire Flash standard. La première, appelée ATW (Asymmetrical Tunnel Window), est composée d'une marche d'oxyde au niveau de
APA, Harvard, Vancouver, ISO, and other styles
20

Fagot, Jean-Jacques. "Développement de nouvelles architectures de sélecteurs pour mémoires non-volatiles embarquées dans des plateformes technologiques avancées 28nm." Electronic Thesis or Diss., Aix-Marseille, 2019. http://www.theses.fr/2019AIXM0608.

Full text
Abstract:
Avec la miniaturisation des composants et des technologies toujours plus agressives en termes de dimensions, les mémoires flash font face à des problèmes d’intégration de plus en plus complexes, engendrant des coûts élevés, notamment en 28nm FD-SOI et au-delà. Le marché des mémoires intégrées non-volatiles s’oriente donc vers des solutions novatrices en plein développement, plus attractives en termes de coûts et offrant une grande marge d’évolution. On retrouve notamment les mémoires ma-gnétiques (MRAM), résistives (RRAM) ou encore à changement de phase (PCM). Cependant, la compétitivité de ce
APA, Harvard, Vancouver, ISO, and other styles
21

Aziza, Hassen. "Méthodologie de diagnostic et techniques de test pour les mémoires non volatiles de type EEPROM." Aix-Marseille 1, 2004. http://www.theses.fr/2004AIX11034.

Full text
APA, Harvard, Vancouver, ISO, and other styles
22

Postel-Pellerin, Jérémy. "Fiabilité des Mémoires Non-Volatiles de type Flash en architectures NOR et NAND." Phd thesis, Université de Provence - Aix-Marseille I, 2008. http://tel.archives-ouvertes.fr/tel-00370377.

Full text
Abstract:
Cette thèse étudie divers aspects de la fiabilité des mémoires, notamment les tests en endurance et les tenues en rétention sur des mémoires Flash, en architectures NOR et NAND. Nous abordons différentes méthodes de programmation existantes dans la littérature, à savoir l'utilisation de signaux très courts et un algorithme de programmation intelligent, que nous avons appliquées sur nos cellules mémoires afin de réduire la dégradation qu'elles subissent lors des phases successives de programmation /effacement. Les améliorations observées n'étant pas significatives, nous n'avons pas choisi d'uti
APA, Harvard, Vancouver, ISO, and other styles
23

Simola, Roberto. "Redistribution de dopants dans le silicium polycristallin : contribution aux mémoires non volatiles EEPROM." Aix-Marseille 3, 2007. http://www.theses.fr/2007AIX30030.

Full text
Abstract:
La redistribution du bore (implantation après dépôt) et du phosphore (dopage in situ pendant le dépôt) a été étudiée lors de la cristallisation d'une couche submicronique de silicium amorphe déposée par LPCVD (Low Pressure Chemical Vapor Déposition). Les traitements thermiques de cristallisation ont été effectués sous vide et dans une gamme de température allant de 450 à 800°C. La cinétique de cristallisation est accélérée en présence de bore (B) et de phosphore (P). Pendant les traitements thermiques, le B est redistribué dans la couche de manière significative, avant et après cristallisation
APA, Harvard, Vancouver, ISO, and other styles
24

Onkaraiah, Santhosh. "Modélisation et conception de circuits à base de mémoires non-volatiles résistives innovantes." Thesis, Aix-Marseille, 2013. http://www.theses.fr/2013AIXM4759.

Full text
Abstract:
Les limites rencontrées par les dernières générations de mémoires Flash et DRAM (Dynamic Random Access Memory) nécessitent la recherche de nouvelles variables physiques (autres que la charge et la tension), de nouveaux dispositifs ainsi que de nouvelles architectures de circuits. Plusieurs dispositifs à résistance variable sont très prometteurs. Parmi eux, les OxRRAMs (Oxide Resistive Random Access Memory) et les CBRAMs (Conductive Bridge Random Access Memory) sont de sérieux candidats pour la prochaine génération de mémoire dense. Ce travail se concentre donc sur le rôle des mémoires résistiv
APA, Harvard, Vancouver, ISO, and other styles
25

Seoudi, Islam. "Conception et optimisation de système multi-électrodes pour les implants cardiaques." Thesis, Paris, ENST, 2012. http://www.theses.fr/2012ENST0027/document.

Full text
Abstract:
Les implants cardiaques tels que les défibrillateurs implantables sont des appareils permettant de sauver la vie dans le cas de troubles de l’arythmie cardiaque soudaine. Tandis que dans le cas des attaques cardiaques, les implants CRT sont utilisés pour rétablir la cadence de la contraction cardiaque. De tels traitements consistent en l’application de stimulations locales au tissue cardiaque via des électrodes se trouvant dans les sondes de stimulation. Ces dernières se présentent soit dans une configuration unipolaire ou bipolaire qui ont prouvé leur efficacité pour stimuler le ventricule dr
APA, Harvard, Vancouver, ISO, and other styles
26

Rebora, Charles. "Développement de matrices mémoires non-volatiles sur support flexible pour les circuits électroniques imprimés." Thesis, Aix-Marseille, 2017. http://www.theses.fr/2017AIXM0643.

Full text
Abstract:
Le marché de l’électronique flexible devrait atteindre un chiffre d’affaire de plus de 10 milliards de dollars à l’horizon 2020. La réalisation de circuits dotés de flexibilité mécanique accompagnera l’essor de nouvelles applications liées à l’internet des objets ou à l’électronique grande surface. Après la logique, la mémoire est un organe fondamental de tout système électronique. Dans cette thèse, nous nous sommes intéressés au développement de mémoires non-volatiles de type CBRAM (Conductive Bridge Random Acces Memory) pour les applications électroniques flexibles. Ces mémoires possèdent un
APA, Harvard, Vancouver, ISO, and other styles
27

Rebora, Charles. "Développement de matrices mémoires non-volatiles sur support flexible pour les circuits électroniques imprimés." Electronic Thesis or Diss., Aix-Marseille, 2017. http://www.theses.fr/2017AIXM0643.

Full text
Abstract:
Le marché de l’électronique flexible devrait atteindre un chiffre d’affaire de plus de 10 milliards de dollars à l’horizon 2020. La réalisation de circuits dotés de flexibilité mécanique accompagnera l’essor de nouvelles applications liées à l’internet des objets ou à l’électronique grande surface. Après la logique, la mémoire est un organe fondamental de tout système électronique. Dans cette thèse, nous nous sommes intéressés au développement de mémoires non-volatiles de type CBRAM (Conductive Bridge Random Acces Memory) pour les applications électroniques flexibles. Ces mémoires possèdent un
APA, Harvard, Vancouver, ISO, and other styles
28

Candelier, Philippe. "Contribution à l'amélioration de la fiabilité des mémoires non volatiles de type flash EEPROM." Université Joseph Fourier (Grenoble ; 1971-2015), 1997. http://www.theses.fr/1997GRE10245.

Full text
Abstract:
L'augmentation continue de la densite d'integration des memoires non-volatiles de type flash eeprom passe par la comprehension des mecanismes de degradation intervenant dans le cadre du fonctionnement de ces memoires. Nous avons pu correler les degradations observees sur des dispositifs elementaires (transistors et capacites) aux derives des caracteristiques de la cellule flash. Cette etude demontre que de nouveaux modes de fonctionnement devront etre envisages. Le mode d'effacement par la source, habituellement utilise, pose des problemes d'optimisation technologique pour les cellules de faib
APA, Harvard, Vancouver, ISO, and other styles
29

François, Terry. "Caractérisation électrique et analyse de mémoires non-volatiles embarquées à base de matériaux ferroélectriques." Electronic Thesis or Diss., Aix-Marseille, 2022. http://www.theses.fr/2022AIXM0390.

Full text
Abstract:
Les matériaux ferroélectriques présentent un regain d’intérêt pour de multiples applications en microélectronique. En particulier, en 2011, il a été découvert que l'oxyde d'hafnium présente un comportement ferroélectrique. Cela ouvre la voie vers des dispositifs de mémoire de faibles dimensions et compatibles CMOS. Le CEA-LETI étudie de nouveaux matériaux ferroélectriques à base d’oxyde d’hafnium pour des applications mémoire non-volatile. Il est nécessaire d’évaluer leur comportement ferroélectrique au travers de mesures électriques dédiées, et notamment d’extraire la polarisation ferroélectr
APA, Harvard, Vancouver, ISO, and other styles
30

Buckley, Julien. "Etude de mémoires flash intégrant des diélectriques high-k en tant qu'oxyde tunnel ou couche de stockage." Grenoble INPG, 2006. http://www.theses.fr/2006INPG0173.

Full text
Abstract:
Les mémoires Flash sont aujourd'hui incontournables pour le développement de l'électronique portable. C'est dans ce contexte que s'inscrit le travail de cette thèse. Il a été mené selon deux axes : l'étude de l'utilisation des high-k dans le diélectrique tunnel des mémoires Flash, et l'évaluation de matériaux à base de Hf en tant que couche de stockage. D'après nos résultats, la première solution nécessiterait une amélioration des propriétés de conduction et de piégeage des matériaux en diminuant leur défauts par des optimisations futures des procédés de fabrication. Nous avons établi des crit
APA, Harvard, Vancouver, ISO, and other styles
31

Kanoun, Mehdi. "Caractérisations électriques des structures MOS à nanocristaux de Ge pour des applications mémoires non volatiles." Lyon, INSA, 2004. http://theses.insa-lyon.fr/publication/2004ISAL0069/these.pdf.

Full text
Abstract:
La réduction de la taille des composants silicium prévue par la loi de Moore, posera des problèmes de limitation physique et technologique pour ces derniers. En effet, la limite pour les transistors MOS se situe vers une longueur de grille de quelques nm (2010-2015). Pour les mémoires non volatile (MNV), le paramètre critique est l’épaisseur de l’oxyde tunnel. La limite pour un isolant SiO2 se situe autour de 7-8 nm (2002-2008). En deçà, le composant perd sa caractéristique en temps de rétention (10 ans). Il faut donc envisager d’autres alternatives pour ces dispositifs. Parmi les pistes explo
APA, Harvard, Vancouver, ISO, and other styles
32

Bouaziz, Jordan. "Mémoires ferroélectriques non-volatiles à base de (Hf,Zr)O2 pour la nanoélectronique basse consommation." Thesis, Lyon, 2020. http://www.theses.fr/2020LYSEI057.

Full text
Abstract:
Depuis 2005, la miniaturisation des composants mémoires, qui, auparavant, suivait la loi de Moore, a ralenti. Ceci a conduit les chercheurs à multiplier les approches pour continuer à améliorer les dispositifs mémoires. Parmi ces approches, la piste des composants ferroélectriques semble très prometteuse. En 2011, une équipe du NamLab, à Dresde, en Allemagne, a découvert que le HfO2 dopé Si pouvait devenir ferroélectrique, avec une couche isolante de seulement 10 nm, ce qui résout le problème de compatibilité avec l’industrie CMOS des matériaux de structure pérovskite. Depuis, d’autres dopants
APA, Harvard, Vancouver, ISO, and other styles
33

Harabech, Nadia. "Modélisation, caractérisation et contribution à l'amélioration des performances des mémoires non-volatiles de type EEPROM." Paris, ENST, 2002. http://www.theses.fr/2002ENST0002.

Full text
APA, Harvard, Vancouver, ISO, and other styles
34

Kempf, Thibault. "Caractérisation et fiabilité des mémoires embarquées non volatiles pour les nœuds technologiques 40nm et 28nm." Electronic Thesis or Diss., Université Côte d'Azur (ComUE), 2019. http://www.theses.fr/2019AZUR4093.

Full text
Abstract:
Les technologies mémoires 1.5Tr proposent des améliorations non négligeables en termes de performance et de fiabilité pour les microcontrôleurs visant les marchés florissants de l’automobile et de l’internet des objets. Dans cette thèse, une mémoire unique en son genre et innovante basé sur un transistor de sélection vertical et enterré et appelé « embedded Select Trench Memory » (eSTM) est présenté. Après un état de l'art concis, un chapitre est consacré à la présentation d'outils pour améliorer la caractérisation et l'analyse du transistor mémoire unitaire ou intégré dans une macrocell. Plus
APA, Harvard, Vancouver, ISO, and other styles
35

Gay, Guillaume. "Nanocristaux pour les mémoires flash : multicouches, métalliques et organisés." Phd thesis, Université de Grenoble, 2012. http://tel.archives-ouvertes.fr/tel-00843133.

Full text
Abstract:
Les deux principales limitations des mémoires non-volatiles de type Flash à stockage de charges dans des nanocristaux en silicium sont la faible fenêtre mémoire et la dispersion des caractéristiques électriques due à la dispersion en taille des nanocristaux. Dans cette thèse, plusieurs solutions sont étudiées afin de remédier à ces deux défauts. Afin d'augmenter la fenêtre de programmation, une première approche consiste à augmenter la densité de stockage de charges grâce à l'utilisation d'une double couche de nanocristaux en silicium. Le fonctionnement et les performances électriques de ces d
APA, Harvard, Vancouver, ISO, and other styles
36

Hafsi, Bilel. "Réalisation, caractérisation et simulation de composants organiques : transistors à effet de champ et mémoires." Thesis, Lille 1, 2016. http://www.theses.fr/2016LIL10055/document.

Full text
Abstract:
Cette thèse aborde une approche originale de réalisation de composants organiques (transistors, mémoires volatiles et non volatiles) à base d’un semiconducteur de type N “PolyeraTM N2200”. Tout d’abord, des transistors à effet de champ ont été fabriqués et optimisés en améliorant notamment certains paramètres technologiques. Par la suite, ces transistors ont été simulés à l’aide du logiciel ISE TCAD®, un logiciel basé sur un modèle 2D à effet de champ et de dérive-diffusion. Les propriétés électriques de ces dispositifs organiques ont été étudiées en fonction de l’influence de la mobilité des
APA, Harvard, Vancouver, ISO, and other styles
37

Hesse, Marjorie. "Développement de nouvelles architectures mémoires non-volatiles embarquées pour les plateformes technologiques avancées 40nm et 28nm." Thesis, Université Côte d'Azur (ComUE), 2019. http://www.theses.fr/2019AZUR4069.

Full text
Abstract:
Les applications avancées à base de microcontrôleurs couvrent de multiples domaines. L’accroissement du champ d’application des microcontrôleurs s’accompagne d’une augmentation de la puissance consommée qui limite l’autonomie des systèmes nomades. L’avancée technologique vers des plateformes CMOS à ultra basse consommation est un défi majeur pour répondre aux exigences des marchés nomades et autres applications émergentes avec mémoires non volatiles embarquées. Ces mémoires sont en constante évolution, notamment par la diminution de leur dimension vers des nœuds technologiques avancés comme le
APA, Harvard, Vancouver, ISO, and other styles
38

Ebrard, Élodie. "Etude de points mémoires non-volatiles haute densité pour les technologies CMOS avancées 45nm et 32nm." Lyon, INSA, 2009. http://theses.insa-lyon.fr/publication/2009ISAL0116/these.pdf.

Full text
Abstract:
De très nombreuses applications industrielles nécessitent de la mémoire non volatile programmable électriquement une seule fois et noneffaçable (OTP: One Time Programmable). Cette mémoire est indispensable à l'ensemble des circuits sur technologie CMOS avancée pour effectuer les opérations de réparation, d'ajustement de fonctions digitales ou analogiques, de traçabilité et de sécurité. La mémoire OTP doit être compatible avec la technologie CMOS standard pour des raisons de coût. De plus, les conditions de programmation de cette mémoire doivent répondre à des exigences de consommation et de ra
APA, Harvard, Vancouver, ISO, and other styles
39

Nguyen, Van-Son. "Films minces et dispositifs à base de LixCoO₂ pour application potentielle aux mémoires résistives non volatiles." Thesis, Université Paris-Saclay (ComUE), 2017. http://www.theses.fr/2017SACLS344/document.

Full text
Abstract:
La mémoire Flash est actuellement extrêmement utilisée en tant que mémoire non volatile pour le stockage des données numériques dans presque tout type d'appareil électronique nomade (ordinateur portable, téléphone mobile, tablette, …). Pour dépasser ses limites actuelles (densité d'informations, endurance, rapidité), un grand nombre de recherches se développent notamment autour du concept de mémoires résistives qui repose sur la commutation entre différents niveaux de résistance, via l'application d'une tension.Les mémoires dont la variation de résistance dépend de réactions électrochimiques (
APA, Harvard, Vancouver, ISO, and other styles
40

Habhab, Radouane. "Optimisation d'architectures mémoires non-volatiles à piégeage de charges pour les applications microcontrôleur et mémoire autonome." Electronic Thesis or Diss., Université Côte d'Azur, 2023. http://www.theses.fr/2023COAZ4102.

Full text
Abstract:
L'objectif de ces travaux de thèse est d'évaluer les performances en programmation/cyclage/rétention d'une cellule mémoire SONOS basée sur une architecture split gate très innovante développée par STMicroelectronics, l'eSTM (embedded Select in Trench Memory). Dans un premier temps, nous expliquons la réalisation de cette mémoire SONOS qui est basée sur une modification de la mémoire eSTM à grille flottante, cette modification se faisant sans coût supplémentaire. Dans un second temps, nous étudions les mécanismes de programmation et d'effacement les plus performants pour cette mémoire ce qui no
APA, Harvard, Vancouver, ISO, and other styles
41

Cocheteau, Vanessa. "Synthèse de plots quantiques de silicium par LPCVD pour les nouvelles générations de mémoires non volatiles." Phd thesis, Toulouse, INPT, 2005. http://oatao.univ-toulouse.fr/7113/1/cocheteau.pdf.

Full text
Abstract:
Les mémoires, permettant de stocker l'information, sont nécessaires dans beaucoup de dispositifs microélectroniques. Le besoin toujours croissant de miniaturisation passe par une augmentation de l'autonomie et une minimisation de la consommation d'énergie sans oublier une grande fiabilité. L'utilisation de plots quantiques de silicium, dont la taille est de l'ordre du nanomètre, est envisagée pour fabriquer des mémoires à pièges discrets. Le dépôt chimique en phase vapeur à basse pression (LPCVD) est une voie de synthèse prometteuse pour ces nanoplots. Ils ont été élaborés dans deux technologi
APA, Harvard, Vancouver, ISO, and other styles
42

Cocheteau, Vanessa. "Synthèse de plots quantiques de silicium par LPCVD pour les nouvelles générations de mémoires non volatiles." Toulouse, INPT, 2005. https://hal.science/tel-04582871.

Full text
Abstract:
Les mémoires, permettant de stocker l'information, sont nécessaires dans beaucoup de dispositifs microélectroniques. Le besoin toujours croissant de miniaturisation passe par une augmentation de l'autonomie et une minimisation de la consommation d'énergie sans oublier une grande fiabilité. L'utilisation de plots quantiques de silicium, dont la taille est de l'ordre du nanomètre, est envisagée pour fabriquer des mémoires à pièges discrets. Le dépôt chimique en phase vapeur à basse pression (LPCVD) est une voie de synthèse prometteuse pour ces nanoplots. Ils ont été élaborés dans deux technologi
APA, Harvard, Vancouver, ISO, and other styles
43

Demolliens, Antoine. "Apport de la microscopie électronique en transmission à l'étude des mémoires non volatiles de nouvelle génération." Phd thesis, Université du Sud Toulon Var, 2009. http://tel.archives-ouvertes.fr/tel-00646295.

Full text
Abstract:
Les progrès de la microélectronique imposent de faire évoluer les mémoires vers des dispositifs rapide et à haute densité d'intégration. Cependant, l'obtention de produits fiables passe en premier lieu par le développement des procédés de fabrication, la compréhension des problèmes de fiabilité et l'analyse physique de défaillances. Les travaux réalises durant cette thèse portent ainsi sur l'analyse de défauts et la caractérisation physique de cellules mémoires par microscopie électronique en transmission. Quatre thèmes de recherche ont été abordés. Le premier porte sur l'étude des dégradation
APA, Harvard, Vancouver, ISO, and other styles
44

Demolliens, Antoine. "Apport de la microscopie électronique en transmission à l'étude des mémoires non volatiles de nouvelle génération." Phd thesis, Toulon, 2009. https://theses.hal.science/tel-00646295/fr/.

Full text
Abstract:
Les progrès de la microélectronique imposent de faire évoluer les mémoires vers des dispositifs rapide et à haute densité d’intégration. Cependant, l’obtention de produits fiables passe en premier lieu par le développement des procédés de fabrication, la compréhension des problèmes de fiabilité et l’analyse physique de défaillances. Les travaux réalises durant cette thèse portent ainsi sur l’analyse de défauts et la caractérisation physique de cellules mémoires par microscopie électronique en transmission. Quatre thèmes de recherche ont été abordés. Le premier porte sur l’étude des dégradation
APA, Harvard, Vancouver, ISO, and other styles
45

Hocevar, Moïra. "Croissance et caractérisation électrique de nanocristaux d'InAs / SiO2 pour des applications de mémoires non volatiles sur silicium." Phd thesis, INSA de Lyon, 2008. http://tel.archives-ouvertes.fr/tel-00551840.

Full text
Abstract:
Depuis 1995 et la première proposition de remplacer la grille flottante en polysilicium des mémoires non volatiles (MNV) par des nanocristaux de Si (nc-Si), la recherche est très active dans ce domaine. Cette étude se propose d'une part, d'améliorer les caractéristiques d'une MNV à nanocristaux en termes de temps de rétention et d'autre part, d'évaluer les possibilités d'un stockage multibits dans ces nanocristaux. De ce point de vue, le semiconducteur InAs présente des avantages par rapport au Si. En effet, l'InAs possède un offset de bande de conduction plus important que le Si avec l'oxyde
APA, Harvard, Vancouver, ISO, and other styles
46

Dufourcq, Joël. "Elaboration et caractérisation microscopique de matériaux à l'échelle nanométrique en vue de l'application aux mémoires non volatiles." Grenoble 1, 2008. http://www.theses.fr/2008GRE10070.

Full text
Abstract:
Les mémoires non volatiles à stockage de charges par pièges discrets font aujourd'hui l'objet de beaucoup d'attention de la part des industriels de la microélectronique. Dans le cadre de cette thèse, l'idée est de remplacer la grille tlottante continue des mémoires Flash actuelles par une multitude de sites discrets de piégeage constitués de nanocristaux semi-conducteurs ou métalliques. Après un état de l'art sur les technologies des mémoires à nanocristaux et sur les problèmes que pose leur intégration dans une filière industrielle, la passivation des nanocristaux de silicium est abordée. Pou
APA, Harvard, Vancouver, ISO, and other styles
47

Pic, David. "Etude de la fiabilité de l'oxyde SiO2 dans les dispositifs CMOS avancés et les mémoires non-volatiles." Aix-Marseille 1, 2007. http://www.theses.fr/2007AIX11062.

Full text
Abstract:
La fiabilité du diélectrique SiO2 suscite toujours un intérêt majeur pour l'intégration des nouvelles technologies et le développement de méthodes adaptées à l'évaluation de la qualité de l'oxyde lors de la fabrication des produits. L'épaisseur de cette couche n'a cessé de diminuer et est devenue inférieure à 1. 5 nm pour les technologies les plus avancées. L'origine physique du mécanisme responsable du claquage pour cette gamme d'oxyde n'est pas encore totalement élucidée. D'autre part, l'intégration des mémoires EEPROM est confrontée au mécanisme de courant de fuite induit par contrainte éle
APA, Harvard, Vancouver, ISO, and other styles
48

Ferraton, Stéphane. "Caractérisation et modélisation du stockage de charge dans des nanocristaux de silicium de nouvelles mémoires non volatiles." Grenoble INPG, 2006. http://www.theses.fr/2006INPG0011.

Full text
Abstract:
La réduction de l'épaisseur de l'empilement de grille pose la problématique de la fiabilité des mémoires non volatiles à grille flottante. Parmi les solutions envisagées, l'une des plus prometteuses consiste à utiliser une couche discrète de nanocristaux de silicium (nc-Si) comme grille flottante. Ce travail de thèse propose une étude du chargement et du comportement dynamique des nc-Si au moyen de caractérisations électriques complémentaires (quasi-statique C,I-V, bruit BF, impédance dynamique, DLTS). Le chargement des nc-Si ainsi que la dynamique de chargement sont étudiés par des mesures si
APA, Harvard, Vancouver, ISO, and other styles
49

Courtade, Lorène. "Développement, mécanismes de programmation et fiabilité de mémoires non volatiles à commutation de résistance MRAM et OxRRAM." Phd thesis, Université du Sud Toulon Var, 2009. http://tel.archives-ouvertes.fr/tel-00536904.

Full text
Abstract:
La microélectronique a montré une évolution rapide motivée par l'accroissement des performances et par l'abaissement des coûts. Le marché des mémoires est un domaine clé de ce secteur. L'enjeu majeur est d'accéder à la mémoire universelle qui remplacera toutes les autres en associant la densité et l'endurance "illimitée" des DRAM, la rapidité des SRAM et la non-volatilité des Flash. Nous nous sommes intéressés aux technologies MRAM et OxRRAM possédant l'avantage d'être, comme la technologie Flash, non volatile et compatible avec la technologie MOS. Elles promettent également, suivant l'archite
APA, Harvard, Vancouver, ISO, and other styles
50

Courtade, Lorène. "Développement, mécanismes de programmation et fiabilité de mémoires non volatiles à commutation de résistance MRAM et OxRRAM." Phd thesis, Toulon, 2009. https://theses.hal.science/tel-00536904/fr/.

Full text
Abstract:
La microélectronique a montré une évolution rapide motivée par l'accroissement des performances et par l'abaissement des coûts. Le marché des mémoires est un domaine clé de ce secteur. L'enjeu majeur est d'accéder à la mémoire universelle qui remplacera toutes les autres en associant la densité et l'endurance "illimitée" des DRAM, la rapidité des SRAM et la non-volatilité des Flash. Nous nous sommes intéressés aux technologies MRAM et OxRRAM possédant l'avantage d'être, comme la technologie Flash, non volatile et compatible avec la technologie MOS. Elles promettent également, suivant l'archite
APA, Harvard, Vancouver, ISO, and other styles
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography