To see the other types of publications on this topic, follow the link: Microélectronique – Mesure.
Dissertations / Theses on the topic 'Microélectronique – Mesure'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Microélectronique – Mesure.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Paccard, Caroline. "Développement d'outils statistiques pour la mise en place de boucles de régulation en microélectronique." Toulouse 3, 2008. http://thesesups.ups-tlse.fr/536/.
Full textAbstract:
En microélectronique, le contrôle des procédés classique n'est plus suffisant pour les nouvelles technologies. Ainsi, un contrôle plus fin du procédé est réalisé à l'aide de boucles de régulation. Cette thèse propose la création et la mise en pratique d'une méthodologie statistique pour la mise en place de boucles de régulation en microélectronique. Cette méthodologie reste générale et peut se transposer aisément à d'autres domaines industriels. Les boucles de régulation nous ont tout d'abord amené à nous interroger sur la fiabilité de la mesure. Nous avons ainsi crée un nouvel indicateur de variabilité de la mesure, appelé capabilité globale, qui s'applique lorsqu'un paramètre est mesuré par plusieurs équipements de métrologie. Une solution opérationnelle a également été proposée par la création et de la mise en production d'un logiciel de calcul de capabilité. Une fois définie la méthodologie de mise en œuvre d'une boucle de régulation, celle-ci est appliquée à un atelier de polissage. Ceci a nécessité une modélisation originale du procédé de fabrication à l'aide du modèle linéaire mixte. Nous avons également comparé et optimisé différents algorithmes de régulation (EWMA, double EWMA, filtre de Kalman. . . ). Pour des raisons évidentes de coût, les différents algorithmes de régulation ne peuvent pas être testés et comparés en production. Nous avons ainsi proposé une simulation du procédé sur la base de données mesurées en production et d'un modèle du procédé. Celle-ci permet de prédire et comparer ce que serait le comportement des algorithmes de régulation en production. Un algorithme optimal a alors été choisi pour l'atelier de polissageIn semiconductor manufacturing, classical process control is no sufficient anymore for new technologies. A more accurate control can be achieved with closed-loop control (run-to-run). This thesis designs a statistical methodology aimed at deploying closed-loop control in semiconductor manufacturing. This methodology remains general and can be easily transposed to other industries. Studying closed-loop control, we have come to the issue of measurement reliability. Thus we have created a new indicator of measurement variability, called global capability, which can be applied when one parameter is measured by several metrology tools. An operational solution has been proposed through a software creation. It has been implemented and put into production to compute this new indicator. After its definition, the methodology for closed-loop control design has been applied to a polishing process. It has conducted us to an original process modeling thanks to a linear mixed model. We have also compared and optimized several regulation algorithms (EWMA, double EWMA, Kalman filter. . . ). For cost reasons, the considered regulation algorithms could not be all tested and compared in production. As a result, we have designed a process simulation based on production data and on a process modeling. This simulation can predict and compare what will be the regulation algorithm behavior in production. For the polishing process, an optimal algorithm has been chosen
2
Fallet, Clément. "Angle resolved Mueller polarimetry, applications to periodic structures." Palaiseau, Ecole polytechnique, 2011. https://pastel.hal.science/docs/00/65/17/38/PDF/ThA_se_FALLET_75p.pdf.
Full textAbstract:
Avec la diminution constante de la taille des transistors dans la microélectronique, les outils de caractérisation doivent être de plus en plus précis et doivent fournir un débit de plus en plus élevé. La fabrication de semi-conducteurs étant un processus couche par couche, le positionnement précis de la pile est crucial. Le mauvais alignement de la pile est appelé overlay, et nous proposons ici un nouvel instrument et une nouvelle méthode pour caractériser avec précision l'overlay en mesurant une cible unique construite dans les lignes de découpe. La méthode utilise les propriétés fondamentales de symétrie de la matrice de Mueller mesurée dans le plan focal arrière d'un objectif de microscope à grande ouverture numérique et permet une caractérisation de l'overlay avec une incertitude de mesure totale de 2nm. Après une brève introduction à la polarisation et la matrice de Mueller, nous décrivons la nouvelle conception de l'instrument et son étalonnage complet. Le corps principal de ce manuscrit est dédié à la caractérisation de l'overlay, mais les applications de cet instrument sont très diverses aussi détaillerons nous comment notre instrument peut apporter des pistes pour la caractérisation et la compréhension de l'auto-organisation de l'exosquelette des scarabées. Ces coléoptères présentent un très fort dichroïsme circulaire et de nombreux groupes de recherche dans le monde entier essaient d'imiter leur exosquelette. Nous concluons ce manuscrit par un bref aperçu des principales perspectives pour notre instrumentWith the constant decrease of the size of the transistors in microelectronics, the characterization tools have to be more and more accurate and have to provide higher and higher throughput. Semiconductor manufacturing being a layer-by-layer process, the fine positioning of the stack is crucial. The misalignment of the stack is called overlay and we here propose a new tool and method to accurately characterize overlay by measuring a single target built in the scribe lines. The method uses the fundamental symmetry properties of the Mueller matrix acquired in the back focal plane of a high-aperture microscope objective and enables a characterization of the overlay with a total measurement uncertainty of 2nm. After a brief introduction to polarization and the Mueller matrix, we describe the new design of the instrument and its complete calibration. The main body of this manuscript is dedicated to the overlay characterization but the applications of this instrument are very diverse so we also detail how our instrument can shed some light on the characterization and the understanding of the auto-organization of some scarab beetles' exoskeleton. These beetles exhibit a very strong circular dichroism and many research groups around theworld try to mimic their exoskeleton. We conclude this manuscript with a brief overview of the main perspectives from our instrument
3
De, Souza e. Silva Ivan Sebastião. "Circuits mixtes reconfigurables appliqués à la mesure de signaux biomédicaux : réjection de l'interférence de mode commun." Paris, ENST, 2003. http://www.theses.fr/2003ENST0041.
Full textAbstract:
Les interférences dues au réseau d'énergie électrique sur les mesures de biopotentiel constituent un problème très commun à traiter pour obtenir des résultats de haute qualité et faciliter ainsi le diagnostique médical. Les circuits mixtes reconfigurables pour la mesure permettent la mise en œuvre de nouvelles configurations après fabrication, afin d'obtenir la meilleure adéquation avec une application donnée. Ces circuits sont intéressants pour les applications où les spécifications changent selon les capteurs utilisés et les caractéristiques des signaux en mesure. Dans cette thèse, un circuit mixte reprogrammable est proposé. Il a été étudié pour être utilisé dans les systèmes de mesure de biopotentiels, en particulier électrocardiogramme, électroencéphalogramme, électromyogramme et électro rétinogramme. Le circuit incorpore un bloc qui effectue, de forme dynamique, la compensation du déséquilibre des impédances des électrodes, de manière à minimiser l'interférence de mode commun due au couplage entre patient et réseau électrique. Un prototype de circuit a été intégréPower line interference during biopotential signal measurements is a quite common problem. It must be carrefully dealed with when high quality results are required for more exact diagnosis concerning a certain physiological function behaviour. Particularly if these signals interpretation is performed by digital systems, it becomes essential that power line interference be mitigated in a way that the critical points of the biopotential signal waveform are precisely obtained. Measuring resetable mixed circuits allow a new configuration after the manufacturing process, in the direction of tuning themseleves to a specific use. Therefore, such circuits are suitable for projects in which their specifications must be changed according to the sensors in use and to the measured signal properties. In this work, it is proposed a resetable mixed circuit for biopotential signal measurements, in particular for electrocardiogram, electroencephalogram, electromyogram and electroretinogram signals acquisition. In the circuit, is included a block which dynamically performs the compensations instability that exist in between the electrodes impedances, reducing the common mode interference due to the power network-patient coupling
4
Ndoye, Gueye Aminata. "Conception, réalisation et test d'un capteur électronique Si-LiF-Si destiné à la spectrométrie et à la dosimétrie des neutrons." Limoges, 1998. http://www.theses.fr/1998LIMO0038.
Full textAbstract:
L'objet de ce travail est l'etude de nouveaux systemes destines a la spectrometrie et a la dosimetrie personnelle en temps reel de champs de neutrons. Les techniques de l'electronique integree ont ete utilisees pour orienter les recherches vers la conception d'un dispositif electronique (microsysteme) visant a integrer capteur et traitement des donnees en temps reel. Le capteur est de type multiplage pour gerer les divers domaines d'energie des champs de neutrons. La structure de base du capteur est la meme pour toutes les plages (thermiques, epithermiques, intermediaires et rapides). Elle se compose de deux diodes semiconductrices placees en regard l'un de l'autre et a la surface desquelles est depose du fluorure de lithium. La detection des produits de recul de la reaction des neutrons sur le lithium 6 conduit a mesurer leur energie. Le capteur a ete concu, son comportement simule ; il a ete fabrique en collaboration avec le laas ; enfin son fonctionnement dans des champs de neutrons de reference a ete analyse. Il a ete montre que la sensibilite lorsqu'on utilise les neutrons d'albedo est compatible avec des objectifs de dosimetrie et que ses proprietes spectrometriques permettent la caracterisation en energie de la plage intermediaire et rapide indispensable a la dosimetrie.
5
Reche, Jérôme. "Nouvelle méthodologie hybride pour la mesure de rugosités sub-nanométriques." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT050.
Full textAbstract:
La détermination de la rugosité sub-nanométrique sur les flancs des motifs, dont les dimensions critiques atteignent une taille inférieure à 10nm, devient une étape primordiale. Mais à ce jour aucune technique de métrologie n'est suffisamment robuste pour garantir un résultat juste et précis. Une voie actuellement en cours d'exploration pour la mesure dimensionnelle consiste à hybrider différentes techniques de métrologie. Pour ce faire, des algorithmes de fusion de données sont développés afin de traiter les informations issues de multiples équipements de métrologie. Le but étant donc d’utiliser ce même type de méthode pour la mesure de rugosité de ligne. Ces travaux de thèse explicitent tout d’abord les progrès de méthodologie de mesure de rugosité de ligne au travers de la décomposition fréquentielle et des modèles associés. Les différentes techniques utilisées pour la mesure de rugosité de lignes sont présentées avec une nouveauté importante concernant le développement et l’utilisation de la technique SAXS pour ce type de mesure. Cette technique possède un potentiel élevé pour la détermination de motifs sub nanométriques. Des étalons de rugosités de ligne sont fabriqués, sur la base de l’état de l’art comportant des rugosités périodiques, mais aussi, des rugosités plus complexes déterminées par un modèle statistique utilisé normalement pour la mesure. Ces travaux se focalisent finalement sur les méthodes d’hybridation et plus particulièrement sur l’utilisation de réseaux de neurones. Ainsi, la mise en place d’un réseau de neurones est détaillée au travers de la multitude de paramètres qu’il comporte. Le choix d’un apprentissage du réseau de neurones sur simulation mène à la nécessité de savoir générer les différentes métrologies en présenceRoughness at Sub-nanometric scale determination becomes a critical issue, especially for patterns with critical dimensions below 10nm. Currently, there is no metrology technique able to provide a result with high precision and accuracy. A way, based on hybrid metrology, is currently explored and dedicated to dimensional measurements. This hybrid metrology uses data fusion algorithms in order to address data coming from different tools. This thesis presents some improvements on line roughness analysis thanks to frequency decomposition and associated model. The current techniques used for roughness determination are explained and a new one SAXS (Small Angle X-rays Scattering) is used to push again limits of extraction of roughness. This technique has a high potential to determine sub nanometrics patterns. Moreover, the design and manufacturing of reference line roughness samples is made, following the state of art with periodic roughness, but also more complex roughness determined by a statistical model usually used for measurement. Finally, this work focus on hybridization methods and more especially on neural network utilization. Thus, the establishment of a neural network is detailed through the multitude of parameters which must be set. In addition, training of the neural network on simulation leads to the capability to generate different metrology
6
Latorre, Laurent. "Evaluation des techniques microélectroniques contribuant à la réalisation de microsystèmes : application à la mesure du champ magnétique." Phd thesis, Université Montpellier II - Sciences et Techniques du Languedoc, 1999. http://tel.archives-ouvertes.fr/tel-00397734.
Full textAbstract:
Dans un contexte économique fortement concurrentiel, les sociétés productrices de systèmes surveillent les évolutions technologiques susceptibles de diminuer leurs coûts. En particulier, les récents progrès des techniques en microélectronique, permettent aujourd'hui la fabrication à faible coût de systèmes évolués qui associent sur une seule et même puce, des composants électromécaniques sensoriels et des composants électroniques de traitement. La technique de gravure du substrat par la face avant (FSBM) a été récemment ouverte aux concepteurs pour la fabrication de microstructures en compatibilité avec le procédé microélectronique CMOS. A ce jour, peu d'applications utilisant la déformation de structures réalisées à l'aide cette technologie ont été identifiées.L'objectif des travaux présentés dans cette thèse est le développement de méthodologies qui conduisent à la caractérisation de la technologie FSBM et à la conception de microsystèmes électromécaniques.
L'étude expérimentale d'une structure de test appelée "cantilever U-Shape" est présentée. Cette étude permet l'extraction des paramètres mécaniques qui ne sont pas caractérisés dans la cadre d'une utilisation traditionnelle de la technologie en microélectronique.
Afin de proposer aux concepteurs de MEMS des outils de simulation, le cantilever FSBM fait l'objet d'une modélisation qui s'appuie sur une étude théorique de poutres composites. Le codage de ces modèles dans le langage VHDL Analogique montre alors comment il est possible d'intégrer les composants mécaniques dans le flot de conception microélectronique.
L'utilisation conjointe des résultats de caractérisation et des modèles théoriques conduit finalement à l'évaluation de la structure "U-Shape" excitée par la force de Laplace en tant que capteur de champ magnétique.
En perspective à ces travaux, des solutions alternatives pour la mesure du champ magnétique à l'aide de microstructures sont proposées.
7
Roy, Sébastien. "Mesure de l'adhérence et des propriétés mécaniques de couches minces par des essais dérivés de la nanoindentation : application à la microélectronique et au biomédical." Phd thesis, École Nationale Supérieure des Mines de Paris, 2008. http://tel.archives-ouvertes.fr/tel-00289845.
Full textAbstract:
Ce travail s'articule autour de trois essais mécaniques mis en place sur un appareil de nanoindentation pour caractériser des couches minces de cuivre, de SiN et de SiCN pour des applications microélectroniques (interconnexion), et des couches minces polymères pour des applications biomédicales (revêtement de stent actif). L'essai de nanoindentation normale a été utilisé pour la mesure des propriétés mécaniques des couches de cuivre (500 nm d'épaisseur) déposées sur un substrat Ta/TaN/SiO2/Si. Les résultats expérimentaux, appuyés par une simulation numérique 2D, ont démontré l'inadéquation du modèle d'Oliver et Pharr pour ces couches minces métalliques du fait de la croissance d'un bourrelet autour de la zone de contact. Un effet d'écrouissage des couches de cuivre, augmentant avec leur température de recuit, a également été mis en évidence par une croissance drastique des valeurs de dureté au cours de la pénétration de l'indenteur. L'essai de nanoindentation sur coupe ou « Cross Sectional Nanoindentation » a été employé pour mesurer l'adhérence de ces mêmes couches de cuivre. Les travaux expérimentaux ont permis d'améliorer le protocole expérimental et l'interprétation mécanique de cet essai récent. Les résultats ont mis en évidence la forte influence de la température de recuit et de la présence, ou non, de gravures sur l'adhérence des couches. Une approche numérique 3D a été développée pour la quantification énergétique de l'essai.L'essai de micro-rayure a permis, dans un premier temps, d'évaluer l'adhérence des couches dures SiN et SiCN (40 à 120 nm) déposées sur un substrat Cu/Ta/TaN/SiO2/Si. L'accent a été mis sur l'influence de l'épaisseur de la couche et de l'usure de la pointe sur la force critique d'endommagement. Une modélisation par éléments finis a montré que le délaminage de la couche mince est provoqué par d'importantes contraintes à l'interface SiCN/Cu et dans le revêtement. L'essai de micro-rayure a ensuite été appliqué à des couches polymères (500 à 1000 nm) déposées sur acier inoxydable. Ces échantillons présentent un comportement radicalement différent de celui des couches SiN ou SiCN. Les résultats montrent l'avantage procuré par une couche électro-greffée utilisée en tant que primaire d'adhésion.
8
Roy, Sébastien. "Mesure de l’adhérence et des propriétés mécaniques de couches minces par des essais dérivés de la nanoindentation. Application à la microélectronique et au biomédical." Paris, ENMP, 2008. http://tel.archives-ouvertes.fr/tel-00289845.
Full textAbstract:
Ce travail s’articule autour de trois essais mécaniques mis en place sur un appareil de nanoindentation pour caractériser des couches minces de cuivre, de SiN et de SiCN pour des applications microélectroniques (interconnexion), et des couches minces polymères pour des applications biomédicales (revêtement de stent actif). L’essai de nanoindentation normale a été utilisé pour la mesure des propriétés mécaniques des couches de cuivre (500 nm d’épaisseur) déposées sur un substrat Ta/TaN/SiO2/Si. Les résultats expérimentaux, appuyés par une simulation numérique 2D, ont démontré l’inadéquation du modèle d’Oliver et Pharr pour ces couches minces métalliques du fait de la croissance d’un bourrelet autour de la zone de contact. Un effet d’écrouissage des couches de cuivre, augmentant avec leur température de recuit, a également été mis en évidence par une croissance drastique des valeurs de dureté au cours de la pénétration de l’indenteur. L’essai de nanoindentation sur coupe ou « Cross Sectional Nanoindentation » a été employé pour mesurer l’adhérence de ces mêmes couches de cuivre. Les travaux expérimentaux ont permis d’améliorer le protocole expérimental et l’interprétation mécanique de cet essai récent. Les résultats ont mis en évidence la forte influence de la température de recuit et de la présence, ou non, de gravures sur l’adhérence des couches. Une approche numérique 3D a été développée pour la quantification énergétique de l’essai. L’essai de micro-rayure a permis, dans un premier temps, d’évaluer l’adhérence des couches dures SiN et SiCN (40 à 120 nm) déposées sur un substrat Cu/Ta/TaN/SiO2/Si. L’accent a été mis sur l’influence de l’épaisseur de la couche et de l’usure de la pointe sur la force critique d’endommagement. Une modélisation par éléments finis a montré que le délaminage de la couche mince est provoqué par d’importantes contraintes à l’interface SiCN/Cu et dans le revêtement. L’essai de micro-rayure a ensuite été appliqué à des couches polymères (500 à 1000 nm) déposées sur acier inoxydable. Ces échantillons présentent un comportement radicalement différent de celui des couches SiN ou SiCN. Les résultats montrent l’avantage procuré par une couche électro-greffée utilisée en tant que primaire d’adhésionThree different tests, developed on a nanoindentation apparatus, are used for the mechanical characterization of various thin films: Cu, SiN and SiCN films for microelectronics (interconnection) and polymer films for biomedicals (drug eluting stent). Basic nanoindentation test is used for the measurement of mechanical properties of 500 nm Cu thin films deposited on Ta/TaN/SiO2/Si substrate. The experimental results and the 2D finite element calculations show the inadequacy of the Oliver and Pharr analysis for this kind of materials, because of the growth of a pile-up around the contact area. A work-hardening effect also induces a huge increase of the hardness values during penetration. This work-hardening effect is influenced by annealing temperature of the Cu films. Mechanical adhesion of Cu films was then measured by Cross Sectional Nanoindentation (CSN). The experimental procedure and the mechanical interpretation of this test were strongly improved. Results show the influence of annealing temperature and substrate patterning on Cu adhesion. A 3D numerical simulation is developed to calculate deformation energy spent during film delamination. A micro-scratch test was employed for adhesion measurement of SiN and SiCN thin films (40 to 120 nm) deposited on Cu/Ta/TaN/SiO2/Si substrate. The influence of the film thickness and the wear of the indenter tip on the critical force are studied. Finite element calculations show that the delamination at critical force is due to high stress in the SiCN film and at SiCN/Cu interface. Micro-scratch test was then applied to polymer films (500 to 1000 nm) deposited on stainless steel. The results show the enhancement of the adhesion when an electro-grafted sub-layer is used to promote steel/polymer interface
9
Vũ, Văn Yem. "Conception et réalisation d'un sondeur de canal multi-capteur utilisant les corrélateurs "cinq-ports" pour la mesure de propagation à l'intérieur des bâtiments." Paris, ENST, 2005. http://www.theses.fr/2005ENST0052.
Full textAbstract:
Le corrélateur cinq-port en technologie micro ruban composé d'un anneau à cinq branches et de trois détecteurs de puissance permet de calculer précisément le rapport complexe entre deux signaux hyperfréquences à partir des tensions mesurées aux trois sorties et d'un traitement numérique associé. Le cinq-port a un faible coût de réalisation et s'avère être moins sensible aux désappariements de phase et d'amplitude. De plus, il peut fonctionner dans une bande de fréquence large. Nous proposons dans ce travail un sondeur de canal multi-capteur utilisant les corrélateurs cinq-ports pour la mesure de propagation à l'intérieur des bâtiments. Ce sondeur; composé d'un réseau de 8 antennes quasi-Yagi et d'un réseau de 8 cinq-ports en réception; permet de mesurer à la fois les retards de propagation et les directions d'arrivée (DDAs) en azimut et en élévation des trajets multiples. La différence de phase des signaux captés par les antennes permet de calculer les DDAs et les retards de propagation sont estimés à partir de la différence de phase des signaux mesurés à deux fréquences consécutives dans chaque cinq-port dans la bande 2. 3 GHz à 2. 5 GHz avec un pas de 4 MHz. L'algorithme MUSIC (Multiple Signal Classification) associé à un lissage spatial est utilisé pour l'estimation des directions d'arrivée et des retards de propagation. Les résultats de simulation et de mesure montrent que nous pouvons estimer un nombre de sources supérieur au nombre d'antennes. Ce sondeur de canal a un faible coût de réalisation et permet d'effectuer l'acquisition à un instant donné et en une seule fois de l'ensemble des mesures dans un plan donnéThe five-port correlator in microstrip technology consists of a ring with 5 arms and three diode power detectors. The ratio of two waves (Radio Frequency and Local Oscillator) is determined as a linear combination of the power levels measured at the five -port's outputs. Advantages of using five-port are its low-cost, its less sensibility to phase and amplitude imbalances and its operation in a wide frequency band. We propose a spatio-temporal channel sounder that consists of an 8 quasi-Yagi antenna elements and of 8 five-ports at reception The channel sounder designed for indoor propagation measurements follows us to measure time delay (TOA: Time Of Arrival) and Direction Of Arrival (DOA) in azimuth and in elevation of multi-path signals simultaneously. The DOA is estimated by measuring the phase difference of signals picked up by an antenna array and the estimation of TOA is based on the phase difference measured at two successive frequencies in the band from 2. 3 GHz to 2. 5 GHz with frequency step of 4 MHz at one five-port. The high resolution algorithm MUSIC (Multiple Signal Classification) associated with spatial smoothing pre-processing is used for TOA and DOA estimation. The simulation and measurement results show that we can estimate a number of signals bigger than the number of antenna elements. The proposed channel sounder has a low-cost and the measurement is performed simultaneously
10
Dagher, Gulnar. "Mesure directe et non destructive de la distribution de charges d'espace à l'échelle nanométrique dans les isolants et les semi-conducteurs : application à la microélectronique." Paris 6, 2008. http://www.theses.fr/2008PA066573.
Full textAbstract:
Les isolants et les semi-conducteurs sont les principaux constituants des circuits intégrés, dont les performances croissantes sont notamment dus à la miniaturisation des composants, mais au prix d’une plus grande vulnérabilité : un champ électrique élevé favorise l’accumulation de charges, modifiant les caractéristiques du composant. Au contraire, les charges introduites par dopage contribuent à son bon fonctionnement. Pour une connaissance précise du profil de charges dans les isolants et les semi-conducteurs, un instrument de mesure directe et non destructive à l’échelle nanométrique est alors étudié dans ce mémoire. Une implémentation fondée sur une méthode pompe-sonde utilisant un laser femtoseconde permet d’obtenir une résolution spatiale inférieure à 50 nm. Une détection interférométrique ou électro-optique et l’accumulation d’un grand nombre de mesures sont nécessaires pour améliorer les signaux. Des mesures valident les premières étapes de la réalisation expérimentale.
11
Hijazi, Ragheb. "Intégration sur silicium des capteurs et des fonctions de traitement de signal généré par des rayonnements nucléaires : application à la mesure du radon." Limoges, 2012. https://aurore.unilim.fr/theses/nxfile/default/81e9cb7e-b6b8-422b-8727-7380c45dcdd2/blobholder:0/2012LIMO4011.pdf.
Full textAbstract:
Ce mémoire présente le travail de thèse effectué au sein de l’équipe C2S2 de l'institut de recherche XLIM. Il est destiné à la protection des personnes contre l’exposition au radon dans les habitations. Les dispositifs actif conçus doivent permettre la mesure de l’activité volumique du radon dans l’atmosphère. Ce travail comporte une présentation bibliographique des détecteurs des rayonnements nucléaires et s'attache plus particulièrement aux détecteurs à semi-conducteurs. La conception micro électronique est l’élément de base de notre étude. La tache principale est la conception des blocs analogiques en électronique intégrée dédiés au traitement de signal. Pour ce faire, nous avons utilisé la technologie CMOS 0,35 μm de AMS et l’outil de CAO Cadence pour la simulation et la conception. Les blocs conçus sont : un préamplificateur sensible à la charge, un intégrateur, un dérivateur, un amplificateur et un discriminateur à seuil. La conception de ces blocs a pris en compte la faible consommation et le faible bruit. Un prototype a été testé en atmosphère radonThis work presented in this thesis was realized in the laboratory XLIM C2S2 team. It is oriented towards protecting people against exposure to radon at their places. The designed active devices should permit measuring the concentration activity of radon in the atmosphere. This work presents a literature overview of nuclear radiation detectors, and presents specially the semiconductor detectors. This work is based on the microelectronics design. The main task is to design analog blocks of integrated circuits for signal processing. To achieve this goal, we had to use AMS 0. 35 μm CMOS technology, as for simulation and design, Cadence CAD tool was mainly used. The designed blocks are: a charge sensitive preamplifier, an integrator, a differentiator, an amplifier and a threshold discriminator. The design of these blocks took into account the low power and the low noise. A prototype was tested in radon’s atmosphere
12
Lartigau, Isabelle. "Mesure et modélisation du bruit de fond électrique basse fréquence dans les transistors intégrés MOS pour l'exploration des pièges et des défauts dans les technologies SOI récentes." Caen, 2004. http://www.theses.fr/2004CAEN2059.
Full textAbstract:
Le travail présenté dans ce mémoire a pour but d'analyser les transistors MOS de plusieurs technologies SOI récentes par des mesures de bruit excédentaire basse fréquence (1/f et lorentzien). Des caractérisations en courant continu à température ambiante ou en fonction de la température ont permis l'extraction des différents paramètres statiques du MOS. L'analyse du bruit en 1/f révèle une dégradation de la qualité de l'interface Si/SiO2 pour les composants SOI et la densité de pièges d'interface est déduite de ces mesures. Concernant le bruit lorentzien, deux types de lorentziennes ont été observés suivant la gamme de tension de grille. Dans un cas, la fréquence caractéristique ne varie pas avec la tension de grille, ces lorentziennes sont attribuées à des pièges dans la couche de déplétion, dont on détermine la nature et la densité. Dans le cas contraire, notre analyse a permis d'attribuer ces lorentziennes à un bruit blanc filtré par un réseau RC.
13
Petit, Jérôme. "Contrôle dimensionnel sub-micrométrique utilisant un appareil goniométrique bidimensionnel rapide." Université Joseph Fourier (Grenoble), 2005. http://www.theses.fr/2005GRE10211.
Full textAbstract:
Le travail présenté dans ce mémoire traite du contrôle dimensionnel optique pour la microélectronique et de l'adaptation d'un instrument à cette application. Le premier point clé de cette technique de métrologie est la possibilité de calculer le champ diffracté par une structure périodique, associé aux méthodes de calcul inverse. Le second point clés est la solution technologique adoptée pour mesurer la signature de diffiaction. Nous présentons ici un goniomètre bidimensionnel basé sur le principe de la Transformée de Fourier Optique. Cet appareil a été adapté à l'application métrologique et nous décrivons ici les différentes étapes qui nous permis aboutir. Ces étapes sont la description, la compréhension et l'analyse de l'instrument pour adapter les moyens numériques en notre possession aux spécificités du problème. Nous avons ensuite validé la fonction métrologique de l'instrument sur différentes structures comme des couches minces ou des réseaux. Nous avons comparé les résultats obtenus avec ceux obtenus en ellipsométrie spectroscopique ou en microscopie électronique à balayage. Nous avons pour chaque résultat, évalué les incertitudes et discuté de la validité du résultat. Enfin nous avons tiré parti des particularités de l'instrument pour réaliser des études plus qualitatives sur des structures plus complexes comme des lignes rugueuses ou des structures superposéesThis work deals with Optical Critical Dimension metrology in microelectronics and with the use of an unusual tool for this application. The first keypoint of this metrology technique is the ability to calculate the scattered light pattern from a periodic structure and the second key point is the apparatus used to measure the diffracted pattern. We present here a goniometric instrument based on optical Fourier Transform. This equipment has been change for the metrological application and we describe in this text the different steps we had to deal with to achieve. These steps are the description of the measurement head, the understanding and the instrument analysis to adapt our numerical means to the problem needs. Then we validated the metrological function of the instrument on samples like opticallayers or gratings. We compare each etched structure measured with spectroscopic ellipsometry and Scanning Electron microscopy. Each result has been analyzed to evaluate accuracy on parameters. At last, we used instrument peculiarities to go through qualitative study of complex structures like line with roughness and overlay
14
Godet, Sylvain. "Instrumentation de mesure sur puce pour systèmes autotestables. Application à la mesure de bruit de phase basée sur des résonnateurs BAW." Phd thesis, Université Paul Sabatier - Toulouse III, 2010. http://tel.archives-ouvertes.fr/tel-00509145.
Full textAbstract:
Ce manuscrit présente l'intégration conjointe d'un banc de mesure de bruit de phase et de résonateurs BAW sur lesquels doit s'effectuer la mesure. Une tendance actuelle vise à intégrer à côté de systèmes plus ou moins complexes, des circuits permettant d'en faciliter les tests. L'intégration du banc de mesure de bruit de phase permet de nous affranchir des contraintes provenant de la mesure externe sous pointes et du coût élevé associé. L'intégration simultanée des circuits de tests avec les systèmes à mesurer, permet également d'exploiter pleinement les possibilités d'appariement de composants disponibles sur un même substrat. Ce type de mesure On-Chip simplifie considérablement la procédure de test, en minimisant l'utilisation de matériel de mesure externe encombrant et de coût élevé. Elle évite aussi les dispersions inhérentes à l'utilisation de composants discrets externes, offrant la possibilité de suivre facilement l'évolution des caractéristiques du système, soit dans le temps, soit après divers types de dégradations. Cette mesure intégrée conduit naturellement à la conception de circuits autotestables, et donc autoreconfigurables. Notre travail de thèse a consisté à définir l'architecture, ainsi que le dimensionnement des différents éléments du banc de mesure, en fonction de la précision de mesure souhaitée. Nous avons montrer qu'un système d'instrumentation performant peut s'intégrer dans une technologie SiGe standard.
15
David-Grignot, Stéphane. "Mesure de bruit de phase faible coût à l'aide de ressources de test numériques." Thesis, Montpellier, 2015. http://www.theses.fr/2015MONTS055/document.
Full textAbstract:
Au cours des dernières décennies, l’industrie de la micro-électronique a connu une large démocratisation de l’utilisation des applications de télécommunication. L’amélioration des procédés de conception et de fabrication ont permis de produire des circuits analogiques, mixtes et radiofréquences complexes et hautes performances pour ces applications. Toutefois, le coût de test de ces circuits intégrés représente encore une large part du coût de fabrication. En effet, très souvent, tester des fonctions analogiques ne se résume pas à un test fonctionnel mais signifie mesurer les spécifications du circuit. Ces mesures nécessitent l’utilisation d’instruments dédiés bien plus couteux que les ressources numériques disponibles sur un équipement de test industriel standard. Une des spécifications essentielle mais couteuse à caractériser pour les circuits RF est le niveau de bruit de phase. La technique actuellement utilisée en industrie consiste à capturer le signal à l’aide d’un canal testeur analogique équipé d’un convertisseur analogique-numérique hautes performances ; une transformée de Fourier est alors appliquée sur le signal numérisé et le bruit de phase est mesuré sur le spectre résultant. L’approche proposée dans cette thèse consiste à réaliser la mesure de bruit de phase en n’utilisant que des ressources digitales faible coût. L’idée fondamentale consiste à réaliser la capture 1-bit du signal analogique avec un canal numérique standard et à développer des algorithmes de post-traitement dédiés permettant de retrouver l’information relative au bruit de phase à partir d’une évaluation des temps de passages à zéro du signal. Deux méthodes sont présentées. La première méthode est basée sur une estimation de la fréquence instantanée du signal et une analyse de la dispersion induite par le bruit de phase. Cette méthode impose une contrainte forte quant à la fréquence d’échantillonnage à utiliser et s’est révélée sensible au bruit d’amplitude, limitant la gamme de mesures possibles. Une seconde méthode est alors proposée afin de s’affranchir de ces limitations. A partir de la capture binaire du signal analogique, une reconstruction de la phase instantanée du signal est réalisée, puis filtrée puis caractérisée grâce à un outil usuel d’évaluation de stabilité fréquentielle : la variance d’Allan. Cette technique, robuste au bruit d’amplitude et au jitter, peut être paramétrée et permet une caractérisation efficace du bruit de phase sans contrainte fondamentale. En plus des simulations, ces techniques font l‘objet d’une étude stochastique et sont validées expérimentalement sur différents types de signaux à mesurer – générés artificiellement ou provenant de puces sur le marché – et avec différentes conditions mesures – sur oscilloscope ou sur testeur industriel, en laboratoire et en production –. Une implémentation sur puce est aussi proposée et validée avec un prototype sur FPGAIn recent decades, the microelectronics industry has experienced a wide democratization of the use of telecommunication applications. The improved process design and manufacturing have produced complex and high performance analog, mixed and radio frequency circuits for these applications. However, the test cost of these integrated circuits still represents a large part of the manufacturing cost. Indeed, very often, analog testing is not just a functional test but needs measurements for specification validations. These measurements require the use of dedicated instruments expensive resources on standard industrial test equipment.One of the essential but costly specifications to validate in RF circuitry is the phase noise level. The currently used industrial technique consists in capturing the signal from the circuit under test using an RF tester channel equipped with a high performance analog to digital converter; a Fourier transform is then applied to the digitized signal and the phase noise is measured on the resulting spectrum.The approach proposed in this thesis is to achieve the phase noise measurement using solely digital low-cost resources. The basic idea is to perform 1-bit capture of the analog signal with a standard digital channel and develop post-processing algorithms dedicated for phase noise evaluation from the zero-crossings of the signal.Two methods are presented. The first method is based on an estimate of the instantaneous signal frequency and an analysis of their dispersion induced by phase noise. This method imposes a strong constraint on the sampling frequency to be used and proved to be sensitive to noise amplitude, limiting the range of possible measures. A second method is then proposed to overcome these limitations. From the binary capture of the analog signal, a reconstruction of the instantaneous phase of the signal is carried out, then filtered and characterized by a common tool of frequency stability assessment: the Allan variance. This technique, robust to amplitude noise and jitter, can be parametrized and enables efficient characterization of phase noise without fundamental constraint.In addition to the simulations, these techniques are subject to a stochastic study and are validated experimentally on different types of signals to be measured - artificially generated or from chips on the market - and with different measuring instruments - on oscilloscope or industrial tester, in laboratory and on a production line-. An On-chip implementation is also proposed and validated with a FPGA prototype
16
Belharet, Djaffar. "Etude et validation de boucles d’asservissement permettant le contrôle avancé des procédés en microélectronique : application à l’étape d’isolation par tranchées peu profondes en technologie CMOS." Saint-Etienne, EMSE, 2009. http://www.theses.fr/2009EMSE515M.
Full textAbstract:
Ces travaux de cette thèse s'inscrivent dans la thématique du développement de techniques de contrôle avancé des procédés dans l'industrie de la microélectronique. Leur but est la mise en place de boucles d'asservissement permettant d'ajuster les paramètres d'un procédé de fabrication en temps réel. Ces techniques ont été appliquées sur le bloc isolation des circuits de la technologie CMOS. L'utilisation de tranchées d'isolation peu profondes est la solution pour les technologies <0,25µm. L'influence de la morphologie du STI sur la génération des contraintes mécaniques est montrée. Des études statistiques ont permis de démontrer que la dispersion de la hauteur de marche (paramètre critique du module isolation) influence directement une dispersion de la tension de seuil des transistors parasites. Trois boucles de régulation sont proposées afin de réduire la dispersion de la hauteur de marche. L'indicateur électrique choisi pour le suivi des boucles de régulation R2R est la tension de seuil des transistors parasites. Les procédés concernés par ces régulations sont le dépôt CVD à haute densité plasma, le polissage mécano-chimique et la gravure humide. Les modèles physiques des procédés représentent le cœur d'une boucle de régulation et ont été déduis à partir de plans d'expériencesThis work belongs to the development of Advanced Process Control (APC) applications in the microelectronics industry. The APC component studied here is the implementation of close regulation loops which can adjust the process parameters in real time. This technique is applied on the isolation module of the CMOS circuits. The shallow trench isolation (STI) is the chosen solution for the technologies below 0. 25 µm. The impact of the STI morphology on the mechanical stress is confirmed and the influence of the STI on the electrical parameters through different correlation analysis is demonstrated. An electrical indicator for the monitoring of the regulation close loop is defined. This parameter is the punch-through voltage of the parasitic transistors. The step height dispersion affects directly the punch-through voltage of the parasitic transistors. In order to reduce this dispersion, we proposed to achieve three regulation closed loops. The processes to be regulated are: the high density plasma CVD deposition, the chemical mechanical polishing and the wet etching. The process models represent the heart of the regulation close loop and have been established from Design Of Experiments (DOE)
17
Oster, Stephane. "Etude et réalisation d'un prototype avancé de plateforme de mesure de micro et nanoforce par lévitation diamagnétique." Phd thesis, Université de Franche-Comté, 2012. http://tel.archives-ouvertes.fr/tel-00913279.
Full textAbstract:
La mesure de micro- et nano-force fait partie des mesures nécessaires à la caractérisation des interactionsou des propriétés mécaniques intervenant à l'échelle micrométrique. Dans cette optique,nous avons poursuivi un travail de conception initié au Laboratoire d'Automatique de Besançon en2002 pour développer un prototype avancé de capteur de micro- et nano-force par lévitation diamagnétique.Le transducteur force-déplacement de ce capteur est un microcapillaire rigide en verred'une dizaine de centimètres. Ce microcapillaire est en lévitation passive stable dans l'espace grâceà l'action conjuguée de forces magnétiques et diamagnétiques créant ainsi un ressort magnétiquevirtuel. La mesure d'une force externe appliquée à l'extrémité du capillaire est rendue possible grâceà la connaissance de la mesure du déplacement du capillaire et de la raideur du ressort magnétique.La plage de mesure de ce capteur varie entre ±40 μN avec une résolution de l'ordre du nanonewton.Les avancées présentées dans ce manuscrit ont porté sur la détermination des efforts diamagnétiquesengendrés par l'utilisation des plaques de graphite. Ce travail a permis une optimisation dudesign global du dispositif et son transfert à l'entreprise STIL SA. De plus un processus d'estimationpar déconvolution a été développé pour tenir compte du comportement dynamique du micro capillaireet des bruits de mesure du déplacement. Les domaines d'applications potentiels de ce dispositifconcernent notamment la caractérisation des interactions mécaniques quasi-statiques pouvant intervenirentre deux micro-objets et la détermination de propriétés mécaniques propres à un micro-objet.
18
Chrétien, Nicolas. "Électroniques dédiées à l'asservissement d'oscillateurs et à la mesure physique à l'aide de capteurs à ondes élastiques." Phd thesis, Université de Franche-Comté, 2014. http://tel.archives-ouvertes.fr/tel-01056972.
Full textAbstract:
Le travail en bande de base permet de s'affranchir du bruit de multiplication de fréquence d'un signal. Cependant, la conception d'un oscillateur fonctionnant à haute fréquence nécessite d'avoir un composant sélectif en fréquence, fonctionnant à haute fréquence et avec un facteur de qualité élevée. L'approche proposée dans cette thèse consiste à évaluer un composant à onde élastique de volume à harmoniques élevées, le HBAR, pour la réalisation d'un oscillateur compact et stable, travaillant en bande de base à 2,45 GHz, à des fins d'utilisation de source de fréquence pour un système RADAR. Les oscillateurs réalisés présentent un bruit de phase de -100 dBc/Hz pour un écart à la porteuse de 1 kHz, avec une perspective d'amélioration d'une dizaine de dBc/Hz de cette valeur d'après la simulation. L'étude porte également sur l'analyse de l'influence du bruit de phase de l'oscillateur local sur la résolution d'une mesure RADAR dont l'effet est démontré expérimentalement en utilisant une ligne à retard à onde élastique de surface (SAW) comme cible RADAR coopérative. Le travail effectué sur cette cible coopérative a permis d'aboutir à un prototype l'électronique embarqué pour l'interrogation de lignes à retard à ondes élastiques utilisées en tant que capteurs passifs interrogeables à distance. L'architecture de l'interrogateur combine une méthode RADAR impulsionnelle à un système d'échantillonnage en temps équivalent permettant de réduire l'importance de la puissance de calcul dans le traitement de la réponse. Les inconvénients de l'échantillonnage en temps équivalent sont minimisés par une interrogation judicieuse pour acquérir seulement les points nécessaires à la mesure. Les mesures effectuées sur un capteur de température commercial présentent une résolution de 0,2°C avec une bande passante de 35 kHz. Pour les applications nécessitant une bande passante plus élevée (allant jusqu'à 200 kHz), un second prototype n'ayant pas de restriction sur les ressources de calcul mises en œuvre est également présenté dans cette thèse, combinant la même méthode impulsionnelle avec un échantillonnage en temps réel.
19
Velayudhan, Vipin. "Méthodes de mesure pour l’analyse vectorielle aux fréquences millimétriques en technologie intégrée." Thesis, Université Grenoble Alpes (ComUE), 2016. http://www.theses.fr/2016GREAT035/document.
Full textAbstract:
Cette thèse porte sur l’étude des méthodes de mesure pour l’analyse vectorielle des circuits microélectroniques en technologie intégrée aux fréquences millimétriques. Pour réussir à extraire les paramètres intrinsèques de circuits réalisés aux longueurs d'ondes millimétriques, les méthodes actuelles de calibrage et de de-embedding sont d'autant moins précises que les fréquences de fonctionnement visées augmentent au-delà de 100 GHz notamment. Cela est d’autant plus vrai pour la caractérisation des dispositifs passifs tels que des lignes de propagation. La motivation initiale de ces travaux de thèse venait du fait qu'il était difficile d'expliquer l’origine exacte des pertes mesurées pour des lignes coplanaires à ondes lentes (lignes S-CPW) aux fréquences millimétriques. Etait-ce un problème de mesure brute, un problème de méthode de-embedding qui sous-estime les pertes, une modélisation insuffisante des effets des cellules adjacentes, ou encore la création d'un mode de propagation perturbatif ?Le travail a principalement consisté à évaluer une dizaine de méthodes de de-embedding au-delà de 65 GHz et à classifier ces méthodes en 3 groupes pour pouvoir les comparer de manière pertinente. Cette étude s’est déroulée en 3 phases.Dans la première phase, il s’agissait de comparer les méthodes de de-embedding tout en maitrisant les modèles électriques des plots et des lignes d’accès. Cette phase a permis de dégager les conditions optimales d’utilisation pour pouvoir appliquer ces différentes méthodes de de-embedding.Dans la deuxième phase, la modélisation des structures de test a été réalisée à l’aide d’un simulateur électromagnétique 3D basé sur la méthode des éléments finis. Cette phase a permis de tester la robustesse des méthodes et d’envisager une méthode de-embedding originale nommée Half-Thru Method. Cette méthode donne des résultats comparables à la méthode TRL, méthode qui reste la plus performante actuellement. Cependant il reste difficile d'expliquer l'origine des pertes supplémentaires obtenues notamment dans la mesure des lignes à ondes lentes S-CPW.Une troisième phase de modélisation a alors consisté à prendre en compte les pointes de mesure et les cellules adjacentes à notre dispositif sous test. Plus de 80 structures de test ont été conçues en technologie AMS 0,35μm afin de comparer les différentes méthodes de de-embedding et d’en analyser les couplages avec les structures adjacentes, les pointes de mesure et les modes de propagation perturbatifs.Finalement, ce travail a permis de dégager un certain nombre de précautions à considérer à l’attention des concepteurs de circuits microélectroniques désirant caractériser leur circuit avec précision au-delà de 110 GHz. Il a également permis de mettre en place la méthode de de-embedding Half-Thru Method qui n'est basée sur aucun modèle électrique, au contraire des autres méthodesThis thesis focuses on the study of vectorial measurement methods for analysing microelectronic circuits in integrated technology at millimeter wave frequencies. Current calibration and de-embedding methods are less precise for successfully extracting the intrinsic parameters of devices and circuits at millimeter wave frequencies, while the targeted operating frequencies are above 100 GHz. This is especially true for the characterization of passive devices such as propagation lines. The initial motivation of this thesis work was to explain the exact origin of the additional loss measured in Slow-Wave Coplanar Waveguides (S-CPW) lines at millimeter wave frequencies. Was it a problem of raw measurement or a problem of de-embedding method, which underestimates the losses? Or was it a problem of insufficient modeling of the effects of adjacent cells, or even the creation of a perturbation mode of propagation?This work consists of estimating many de-embedding methods beyond 65 GHz and classifies these methods into three groups to be able to compare them in a meaningful way. This study was conducted in three phases.In the first phase, we compared all the de-embedding methods with known electrical model parasitics of pad/accessline. This phase identifies the optimal conditions to use and apply these de-embedding methods.In the second phase, the modeling of test structures is performed using a 3D electromagnetic simulator based on finite element method. This phase tested the robustness of the methods and considered an original de-embedding method called Half-Thru de-embedding method. This method gives comparable results to the TRL method, which remains the most effective method. However, it remains difficult to explain the origin of additional losses obtained in measured S-CPW line.A third modeling phase was analysed to take into account the measurement of probes and the adjacent cells near our device under test. More than 80 test structures were designed in AMS 0.35 μm CMOS technology to compare the different de-embedding methods and analyse the link with adjacent cells, measuring probes and perturbation mode of propagation.Finally, this work has identified a number of precautions to consider for the attention of microelectronic circuit designers wishing to characterize their circuit with precision beyond 110 GHz. It also helped to establish Half-Thru Method de-embedding method, which is not based on electrical model, unlike other methods
20
Jatlaoui, Mohamed Mehdi. "Capteurs passifs à transduction électromagnétique pour la mesure sans fil de la pression." Phd thesis, Institut National Polytechnique de Toulouse - INPT, 2009. http://tel.archives-ouvertes.fr/tel-00559628.
Full textAbstract:
Depuis quelques années on assiste à la prolifération de capteurs (pression, accélération, température) autonomes sans fil qui s'appuient sur la disponibilité d'une part d'éléments sensibles petits et performants et d'autre part sur de nouveaux circuits électroniques de communication à faible coût entre 300MHz et 3GHz. Ces composants répondent à la demande croissante pour des réseaux de capteurs communicants autonomes pour des applications distribuées de surveillance, d'analyse ou encore de diagnostic. Cependant, le développement de ces réseaux de capteurs communicants sans fil a mis en évidence une limitation intrinsèque de l'utilisation de la plupart des cellules de mesures existantes liée à l'autonomie énergétique du système. La majorité des recherches visant à augmenter l'autonomie des capteurs se focalisent d'une part sur la réduction de la consommation des cellules sensibles et des circuits électroniques et d'autre part sur la disponibilité de l'énergie embarquée. Bien que séduisantes, toutes ces solutions potentielles présentent des inconvénients majeurs tels que la complexité des dispositifs à mettre en Suvre, des faibles courants disponibles ou encore une quantité d'énergie stockée peu importante. Dans le cadre de cette thèse, on s'est intéressé au cas particulier des capteurs de pression et on a adopté une toute autre approche. En effet, l'objectif de ce travail consiste à repenser complètement le principe de fonctionnement du capteur en développant un nouveau mode de transduction complètement passif qui ne nécessite pas d'énergie embarquée et qui peut être interrogé à grande distance (plusieurs mètres à quelques dizaines de mètres) par radar. Ce mode baptisé 'transduction électromagnétique' est basé sur la modification de la fréquence de résonance d'une fonction hyperfréquence par la grandeur à mesurer. Cette méthode originale de transduction convertit l'effet d'un gradient de pression en un décalage en fréquence. Dans une première étape, une vali dation théorique, par modélisation électromagnétique, du principe de fonctionnement est présentée. Ensuite, le dimensionnement de la cellule de mesure est réalisé en tenant compte, d'une part de l'aspect électromagnétique lié au circuit résonant, et d'autre part de l'aspect mécanique relatif aux contraintes technologiques pour les structures avec membrane silicium. Par la suite, des simulations électromagnétiques simplifiées ainsi que des simulations tenant compte de la déformation réelle de la membrane ont été réalisées pour valider, par simulation, le décalage en fréquence et ainsi valider le principe de fonctionnement du capteur. L'étape suivante a permis d'identifier les procédés technologiques en salle blanche qui ont permis de réaliser les premiers prototypes du capteur. Une fois les cellules de mesures fabriquées, des mesures RF ont été réalisées et viennent confirmer les résultats de simulations. Ensuite, en utilisant un banc de mesure spécialement dédié à ce type de capteurs, des mesures RF combinées avec des mesures en pression ont été menées pour la caractérisation en pression des prototypes et pour en extraire la sensibilité. Enfin, des perspectives sont ouvertes sur les aspects sans-fil et interrogation Radar du capteur.
21
Germain, Fabien. "Sécurité cryptographique par la conception spécifique de circuits intégrés." Phd thesis, Ecole Polytechnique X, 2006. http://pastel.archives-ouvertes.fr/pastel-00001858.
Full textAbstract:
L'analyse différentielle de consommation (notée DPA pour Differential Power Analysis) est une puissante attaque non intrusive par canal auxilliaire dont l'objectif est de retrouver des informations secrètes contenues dans des circuits intégrés en exploitant la consommation globale. Des clés de chiffrement peuvent alors être découvertes pendant l'exécution d'algorithmes cryptographiques. L'objet de cette thèse est de proposer une contre-mesure véritablement efficace basée sur la conception de portes logiques intrinsèquement résistantes à la DPA indépendamment des états logiques et électriques passés, présents et futurs. Il est alors théoriquement possible de concevoir des circuits intégrés résistants à l'attaque DPA. La contre-mesure proposée repose sur des bases microélectroniques précises qui permettent d'expliciter les sources de la DPA. La solution s'appuie sur la conception CMOS (Complementary Metal Oxide Silicon) de circuits intégrés réalisant des algorithmes cryptographiques tels que l'AES (Advanced Encryption Standard).
22
Löw, Peter. "Thermométrie submicrométrique par fluorescence : caractérisation de micro et nanostructures en milieux sec et liquide." Toulouse 3, 2008. http://thesesups.ups-tlse.fr/303/.
Full textAbstract:
Ce travail concerne le développement et l'optimisation de la thermométrie par fluorescence en milieu sec et liquide pour caractériser thermiquement des fils de dimensions submicrométriques dont l'échauffement est obtenu par effet Joule. En utilisant des simulations en éléments finis, les paramètres des fils sont étudiés afin d'optimiser leur comportement thermique. Un fort confinement spatial de la température autour des fils en nickel sur un substrat de silicium est observé grâce à des mesures en fluorescence. Concernant le temps de réponse, des constantes de temps thermiques en dessous de la milliseconde sont obtenues expérimentalement. Les résultats présentés dans cette thèse sont d'un grand intérêt pour le développement de nouveaux outils pour la détection, la reconnaissance et l'étude fondamentale des molécules (dépliement et repliement de protéines et d'ADN par exemple) sous modulation thermique rapideThis thesis presents the development of an improved fluorescent thermometry approach for the thermal characterization of Joule-heated submicrometer wires in dry and liquid conditions. The design parameters of the wire systems are studied by the use of finite element modeling (FEM) in order to optimize their thermal behavior. A high spatial confinement of the temperature changes is experimentally demonstrated when using a nickel submicrometer wire on a silicon substrate as a heat source. The thermal time constants of the wire systems are shown to lie below one millisecond. The results of this thesis are of great interest in the development of new tools for the sensing, recognition and fundamental studies of molecules (for instance the folding of proteins and DNA) based on fast temperature modulation
23
Baudin, David. "Development of a CdTe spectro-imaging for space application." Thesis, université Paris-Saclay, 2020. http://www.theses.fr/2020UPASS019.
Full textAbstract:
Ce manuscrit présente le travail de thèse effectué dans le cadre d’un projet de développement d’instrumentation spatiale pour rayons X-durs. Des développements précédents ont permis la conception d’un détecteur en tellurure de cadmium (CdTe) permettant la conversion photoélectrique du spectre lumineux dans la gamme spectrale des rayons X (1keV – 100 keV).Cette thèse décrit l’ensemble des étapes de conception d’un circuit intégré de conversion de charge permettant de lire le détecteur précédemment développé avec pour spécificités : une haute résolution spectrale, une haute résolution spatiale, et une aboutabilité sur quatre cotés.Ce travail s’est organisé selon trois principales étapes. Le choix de la technologie du circuit intégrés. La conception, fabrication et test de prototypes dédiés à mettre en place l’architecture du système. Et la conception et test du circuit, sujet de ce travail de thèse, nommé IDeF-X D²R₂.Ce dernier circuit intégré de 8.5 mm x 8.5 mm, contient 1024 pixels (matrice de 32 x 32) de 250 x 250 µm² permettant chacun la lecture de charge avec un bruit de 40 électrons, une dynamique allant jusqu’à 110 000 électrons (500 keV CdTe), pour une puissance consommée de 200 µW/pixel. Une approche système a été pensée pour être compatible à un convertisseur numérique analogique nommé OWB-1 permettant une sortie numérique du spectro-imageur. Les résultats sont prometteurs pour le développement de plan de détections modulaires pour de future missions spatiales dans la gamme des X-durs, permettant l’étude d’objets stellaires et inter-stellairesThis manuscript details the work in the scope of a hard X-Ray spatial instrumentation project. Previous developments have reached the design and fabrication of a Cadmium Telluride detector (CdTe) allowing precise photoelectric conversion of light in the hard X-Ray energy range (1keV – 100 keV).This thesis describes all of the design steps of a charge conversion integrated circuit with several specificities: a good spectral resolution, a good spatial resolution, and a four-side abutability.This work organizes through three principal steps. The technology choice for integrated circuit fabrication. The design, fabrication and test of prototypes dedicated to develop the circuit architecture. In addition, the design and test of the final circuit named IDeF-X D²R₂. This circuit of 8.5 mm x 8.5 mm, contains 1024 pixels matrix of 32 x 32) of 250 x 250 µm² each of one allowing charge measurement with a low noise of 40 electrons, a dynamic up to 110 000 electrons (500 keV CdTe), for a nominal power consumption of 200 µW/pixel. A system approach has been done to be compatible to a 32 channels analog to digital converter developed prior to the thesis named OWB-1 leading to a digital output spectro-imaging system. Developments and results are promising for the conception of modular detection plan for future spatial missions in the hard X-Ray energy range, allowing study of energetic celestial objects
24
Fadda, Emilienne. "Evaluation des composantes de l'énergie de surface par la technique des angles de contact : application à la mise au point et au controle de procédés en microélectronique." Université Joseph Fourier (Grenoble), 1995. http://www.theses.fr/1995GRE10222.
Full textAbstract:
Les differentes etapes des procedes de la microelectronique se traduisent par des modifications physico-chimiques de materiaux organiques et inorganiques. Pour l'etude des surfaces et des interfaces, hormis les methodes optiques, il existe peu de techniques de caracterisation simples, rapides, non destructives et utilisables aisement en salle blanche, dans un contexte de production. La mesure des angles de contact presente potentiellement ces avantages. Elle permet de determiner les differentes composantes de l'energie de surface et donc d'acceder aux interactions de van der waals et aux interactions acido-basiques presentes en surface. Pour identifier les modifications de surface revelees par les angles de contact et, afin de valider cette technique, il est necessaire de correler ces informations avec d'autres techniques de caracterisation, comme l'afm, l'xps et l'ir. Il est alors possible de mieux comprendre les phenomenes mis en jeu lors des procedes et donc d'optimiser les etapes. Le travail de these porte principalement sur l'etude des etapes de photolithographie qui est l'un des points critiques en microelectronique. Tout d'abord, les materiaux de base (polymeres, solvants) utilises ont ete analyses afin de determiner la sensibilite de la technique de caracterisation. Les differentes etapes de la lithographie (depot du film, insolation et developpement) ont ensuite ete etudiees. Dans cette etude, les mecanismes de fonctionnement des resines positives (i-line et duv) ont ete abordes. Pour terminer, la possibilite d'integrer la technique de mesure des angles de contact comme controle en ligne des etapes de lithographie a ete evaluee. D'autres exemples empruntes aux procedes de microelectronique comme le depot de couches epitaxiees ou la realisation d'interconnexions ont permis de confirmer les potentialites de la technique pour le controle en ligne des procedes
25
Griesbach, schuch Nivea. "Métrologie Hybride pour le contrôle dimensionnel en lithographie." Thesis, Université Grenoble Alpes (ComUE), 2017. http://www.theses.fr/2017GREAT063/document.
Full textAbstract:
Afin de respecter sa feuille de route, l’industrie du semi conducteur propose des nouvelles générations de technologies (appelées nœuds technologiques) tous les deux ans. Ces technologies présentent des dimensions de motifs de plus en plus réduites et par conséquent des contrôles des dimensions de plus en plus contraints. Cette réduction des tolérances sur les résultats métrologiques entraine forcément une évolution des outils de métrologie dimensionnelle. Aujourd’hui, pour les nœuds les plus avancés, aucune technique de métrologie ne peut répondre aux contraintes imposées. Les limitations se situent aussi bien sur les principes mêmes des méthodes employées que sur la quantité nécessaire de données permettant une analyse poussée ainsi que le temps de calcul nécessaire au traitement de ces données. Dans un contexte industriel, les aspects de rapidité et de précision des résultats de métrologie ne peuvent pas être négligés, de ce fait, une nouvelle approche fondée sur de la métrologie hybride doit être évaluée. La métrologie hybride consiste à mettre en commun différentes stratégies afin de combiner leurs forces et limiter leurs faiblesses. L’objectif d’une approche hybride est d’obtenir un résultat final présentant de meilleures caractéristiques que celui obtenu par chacune des techniques séparément. Cette problématique de métrologie hybride peut se résoudre par l’utilisation de la fusion de données. Il existe un grand nombre de méthodes de fusion de données couvrant des domaines très variés des sciences et qui utilisent des approches mathématiques différentes pour traiter le problème de fusion de données. L’objectif de ce travail de thèse est de développer cette problématique de métrologie hybride et fusion de données dans le cadre d’une collaboration entre deux laboratoires : LTM/ CNRS ( Laboratoire des Technologies de la Microélectronique) et le LETI/CEA (Laboratoire d’Electronique et de Technologies de l’Information). Le concept de la fusion de données est présenté dans un contexte de métrologie hybride appliquée au domaine de la microélectronique. L’état de l’art au niveau des techniques de métrologie est présenté et discuté. En premier lieu, le CD SEM pour ces caractéristiques associant rapidité et non destructibilité, ensuite l’AFM pour sa vision juste des profils des motifs et enfin la scattérométrie pour ses aspects de précision de mesures et sa rapidité tout en conservant une approche non destructive. Le FIB-STEM, bien que destructif, se positionne sur une approche de technique de référence. Les forces et les faiblesses de ces différentes méthodes sont évaluées afin de pouvoir les introduire dans une approche de métrologie hybride et d’identifier le rôle que chacune d’entre elle peut jouer dans ce contexte. Plusieurs campagnes de mesures ont été réalisées durant cette thèse afin d’apporter des connaissances sur les caractéristiques et les limitations de ces techniques et pouvoir les inclure dans différents scénarii de métrologie hybride. La méthode retenue pour la fusion de données est fondée sur une approche Bayesienne. Cette méthode a été évaluée dans un contexte expérimental cadré par un plan d’expérience permettant la mesure de la hauteur et la largeur de lignes en combinant différentes techniques de métrologie. Les données collectées ont été exploitées pour les étapes de debiaisage mais également pour un déroulement complet de fusion et dans les deux cas, la métrologie hybride montre les avantages de cette approche pour améliorer la justesse et la précision des résultats. Avec la poursuite d’un développement poussé, la technique de métrologie hybride présentée ici semble donc pouvoir s’intégrer dans un processus de fabrication dans l’industrie du semi conducteur. Son application n’est pas seulement destinée à de la métrologie dimensionnelle mais peut fournir également des informations sur la calibration des équipementsThe industry of semiconductors continues to evolve at a fast pace, proposing a new technology node around every two years. Each new technology node presents reduced feature sizes and stricter dimension control. As the features of devices continue to shrink, allowed tolerances for metrology errors must shrink as well, pushing the evolution of the metrology tools.No individual metrology technique alone can answer the tight requirements of the industry today, not to mention in the next technology generations. Besides the limitations of the metrology methods, other constraints such as the amount of metrology data available for higher order analysis and the time required for generating such data are also relevant and impact the usage of metrology in production. For the production of advanced technology nodes, neither speed nor precision may be sacrificed, which calls for cleverer metrology approaches, such as the Hybrid Metrology.Hybrid Metrology consists of employing different metrology strategies together in order to combine their strengths while mitigating their weaknesses. This hybrid approach goal is to improve the measurements in such a way that the final data presents better characteristics that each method separately. One of the techniques than can be used to combine the data coming from different metrology techniques is called Data Fusion. There are a large number of developed methods of Data Fusion, using different mathematical tools, to address the data fusion process.The first goal of this thesis project was to start developing the topics of Data Fusion and Hybrid Metrology within the two laboratories whose cooperation made this work possible: LTM (Laboratoire des Technologies de la Microélectronique) and LETI (Laboratoire d'électronique et de technologie de l'information). This thesis presents the concepts of Data Fusion in the context of Hybrid Metrology applied to dimensional measuring for the semiconductors industry. This concept can be extensively used in many other fields of applications.In this work the basics of state-of-the-art metrology techniques is presented and discussed. The focus is the CD-SEM, for its fast and almost-non-destructive metrology; the AFM, for its accurate profile view of patterns and non-destructive characteristic; the Scatterometry, for its precision, global and fast measurements; and the FIB-STEM, as a reference on accuracy for any type of profile, although destructive. The strengths and weaknesses of these methods were discussed in order to introduce the need of Hybrid Metrology and to identify the role that each of those methods can play in this context.Several experiments were performed during this thesis work in order to provide further knowledge about the characteristics and limitations of each metrology method and to be used as either inputs or reference on the different Hybrid Metrology scenarios proposed.The selected method for fuse the data coming from different metrology methods was the Bayesian approach. This technique was evaluated in different experimental contexts, both for Height and CD metrology combining different metrology methods. Results were evaluated for both the debiasing step alone and for the complete fusion flow. In both cases, it was clear the advantages of using a Hybrid Metrology approach for improving the measurement precision and accuracy.The presented Hybrid Metrology technique may be used by the semiconductor industry in different steps of the fabrication process. This technique can also provide information for machine calibration, such as a CD-SEM tool being calibrated based on Hybrid Metrology results generated using the CD-SEM itself together with Scatterometry data
26
Vigouroux, Mathieu Pierre. "Mesure de déformation et cristallinité à l'échelle nanométrique par diffraction électronique en mode précession." Thesis, Université Grenoble Alpes (ComUE), 2015. http://www.theses.fr/2015GREAY012/document.
Full textAbstract:
La diffraction électronique en mode précession (PED) est une méthode récente d’acquisition de clichésde diffraction permettant de minimiser les interactions dynamiques. L’objectif de cette thèse est dedévelopper une méthodologie d’acquisition et de traitement des clichés de diffraction en modeprécession afin de mesurer les champs de déformation en combinant une résolution spatialenanométrique et une sensibilité inférieure à 10-3 typiquement obtenues par d’autres techniques usuellesde microscopie, telle que l’imagerie haute-résolution. Les mesures ont été réalisées sur un JEOL 2010Aéquipé du module de précession Digistar produit par la société Nanomegas.Un système modèle constitué de multicouches Si/SiGe de concentrations connues en Ge a été utilisépour évaluer les performances de la méthodologie développée dans cette thèse. Les résultats indiquentune sensibilité sur la mesure de contraintes qui atteint, au mieux, 1x10-4 et un accord excellent avec lescontraintes simulées par éléments finis. Cette nouvelle méthode a pu ensuite être appliquée sur despuits quantique d’InGaAs et sur des transistors de type Ω−gate.La dernière partie traite d’un nouvel algorithme permettant d’évaluer de manière robuste et rapide lapolycristallinité des matériaux à partir d’une mesure PED. Nous donnons des exemples d’applicationde cette méthode sur divers dispositifsPrecession electron diffraction (PED) is a recent technique used to minimize acquired diffractionpatterns dynamic effects. The primary intention of this PhD work is to improve PED (PrecessionElectron Diffraction) data analysis and treatment methodologies in order to measure the strain at thenanoscale. The strain measurement is intended to reach a 10-3 strain precision as well as usualmicroscopy techniques like high-resolution imaging. To this end, measurements were made with aJEOL 2010A with a Digistar Nanomegas precession module.The approach developed has been used and tested by measuring the strain in a Si/SiGe multilayeredreference sample with a known Ge Content. Strain measurements reached 1x10-4 sensitivity withexcellent finite element strain simulation agreement. This process has been also applied to measure thestrain in microelectronic InGaAs Quantum Well and an "Ω-gate" experimental transistor devices.The second approach developed has been made to provide a robust means of studying electrontransparent nanomaterial polycrystallinity with precession. Examples of applications of this analysismethod are shown on different devices
27
Grandfond, Antonin. "Etude de la fiabilité des mesures électriques par la microscopie à force atomique sur couches diélectriques ultra-minces : Développement d'une technique de pompage de charge résolue spatialement pour la caractérisation des défauts d'interface." Thesis, Lyon, INSA, 2014. http://www.theses.fr/2014ISAL0133/document.
Full textAbstract:
Les progrès rapides de la microélectronique sont liées à la miniaturisation du transistor MOS. Pour limiter les courants de fuite, SiO2 a déjà été remplacé par HfO2.mais de nouveaux diélectriques de grande constante diélectrique (high-k) devront être intégrés pour poursuivre cette progression. Le microscope à force atomique (AFM) en mode Conductive-AFM (C-AFM) est aujourd'hui un outil incontournable pour la caractérisation électrique des diélectriques en couche mince à l'échelle nanométrique. Dans nos travaux, nous avons cherché à étudier les limites du C-AM. Le C-AFM consiste à utiliser une pointe AFM comme électrode supérieure afin de faire des mesures de type I(V) ou des cartographies de courant. Nous avons cherché à identifier le phénomène qui conduit à la dégradation de la couche diélectrique par l'application d'une tension de pointe positive, matérialisée par la déformation de la surface. Nous avons montré qu'il s'agissait d'un effet thermique due à la forte densité de courant, ne s'apparentant pas à la DBIE observée sur dispositif, et pouvant aller jusqu'à la détérioration du substrat à l'interface. Ce phénomène, sans en être la conséquence, est largement favorisé par la présence d'eau. Ceci confirme qu'il est préférable de réaliser les caractérisations électriques sous ultra-vide malgré les contraintes expérimentales. Les études du diélectriques sont ainsi compromises puisque le mode de dégradation est en partie propre à la technique AFM et ne permet pas aisément d'extrapoler le comportement du matériau intégré dans un dispositif. De plus, l'étude statistique la dégradation de la couche (Weibull), couramment utilisée, est affectée par un biais d'interdépendance. De la même façon, la modélisation de la conduction à travers la couche doit être utilisée avec précaution, car la surface du contact électrique pointe-diélectrique demeure un paramètre incertain. La technique de pompage de charges permet de caractériser les pièges à l'interface oxyde/semi- conducteur en les sollicitant par l'application d'une tension de grille périodique. Elle permet d'extraire la densité d'état Dit(E) les sections efficaces de capture (σ(E)), mais ne donne pas d'information sur leur répartition spatiale. Nous avons donc adapté cette technique à la microscopie champ proche, la pointe AFM conductrice faisant office de grille. Sur des transistors dépourvus de grille spécialement préparés pour l’occasion, nous avons pu montrer la faisabilité de la technique, en accord satisfaisant avec les mesures macroscopiques. Nous mesurons un signal que nous associons à un courant pompé. Cependant, le signal est déformé comparativement aux mesures macroscopiques. Un modèle physique reste à développer puisque dans notre cas, les charges minoritaires doivent traverser depuis la source et le drain un espace non polarisé par la grille. Par la suite, un dispositif de cartographie des défauts d'interface, éventuellement résolue en énergie, pourra être développéThe rapid progress of the microelectronic is obtained by the strong reduction of the dimensions of the MOS transistor. In order to reduce the leakage currents SiO2 is nox replaced by HfO2, but new dielectrics with a high permittivity (high-k) will have to be integrated in the future so that the progession continues. The atomic force microscope (AFM) in Conductive-AFM (C-AFM) mode is an ideal tools for the electrical characterization of thin oxide films at the nanometric scale. In our work, we have tried to study the limits of the C-AFM. C-AFM consists in using an AFM tip as a top electrode in order to perform Intensity-Current (I-V) curves or mapping the current. We have tried and identify the phenomenon which lead to the degradation of the dielectric layer during the application of the positive voltage bias on the tip, which results in a deformation of the surface under study. We have shown that it is a thermal effect due to a large density of current, which is different from dielectric induced breakdown epitaxy (DBIE) observed on the devices, and which may even lead to the degradation of the susbstrate at the interface. This phenomon is favored by the presence of water on the surface although it is not its consequence. This confirms that such electrical measurements should be performed in ultra-high vacuum in spite of the consequences in terms of complexity of the measurement setup. As a consequence, the study of the dielectric material are questionned since the degradation process is partly due to the AFM technique itself and does not allow to extrapolate easily the behaviour of the integrated device. Moreover, the statistical study of the degradation of the layer (Weibull), commonly used, is affected by a bias (measurements are interdependent). In the same way, the modeling of the conduction through the layer must be questionned because the surface of the electrical contact between the tip and the dielectric layer remains a very variable parameter. The charge pumping technique, which consists in caracterizing the traps at the semiconductor / dielectric interface by filling/emptying them with the application of an alternating gate voltage. It allows to extract the states density (Dit(E) and the capture cross section (σ(E)) but does not provide any information about their repartition on the interface. So, we have adapted this technique to the scanning probe microscopy with the conducting AFM probe as a gate. Using gate-less transistors fabricated in the frame of this work, we have demonstrated the feasability of this technique with a satisfying agreement with macroscopic measurements. We are able to measure a signal that can be related to charge pumping. However, the signal is distorted compared to macroscopic measurements. Modeling is needed because in our case, minority carriers must travel from source to drain via a non polarised area. As a perspective, an energetically resolved method to map the interfacial defects might be developed
28
Alaeldine, Ali. "Contribution à l'étude des méthodes de modélisation de l'immunité électromagnétique des circuits intégrés." Phd thesis, INSA de Rennes, 2008. http://tel.archives-ouvertes.fr/tel-00355945.
Full textAbstract:
De nos jours, le développement rapide des systèmes électroniques complexes multiplie les sources de perturbations électromagnétiques, auxquelles un nombre de circuits actuels deviennent de plus en plus susceptibles. Il devient donc indispensable de prédire les comportements des circuits intégrés vis-à-vis de ces perturbations, qu'elles soient conduites ou rayonnées. Cette thèse propose donc une méthodologie de simulation de l'immunité conduite et rayonnée des circuits intégrés dans leur environnement. Les travaux ont été menés sur un circuit intégré multi-coeur précédemment utilisé pour l'étude des techniques de réduction des émissions parasites. Celui-ci a permis, en sus de la méthodologie déjà citée, d'identifier quelques règles de conception en vue d'une meilleure immunité électromagnétique. Le premier chapitre est consacré à l'étude des origines des perturbations électromagnétiques et de leurs influences sur le comportement des circuits intégrés, ainsi que des méthodes de mesure de la susceptibilité en modes conduit et rayonné, en harmonique et en transitoire. Les chapitres 2 et 3 présentent des modèles électriques complets pour la simulation de l'immunité en mode conduit d'un circuit intégré, respectivement en harmonique (DPI - Direct Power Injection) et en transitoire (VF-TLP - Very Fast Transmission Line Pulsing). Les pertes en puissance ainsi que le substrat du circuit intégré ont également été modélisés. Dans le chapitre 4, un modèle de simulation d'injection en champ proche (en mode rayonné) est introduit et validé par des mesures de susceptibilité effectuées sur des circuits en boîtier avec et sans couvercle. Enfin, l'utilisation de diverses techniques de réduction de l'émission parasite des circuits intégrés pour la diminution conjointe de leur susceptibilité en modes conduit et rayonné est étudiée et discutée dans le chapitre 5. Les perspectives de cette thèse couvrent la prédiction avant fonderie de l'immunité des circuits intégrés aux agressions externes ainsi que la fourniture de leurs modèles pour la simulation d'immunité au niveau carte et au niveau système.
29
Guillet, Bruno. "Lecture et contrôle faible bruit de température à très haute résolution : application à la mesure de bruit excédentaire, à la bolométrie résistive, et à la radiométrie à substitution électrique." Phd thesis, Université de Caen, 2003. http://tel.archives-ouvertes.fr/tel-00011373.
Full textAbstract:
Divers aspects de la radiométrie à substitution électrique sont abordés : la bolométrie résistive (bilan énergétique et modèle électrothermique), le bruit excédentaire d'un film mince d'YBCO dans la transition de phase et la régulation de température à haute résolution. L'électronique faible bruit avec porte-échantillon optimisé est dédiée à la thermométrie résistive et au contrôle de température avec perturbations calibrées de puissance de chauffage et corrélation de deux moniteurs de température observateurs indépendants. Des expériences en boucle ouvertes à 273K (thermomètres platine) et en boucle fermée à 90K (thermomètres YBCO) sont réalisées. Celles-ci donnent une dérive thermique de 0,1E-6K/s et des variations contrôlées de température de 30E-6Kp. Une résolution en température de 2,8E-6K est mesurée pour 0,83mA, une bande passante de 1Hz et 400s de mesure, et serait améliorée d'un facteur 700 pour 5mA. Un seuil de détection de 6pW est estimé pour le radiomètre (puissance incidente maximale de 1mW, 5mA et 250s).
30
Qin, Shiyu. "Effet électrique des contaminants métalliques dans les dispositifs microélectroniques avancés." Thesis, Aix-Marseille, 2016. http://www.theses.fr/2016AIXM4304/document.
Full textAbstract:
Dans ce travail faisant partie du projet FUI COMET (AAP9), nous avons dans un premier temps réalisé volontairement des contaminations métalliques pour différents contaminants (Ni, Mo, Cr, Fe, Au) à des doses maîtrisées soit en surface par spin coating, soit dans le volume par implantation ionique de wafers de silicium. Puis divers composants (diodes, transistor MOS ...) ont été fabriqués sur ces plaquettes contaminées.Ensuit, pour bien étudier l’impact de la contamination métallique sur des performances des composants, des caractérisations électriques ont été menées sur ces échantillons : caractéristiques Courant-Tension I(V), Capacité-Tension C(V) et ZERBST. La contamination surfacique par le nickel a présenté un impact important sur la dégradation de la durée de vie de génération des porteurs minoritaires. L’étude des caractéristiques I(V) sur des échantillons implantés par le molybdène a révélé une augmentation nette du courant inverse d’une diode Schottky avec un effet de dose cohérent. Les nombreuses mesures électriques sur les dispositifs fabriqués dans l’industrie (procédé MOS) sur des wafers contaminés volontairement par dépôt en solution sur la surface de silicium de Ni, Mo et Cr juste avant le début du procédé de grille ont montré l’absence d’influence significative de dégradation des performances des composants.Enfin, le logiciel SYNOPSYS SENTAURUS TCAD a été utilisé pour développer des modèles spécifiques permettant de reproduire l’impact des contaminants métalliques sur les caractéristiques ou la fiabilité des composantsIn this work which is part of the FUI project COMET (AAP9), intentional metallic contaminations have been realized for different contaminants (Ni, Mo, Cr, Fe, Au) either on the surface of silicon wafers by a spin-coating technique or in the bulk of silicon wafers by ion implantation. Then various devices (diodes, MOS transistor ...) were fabricated on these wafers contaminated.Secondly, in order to study the impact of metallic contamination on the performance of devices, some electrical characterizations have been carried out on these samples: Current-voltage characteristics I(V), Capacitance-Voltage C(V) and ZERBST. Surface contamination by nickel resulted in a significant impact on the degradation of the generation lifetime of minority carriers. The study of the characteristics I(V) on implanted samples by molybdenum showed that the reverse current of a Schottky diode increased with the concentration of contamination. The numerous electrical measurements on devices manufactured in the industry (MOS process) on wafers which have been contaminated intentionally by deposition solution on the silicon surface of Ni, Mo and Cr before the MOS process showed the absence of significant influence of degradation on the performances of devices.Finally, the software SYNOPSYS Sentaurus TCAD was used to develop the models to reproduce the impact of metallic contaminants on the electrical characteristics or reliability of the devices
31
Crattelet, Jonathan. "Conception et réalisation d'un microsystème pour la mesure d'encrassement organique, minéral et biologique dans les procédés - : intégration des régimes thermiques périodiques." Thesis, Toulouse, INSA, 2010. http://www.theses.fr/2010ISAT0028.
Full textAbstract:
Dans les industries de procédés, les opérations de pompage et de transformation sont fondamentales et omniprésentes. Durant ces opérations unitaires (incluant des transferts de chaleur, de matière et de quantités de mouvement), les produits évoluent (réactions chimiques et biochimiques, croissances microbiennes, traitements thermiques, etc.) induisant dans de nombreux cas des phénomènes d'encrassement avec des cinétiques et des intensités variables. Les recherches issues de l’INRA ont conduit à la mise au point d’un capteur d’encrassement basé sur une analyse thermique différentielle et locale. Ce dernier permet le contrôle en continu et en ligne du niveau d’encrassement d’un équipement et a été protégé par brevet. L’entreprise Neosens a acquis une licence d’exploitation exclusive sur ce brevet afin de développer et commercialiser le produit dont les limites sont maintenant connues.Dans ce travail, nous visons à atteindre deux objectifs majeurs en vue de répondre aux nouvelles problématiques posées. Le premier doit permettre la mise au jour d’un capteur d’encrassement en utilisant les technologies microsystèmes. Le second vise la validation d’un nouveau mode de fonctionnement et d’une méthode pour le contrôle de l’encrassement. Ce travail s'appuie naturellement sur les travaux antérieurs et les principales phases de recherche ont porté sur la conception, la réalisation et l'intégration d'éléments sensibles sur les bases technologiques des microsystèmes, l'intégration des régimes thermiques permanent et périodique associés au traitement en ligne du signal et à la validation expérimentale aux échelles laboratoire, pilote et industrielles des géométries et configurations nouvelles.Les travaux de recherche ont permis de fiabiliser et d’améliorer considérablement les performances métrologiques. Le microsystème réalisé apparaît comme complémentaire du capteur existant en termes de limites de détection et de quantificationIn industrial processes including agro and bioprocess, fouling is considered to be a complex and misunderstood phenomenon. Unit operations (including heat, mass and momentum transfers) are carried out in continuous, batch or fed-batch processes. During these operations, the products may evolve (chemical and biochemical reactions, microorganisms growth and activity, etc.) and fouling may occur with a wide range of kinetics from minutes up to years and dimensions from micrometers up to centimeters. Research issued from INRA led to develop a fouling sensor based on local differential thermal analysis and to patent this system. The device enables on-line and continuous monitoring of fouling propensity. Neosens company acquired an exclusive licence and develop and commercialize the sensor whose operating limits are known. In this work, our scientific and technological objectives are to break new locks through: (i) the realization of a fouling sensor based on microsystems technologies, (ii) the investigation and validation of an alternative thermal working mode and a method for fouling monitoring. Based on the previous work, our research deals with conception, realisation and integration of components based on microsystems technologies, integration of permanent and periodic thermal regimes with on-line data treatment and experimental validation at laboratory, pilot-plant and industrial scales for new geometries and configurations.This work led to metrology improvement and reliability. The resulting microsensor seems to be a complement of previous sensor regarding detection and quantification limits
32
Diop, Mamadou Diobet. "Contribution à l'étude mécanique et électrique du contact localisé : Adaptation de la nanoidendentation à la micro-insertion." Phd thesis, Ecole Nationale Supérieure des Mines de Saint-Etienne, 2009. http://tel.archives-ouvertes.fr/tel-00467529.
Full textAbstract:
Pour l'intégration 3D, le procédé d'interconnexion par flip chip est très utilisé. Le principal inconvénient de ce procédé est l'utilisation de traitement complémentaire des puces avant leur assemblage. Pour résoudre ce problème, a été développé, un nouveau procédé d'interconnexion par micro-insertion de micro-cylindres de nickel appelés micro-inserts directement dans les zones de connexion des puces en aluminium. Cependant, il existe trop d'interrogations sur la fiabilité des interconnexions réalisées. Afin de répondre à certaines de ces interrogations ce travail de thèse présente une étude localisée de l'insertion d'un micro-insert de nickel isolé dans un film d'aluminium. L'étude de l'insertion a été effectuée grâce à la modification de la technique de nanoindentation. Ceci a permis de mettre en évidence les modes de déformation des matériaux en contact pour différents diamètres et différentes forces maximales et de mesurer en parallèle la résistance de contact électrique.
33
Tournier, Eric. "Conception et intégration silicium de circuits et SoC analogiques et numériques micro-ondes appliqués à la synthèse agile de fréquences." Habilitation à diriger des recherches, Université Paul Sabatier - Toulouse III, 2010. http://tel.archives-ouvertes.fr/tel-00629717.
Full textAbstract:
Cette habilitation à diriger des recherches résume la majeure partie des activités que nous avons menées dans le domaine des systèmes communicants hautes fréquences, et qui nous ont permis d'en explorer l'élément central "synthèse de fréquences", dans ses déclinaisons intégrées sur silicium, véritables lignes directrices de nos travaux. Si la synthèse de fréquences est essentielle, c'est qu'elle permet aux différents standards de communication actuels (WiFi, Bluetooth, ZigBee, ...) et futurs (Wireless-HD, ...) d'exister et de cohabiter, de commuter entre les canaux des différents utilisateurs, et dans certaines techniques d'étalement de spectre, d'assurer des sauts de fréquences ultra rapides. De multiples aspects ont été abordés, dont l'originalité réside dans le croisement des approches analogiques, numériques, mixtes, basses et hautes fréquences, impliquant les niveaux composants, circuits et systèmes, depuis l'optimisation très ciblée de fonctions élémentaires jusqu'à une application de métrologie de bruit de phase totalement atypique car entièrement intégrée et reconfigurable, en passant par la remise en question d'architectures habituelles de synthèse visant à en résoudre certains défauts récurrents. En tout premier lieu, nous avons mené une activité de conception analogique " classique " d'oscillateurs intégrés, que notre participation à un projet européen nous a permis de coupler pour la première fois à des résonateurs à ondes acoustiques de volume (BAW) très sélectifs dans une approche SoC "above-IC" à 5 GHz. Ils ont affiché des performances en bruit de phase à l'état de l'art au moment de leur publication. À côté de cela, nous avons développé des activités autour de la boucle à verrouillage de phase (PLL), fonction complexe standard des synthèses de fréquences. Avec elles, nous avons pu mettre en oeuvre des techniques de conception originales dans la numérisation haute fréquence des fonctions de la boucle, diviseurs, comparateurs phase/fréquence et filt res, ce qui nous a permis de dépasser certaines limitations au regard des technologies standards utilisées, en termes de chemins critiques, de parasites et de fréquences de fonctionnement notamment. En nous intéressant à la numérisation du dernier bloc de la PLL, l'oscillateur contrôlé en tension (VCO), nous nous sommes tournés vers le synthétiseur de fréquences digital direct (DDS). C'est avec cette fonction, dont le domaine d'application se révéla bien plus large que le seul oscillateur numérique (NCO), que nous avons pu apporter les solutions les plus singulières, voire les plus osées, en totale rupture avec les habitudes du domaine basse fréquence dont elle est issue. Nous avons ainsi été les premiers à proposer une architecture basse consommation de plusieurs milliers de transistors et fonctionnant au-delà de la gamme RF (6 GHz) sur une technologie pourtant grand public. Un brevet nous a également permis de mettre en valeur un fonctionnement spécial du DDS, capable de lui faire générer facilement des impulsions ultra-large bande (UWB). Dans une dernière partie, nous avons abordé les systèmes de mesure sur puce, et en particulier la mesure intégrée de bruit de phase, paramètre dont la minimisation est essentielle à la qualité des systèmes communicants. Nous avons montré qu'il était possible de concevoir sur une technologie courante des fonctions analogiques d'instrumentation dont la contribution minime en bruit a pu permettre la création d'un banc de mesure de bruit de phase reconfigurable totalement intégré. Les déclinaisons de ce banc, décrites dans un brevet, le rendent capable aussi bien de mesurer le bruit de phase de sources de fréquences que celui résiduel de quadripôles. Nul doute que les micro et nano systèmes hétérogènes multiphysiques du futur sauront tirer bénéfice de tels bancs de mesure miniatures intégrés, autorisant un traitement du signal des plus fidèle car effectué "au plus proche" des différents capteurs à interroger. Notre contribution s' est toujours voulue volontairement appliquée, en gardant à l'esprit certaines notions élémentaires telles que le coût et la consommation raisonnés des techniques et technologies mises en oeuvre, que la quête de l'innovation et de l'excellence doit malgré tout motiver, mais que le Graal de la performance ultime peut facilement faire oublier.
34
Fernandez, Thomas. "Contribution à l'évaluation de la technique de génération d'harmonique par faisceau laser pour la mesure des champs électriques dans les circuits intégrés (EFISHG)." Thesis, Bordeaux 1, 2009. http://www.theses.fr/2009BOR13846/document.
Full textAbstract:
Ce travail contribue à l’évaluation de la technique de génération de seconde harmonique induite par un champ électrique quasi statique, ou technique EFISHG, appliquée au domaine de la microélectronique. Une description du principe de la technique EFISHG, basé sur l’optique non linéaire, permet d’appréhender l’origine physique de cette méthode. Un état de l’art a permis d’identifier deux champs d’applications liés à la microélectronique : l’analyse de défaillance, via la mesure en temps de réelle des variations de champs électriques internes dans les circuits intégrés, et la fiabilité par l’étude du piégeage de charges à l’interface Si/SiO2 et de la dégradation dite de « Negative Bias Temperature Instability » ou NBTI. Ce manuscrit présente les différentes étapes qui ont permis l’élaboration d’un banc de test en vue de l’évaluation de l’applicabilité de la technique EFISHG à ces problématiques. Les résultats expérimentaux obtenus avec ce montage ont permis de mettre en avant les possibilités qu’offre la technique EFISHG à caractériser et à accélérer le vieillissement NBTIThis work concerns the elaboration of an industrial method for Single Event Effect (SEE) sensitivity testing on integrated circuits. The concerned SEEs are those produced by heavy ions and are mainly Single Event Upset (SEU) and Single Event Latchup (SEL). The original test approach chosen in this study relies on the use of infrared laser pulses striking the backside of the tested device. Laser pulse and heavy ion interaction with semiconductor materials are described and a presentation of the particle accelerator test and some former laser test methods is also given. Advantages and drawbacks of those two techniques are discussed. The developed experimental setup uses a near infrared fiber coupled Neodyme/YAG pulsed laser. Its different elements are described. Using this tool to characterise the SEU sensitivity of several modern SRAMs has allowed to define a test methodology. Its efficiency is discussed and illustrated by different experimental results
35
Denneulin, Thibaud. "Holographie électronique en champ sombre : une technique fiable pour mesurer des déformations dans les dispositifs de la microélectronique." Phd thesis, Université de Grenoble, 2012. http://tel.archives-ouvertes.fr/tel-00844107.
Full textAbstract:
Les contraintes font maintenant partie des " boosters " de la microélectronique au même titre que le SOI (silicium sur isolant) ou le couple grille métallique / diélectrique haute permittivité. Appliquer une contrainte au niveau du canal des transistors MOSFETs (transistors à effet de champ à structure métal-oxyde-semiconducteur) permet d'augmenter de façon significative la mobilité des porteurs de charge. Il y a par conséquent un besoin de caractériser les déformations induites par ces contraintes à l'échelle nanométrique. L'holographie électronique en champ sombre est une technique de MET (Microscopie Électronique en Transmission) inventée en 2008 qui permet d'effectuer des cartographies quantitatives de déformation avec une résolution spatiale nanométrique et un champ de vue micrométrique. Dans cette thèse, la technique a été développée sur le microscope Titan du CEA. Différentes expériences ont été réalisées afin d'optimiser la préparation d'échantillon, les conditions d'illumination, d'acquisition et de reconstruction des hologrammes. La sensibilité et la justesse de mesure de la technique ont été évaluées en caractérisant des couches minces épitaxiées de Si_{1-x}Ge_{x}/Si et en effectuant des comparaisons avec des simulations mécaniques par éléments finis. Par la suite, la technique a été appliquée à la caractérisation de réseaux recuits de SiGe(C)/Si utilisés dans la conception de nouveaux transistors multi-canaux ou multi-fils. L'influence des phénomènes de relaxation, tels que l'interdiffusion du Ge et la formation des clusters de β-SiC a été étudiée. Enfin, l'holographie en champ sombre a été appliquée sur des transistors pMOS placés en déformation uniaxiale par des films stresseurs de SiN et des sources/drains de SiGe. Les mesures ont notamment permis de vérifier l'additivité des deux procédés de déformation.
36
Faurax, Olivier. "Méthodologie d'évaluation par simulation de la sécurité des circuits face aux attaques par faute." Aix-Marseille 2, 2008. http://theses.univ-amu.fr.lama.univ-amu.fr/2008AIX22106.pdf.
Full textAbstract:
Les circuits microélectroniques sécuritaires sont de plus en plus présents dans notre quotidien (carte à puce, carte SIM) et ils renferment des informations sensibles qu’il faut protéger (numéro de compte, clé de chiffrement, données personnelles). Récemment, des attaques sur les algorithmes de cryptographie basées sur l’utilisation de fautes ont fait leur apparition. L’ajout d’une faute lors d’un calcul du circuit permet d’obtenir un résultat faux. À partir d’un certain nombre de résultats corrects et de résultats faux correspondants, il est possible d’obtenir des informations secrètes et dans certains cas des clés cryptographiques complètes. Cependant, les perturbations physiques utilisées en pratique (impulsion laser, radiations, changement rapide de la tension d’alimentation) correspondent rarement aux types de fautes nécessaires pour réaliser ces attaques théoriques. Dans ce travail, nous proposons une méthodologie pour tester les circuits face aux attaques par faute en utilisant de la simulation. L’utilisation de la simulation permet de tester le circuit avant la réalisation physique mais nécessite beaucoup de temps. C’est pour cela que notre méthodologie aide l’utilisateur à choisir les fautes les plus importantes pour réduire significativement le temps de simulation. L’outil et la méthodologie associée ont été testés sur un circuit cryptographique (AES) en utilisant un modèle de faute utilisant des délais. Nous avons notamment montré que l’utilisation de délais pour réaliser des fautes permet de générer des fautes correspondantes à des attaques connuesMicroelectronic security devices are more and more present in our lives (smartcards, SIM cards) and they contains sensitive informations that must be protected (account number, cryptographic key, personal data). Recently, attacks on cryptographic algorithms appeared, based on the use of faults. Adding a fault during a device computation enables one to obtain a faulty result. Using a certain amount of correct results and the corresponding faulty ones, it is possible to extract secret data and, in some cases, complete cryptographic keys. However, physical perturbations used in practice (laser, radiations, power glitch) rarely match with faults needed to successfully perform theoretical attacks. In this work, we propose a methodology to test circuits under fault attacks, using simulation. The use of simulation enables to test the circuit before its physical realization, but needs a lot of time. That is why our methodology helps the user to choose the most important faults in order to significantly reduce the simulation time. The tool and the corresponding methodology have been tested on a cryptographic circuit (AES) using a delay fault model. We showed that use of delays to make faults can generate faults suitable for performing known attacks
37
Gribaldo, Sébastien. "Modélisation non-linéaire et en bruit de composants micro-ondes pour applications à faible bruit de phase." Phd thesis, Université Paul Sabatier - Toulouse III, 2008. http://tel.archives-ouvertes.fr/tel-00339514.
Full textAbstract:
Cette thèse présente tout d'abord le travail effectué sur la modélisation non-linéaire et en bruit d'amplificateurs micro-ondes appliquée à la conception d'oscillateurs à très haute pureté spectrale. Les composants actifs faisant l'objet d'une caractérisation en bruit en régime nonlin éaire et d'une optimisation en bruit de phase, sont des transistors SiGe. Le but de ce travail est principalement de comprendre comment modéliser le bruit dans ces transistors en fonctionnement non-linéaire afin de calculer de fa¸con précise le niveau de bruit de phase des amplificateurs utilisés dans une boucle d'oscillation. Cette modélisation fine nous permet de concevoir un amplificateur en bande X présentant une performance en bruit de phase très intéressante pour une application d'oscillateur. De plus, la topologie utilisée pour cet amplificateur est des plus simples car n'utilisant que deux transistors en cascade. Nous obtenons ainsi un très bon compromis gain/bruit de phase. Un autre problème concerne l'application de ces mêmes techniques de caractérisation et de modélisation aux résonateurs FBAR et SMR. Ces résonateurs sont utilisés depuis peu pour la réalisation de sources hyperfréquences intégrées de grande qualité. Ils apportent cependant leur propre contribution de bruit au système, et doivent faire l'objet d'une approche de modélisation non-linéaire et en bruit. Ce manuscrit de thèse présente tout d'abord les différentes techniques de mesure de bruit des composants actifs, qu'il s'agisse de transistors ou encore de résonateurs intégrés. Il décrit ensuite des techniques de modélisation de composants en régime non-linéaire, incluant les sources de bruit. La conception et l'optimisation d'un amplificateur à faible bruit de phase est ensuite détaillée. Cet amplificateur en technologie hybride présente une excellente performance en bruit de phase pour une consommation réduite. Enfin, les techniques de mesures et de modélisation précédemment décrites sont appliquées aux résonat eurs SMR et FBAR afin d'extraire leur contributions en bruit, ainsi qu'un modèle non-linéaire et en bruit de ces composants. Ce travail démontre ainsi la faisabilité d'une modélisation fine du bruit en régime nonlin éaire. Celle-ci peut être très utile pour concevoir et optimiser des circuits destinés à être intégrés dans des sources stables ou ultrastables, que ce soit pour des applications tempsfr équence pour lesquelles une très haute pureté spectrale est nécessaire, ou pour des applications MMIC où la pureté spectrale et le fort niveau d'intégration doivent être obtenu simultanément.
38
Hüe, Florian. "Mesures de déformations dans des dispositifs de la microélectronique par microscopie électronique en transmission en haute résolution et holographie en champ sombre." Toulouse 3, 2008. http://thesesups.ups-tlse.fr/325/.
Full textAbstract:
Les matériaux cristallins sous contrainte font aujourd'hui partie intégrante des dispositifs de la microélectronique car ils offrent une amélioration considérable de la mobilité des porteurs dans les zones actives. Dans un premier temps, nous avons développé l'analyse de phases géométriques (GPA) d'images en haute résolution (HREM), en étudiant des couches minces de silicium en contrainte biaxiale sur des pseudo-substrats de SiGe. Les résultats obtenus pour différentes gammes de Si1-xGex et différentes épaisseurs de films minces, comparés à des simulations par éléments finis (FEM), ont permis d'optimiser cette méthode. La précision sur la mesure des déformations atteint 0,2% et le champ de vue 200 nm x 200 nm. Mesures expérimentales et simulations FEM ont également permis de quantifier l'effet de relaxation des lames minces de microscopie. L'étude d'un système plus complexe, un p-MOSFET, a montré la possibilité de cartographier pour la première fois les champs de déformations en deux dimensions avec une résolution spatiale pouvant atteindre 2 nm. Cette thèse présente également, dans un second temps, une nouvelle méthode développée au sein du CEMES-CNRS : l'holographie en champ sombre. Cette technique, nécessitant un canon à émission de champ et un biprisme électrostatique, permet de réaliser des franges d'interférences, entre une onde diffractée par un réseau cristallin parfait et une onde diffractée par un réseau déformé. Ainsi, il devient possible de cartographier les déformations sur un très large champ de vue (500 nm x 2 µm) avec une meilleure précision qu'en haute résolution : 0,02%Strained silicon is now an integral feature of microelectronic devices due to the associated enhancement in carrier mobility. The general aim of this thesis is to explore how transmission electron microscopy can be used to measure strain in such systems. We show in particular how Geometric Phase Analysis (GPA) of High Resolution Electron Microscopy images (HREM) can be used to study thin layers of strained silicon grown upon virtual substrates of Si1-xGex. By studying different virtual substrate compositions and different layer thicknesses we have optimized the technique and evaluated its accuracy and reliability. Accuracy in strain measurement can reach 0. 2% for fields of view of 200 nm x 200 nm. The detailed comparison of experimental measurements and finite element simulations allows the quantification of thin foil relaxation for TEM lamellas. We show, for the first time, that strain can be mapped in two dimensions in an actual device, a p-MOSFET, with a spatial resolution of 2 nm. The second part concerns a new method developed in the CEMES-CNRS laboratory: dark-field holography. With the aid of a field emission gun and a biprism, interferometric fringes are created between a diffracted wave coming from a perfect crystal and a diffracted wave coming from a distorted area. Analysis of the hologram allows us to determine strain. Very large field of view (500 nm by 2 µm) can be obtained with an even better precision than HREM: 0. 02%. Finally, the complementarity of the two techniques is demonstrated through the study of various systems such as multichannel, uniaxial compressed p-MOSFETs (SiGe) with different channel lengths or uniaxial tensile strained n-MOSFETs (Si:C)
39
Valade, Charles. "Développement d'une méthodologie adaptée à l'industrie microélectronique pour la reconstruction topographique par imagerie SEM à faisceau inclinable." Thesis, Université Grenoble Alpes, 2020. http://www.theses.fr/2020GRALT015.
Full textAbstract:
Avec l’avancée des technologies de la microélectronique, l’architecture des composants électroniques devient de plus en plus compliquée. Or, la connaissance des caractéristiques dimensionnelles des structures réalisées est importante pour pouvoir comprendre et optimiser le comportement de ces composants. C’est pourquoi il existe un besoin de développer des méthodes de mesure tridimensionnelles rapides et non destructives.Le microscope électronique à balayage (SEM) est largement utilisé pour réaliser des mesures dimensionnelles car il répond aux problématiques de rapidité et de non-destructivité. Cependant l’obtention d’informations tridimensionnelles quantitatives et précises est un challenge.Grâce à un microscope électronique dont le faisceau électronique peut être incliné, il est possible d’obtenir des images à différents angles de vue. A partir de l’analyse de ces images, la hauteur et l’angle des flancs du motif observé peuvent être déterminés géométriquement.Cependant, l’imagerie électronique étant le résultat des interactions électrons-matière, il est important de comprendre l’origine de la formation des images SEM, pour pouvoir les analyser correctement. C’est pourquoi une étude a été menée grâce à un logiciel de simulation physique pour observer et comprendre l’impact de la topographie d’un motif sur l’image SEM résultante.A partir de ces observations, des métriques ont été créées sur les images SEM pour les analyser quantitativement. Un modèle linéaire a ensuite été créé grâce aux simulations physiques pour estimer les grandeurs topographiques à partir de ces métriques. Il a ensuite été calibré sur des mesures SEM réelles, en les comparant à des mesures tridimensionnelles de référence par microscopie à force atomique (AFM). Ce modèle a été créé pour la reconstruction de motifs de type "ligne" en silicium gravé. Grâce à ce modèle, des reconstructions de motifs réelles ont été réalisées. Enfin un travail sur la création d’un modèle pour les motifs de type "tranchée" et "dense" en silicium gravé a été initiéWith the advancement of microelectronics technologies, the architecture of electronic components is becoming increasingly complicated. However, knowledge of the dimensional characteristics of the structures is important in order to be able to understand and optimize the behavior of these components. This is why there is a need to develop rapid, non-destructive three-dimensional measurement methods.The scanning electron microscope (SEM) is widely used to carry out dimensional measurements because it responds to the problems of speed and non-destructivity. However, obtaining quantitative and precise three-dimensional information is a challenge.Thanks to an electron microscope whose electron beam can be tilted, it is possible to obtain images at different viewing angles. From the analysis of these images, the height and the sidewall angles of the observed pattern can be determined geometrically.However, since electronic imaging is the result of electron-matter interactions, it is important to understand the origin of the formation of SEM images, in order to be able to analyze them correctly. This is why a study was carried out using physical simulation software to observe and understand the impact of the topography of a pattern on the resulting SEM image.From these observations, metrics were created on the SEM images to analyze them quantitatively.A linear model was then created using physical simulations to estimate the topographic quantities from these metrics. It was then calibrated on real SEM measurements, by comparing them to three-dimensional reference measurements by atomic force microscopy (AFM). This model was created for the reconstruction of “line” type patterns in etched silicon. Thanks to this model, reconstructions of real patterns were made. Finally, work was started on the creation of a model for "trench" and "dense" type patterns in etched silicon
40
Montaner, Denis. "Investigations optiques submicroniques par microscopie à saut de phase et par microscopie à glissement de franges (nanoscopie) des défauts dans les couches minces et les dispositifs microélectroniques." Montpellier 2, 1993. http://www.theses.fr/1993MON20120.
Full textAbstract:
Deux nouvelles techniques non destructives de caracterisation des materiaux semiconducteurs sont presentees. La microscopie a saut de phase ainsi que la microscopie a glissement de franges sont deux methodes optiques basees sur l'interferometrie. Leurs caracteristiques complementaires ont permis de les regrouper sur un meme instrument qui permet, grace a un systeme de traitement d'images par ordinateur, de cartographie la surface de couches minces ou des composants microelectroniques. Une comparaison de ces methodes ses presentee et des exemples d'applications illustrent les proprietes de ces techniques. Les problemes de l'interferometrie en lumiere monochromatique et en lumiere blanche qui sont abordes introduisent le besoin d'un logiciel de simulation de ces phenomenes. Les premiers resultats de simulation sont presentes et discutes dans le but d'optimiser les performances du systeme
41
Vignetti, Matteo Maria. "Development of a 3D Silicon Coincidence Avalanche Detector (3D-SiCAD) for charged particle tracking." Thesis, Lyon, 2017. http://www.theses.fr/2017LYSEI017/document.
Full textAbstract:
L’objectif de cette thèse est de développer un détecteur innovant de particules chargées, dénommé 3D Silicon Coincidence Avalanche Detector (3D-SiCAD), réalisable en technologie silicium CMOS standard avec des techniques d’intégration 3D. Son principe de fonctionnement est basé sur la détection en "coïncidence" entre deux diodes à avalanche en mode "Geiger" alignées verticalement, avec la finalité d’atteindre un niveau de bruit bien inférieur à celui de capteurs à avalanche standards, tout en gardant les avantages liés à l’utilisation de technologies CMOS; notamment la grande variété d’offres technologiques disponibles sur le marché, la possibilité d’intégrer dans un seul circuit un système complexe de détection, la facilité de migrer et mettre à jour le design vers une technologie CMOS plus moderne, et le faible de coût de fabrication. Le détecteur développé dans ce travail se révèle particulièrement adapté au domaine de la physique des particules de haute énergie ainsi qu’à la physique médicale - hadron thérapie, où des performances exigeantes sont demandées en termes de résistance aux rayonnements ionisants, "material budget", vitesse, bruit et résolution spatiale. Dans ce travail, un prototype a été conçu et fabriqué en technologie HV-CMOS 0,35µm, en utilisant un assemblage 3D de type "flip-chip" avec pour finalité de démontrer la faisabilité d’un tel détecteur. La caractérisation du prototype a finalement montré que le dispositif développé permet de détecter des particules chargées avec une excellente efficacité de détection, et que le mode "coïncidence" réduit considérablement le niveau de bruit. Ces résultats très prometteurs mettent en perspective la réalisation d’un système complet de détection CMOS basé sur ce nouveau conceptThe objective of this work is to develop a novel position sensitive charged particle detector referred to as "3D Silicon Coincidence Avalanche Detector" (3D-SiCAD). The working principle of this novel device relies on a "time-coincidence" mode detection between a pair of vertically aligned Geiger-mode avalanche diodes, with the aim of achieving negligible noise levels with respect to detectors based on conventional avalanche diodes, such as Silicon Photo-Multipliers (SiPM), and, at the same time, providing single charged particle detection capability thanks to the high charge multiplication gain, inherent of the Geiger-mode operation. A 3D-SiCAD could be particularly suitable for nuclear physics applications, in the field of High Energy Physics experiments and emerging Medical Physics applications such as hadron-therapy and Proton Computed Tomography whose future developments demand unprecedented figures in terms of material budget, noise, spatial resolution, radiation hardness, power consumption and cost-effectiveness. In this work, a 3D-SiCAD demonstrator has been successfully developed and fabricated in the Austria Micro-Systems High-Voltage 0.35 μm CMOS technology by adopting a “flip-chip” approach for the 3D-assembling. The characterization results allowed demonstrating the feasibility of this novel device and validating the expected performances in terms of excellent particle detection efficiency and noise rejection capability with respect to background counts
42
Demolliens, Antoine. "Apport de la microscopie électronique en transmission à l'étude des mémoires non volatiles de nouvelle génération." Phd thesis, Université du Sud Toulon Var, 2009. http://tel.archives-ouvertes.fr/tel-00646295.
Full textAbstract:
Les progrès de la microélectronique imposent de faire évoluer les mémoires vers des dispositifs rapide et à haute densité d'intégration. Cependant, l'obtention de produits fiables passe en premier lieu par le développement des procédés de fabrication, la compréhension des problèmes de fiabilité et l'analyse physique de défaillances. Les travaux réalises durant cette thèse portent ainsi sur l'analyse de défauts et la caractérisation physique de cellules mémoires par microscopie électronique en transmission. Quatre thèmes de recherche ont été abordés. Le premier porte sur l'étude des dégradations microstructurales de cellules EEPROM produites par la société STMicroelectronics après sollicitations électriques et thermiques. Ensuite, l'architecture innovante SQeRAM, développée par STMicroelectronics, a été caractérisée, le but étant d'appréhender la microstructure des zones de stockage de charges, et de comprendre l'origine physique des performances en rétention de ces dispositifs. Une collaboration avec Crocus Technology nous a permis ensuite de participer au développement des procédés de fabrication d'une nouvelle génération de mémoires magnétorésistives (TA-MRAM). Ici, la microstructure de différents empilements magnétiques constituant les éléments de mémorisation de ces dispositifs a été caractérisée. Enfin, le dernier axe de recherche abordé concerne une nouvelle génération de mémoires macromoléculaires non volatiles à commutation de résistance basée sur le complexe organométallique CuTCNQ et sa croissance dans des structures d'interconnexion a été étudiée selon divers procédés développés à l'IMEC et à l'Université technique d'Aachen
43
El, Kalioubi Ismail. "Développement de la technique de scattérométrie neuronale dynamique." Thesis, Université Grenoble Alpes (ComUE), 2015. http://www.theses.fr/2015GREAT033/document.
Full textAbstract:
Avec une réduction de la taille des composants en constante progression, le domaine de la microélectronique, et d'une manière plus globale, le domaine de la nanofabrication se doit de posséder des outils de métrologie dimensionnelle performants. L'amélioration de points pertinents comme la rapidité, la précision et la répétabilité devrait permettre un suivi en temps réel de l'évolution des procédés et ainsi améliorer les rendements de production tout en limitant les pertes imputables aux dérives des procédés. Dans ce cadre, la scattérométrie, technique optique de métrologie dimensionnelle basée sur l'analyse de la lumière diffractée, a montré, suivant les cas, des capacités à répondre aux exigences des applications temps réel. Elle se décompose en une phase de mesure, effectuée par un dispositif expérimental (ellipsomètre dans notre cas) et une phase de résolution de problème inverse. La méthode utilisée pour traiter cette dernière phase conditionne la compatibilité avec le temps réel. La méthode des bibliothèques et une méthode utilisant des réseaux de neurones artificiels présentent les qualités requises. La première a déjà été validée pour le suivi d'un procédé de gravure en microélectronique et la seconde a été testée uniquement en statique à la suite d'une étape technologique. Cette thèse a pour but d'évaluer l'apport des réseaux de neurones en scattérométrie dynamique. Basée sur des critères qualitatifs et quantitatifs, cette étude souligne également la difficulté de comparer avec objectivité les différentes techniques de métrologie. Ces travaux dressent également une comparaison minutieuse de ces deux méthodes adaptées au temps réel afin d'en dégager les spécificités de fonctionnement. Enfin, la scattérométrie par l'approche des réseaux de neurones est étudiée dans le cas de la gravure de résine par plasma. En effet, il s'agit d'un procédé de fabrication en microélectronique pour lequel le contrôle in-situ est un enjeu important dans le futurThe decrease of the components size has been widely witnessed in the past decades. Hence, microelectronic field, and more generally speaking, nanofabrication requires very efficient dimensional metrology tools. The improvement of relevant points like the speed, the accuracy and the repeatability of the tool will allow real time process monitoring and thus enhance the production yield while restricting the waste due to process drift. In this framework, scatterometry, an optical dimensional metrology technique based on the analysis of the diffracted light, has proven its ability to meet real time applications requirements. It is composed of a measuring phase, done by an experimental setup (ellipsometer in our case) and an inverse problem resolution phase. The chosen method used in order to process this last step determines the compatibility with real time. Library method and a method based on artificial neural networks possess the required qualifications. The first one has already been validated for etching process monitoring in microelectronics and the second one has been validated only on static cases after a technological step. This PhD involves assessing neural networks for dynamic scatterometry. Based on qualitative and quantitative criteria, this study underlines the difficulty of comparing different metrology techniques objectively. This work draws up a meticulous comparison of these two real time adapted methods in order to bring out their working specifications. Finally, scatterometry using neural networks is studied on a resist etching plasma case. In fact, this is a microelectronic fabrication process for which in-situ control is of an important concern in the future
44
Bérubé, Benoit-Louis. "Développement d'une technologie NMOS pour la conception de fonctions électroniques avancées." Mémoire, Université de Sherbrooke, 2010. http://savoirs.usherbrooke.ca/handle/11143/1567.
Full textAbstract:
Ce mémoire de maîtrise présente le développement d'une technologie NMOS utilisée en enseignement au 1er et 2e cycle et comme preuve de concepts en recherche à l'Université de Sherbrooke. Le développement est basé sur la technologie JOPE à 6 masques utilisée en enseignement depuis les années 90. Le but de ce projet est d'optimiser ce procédé pour augmenter la reproductibilité des circuits et la densité d'intégration. Les problèmes de JOPE sont une forte résistivité de couche du polySi, une grande résistivité des contacts aluminium/polySi et aluminium/zone active ainsi qu'une grande fluctuation de la tension de seuil des transistors. Le procédé de fabrication JOPE a été optimisé pour créer JOPE2 afin d'améliorer les propriétés physiques des composantes et atteindre les objectifs fixés. Des circuits ont été fabriqués contenant des structures de caractérisations et des circuits numériques et analogiques conçus avec une règle de longueur de grille minimale de 2 [micro]m. La résistivité du polySi de JOPE2 est diminuée d'un facteur 5 en augmentant la température de déposition de la couche par LPCVD et en ajoutant une implantation ionique dédiée en plus de celle déjà prévue avec le procédé autoaligné pour les sources/drains. De cette façon, la résistivité des contacts aluminium à polySi est diminuée d'un facteur 10. La résistivité des contacts aluminium à zone active est diminuée d'un facteur 20 en augmentant la dose d'implantation ionique des sources/drains. JOPE2, tout comme JOPE, présente une variation importante de la tension de seuil causée par les charges d'interfaces Si/SiO[indice inférieur 2] et la variation de la résistivité du substrat utilisée (1 à 10 [oméga]-cm). Le faible rendement du procédé, évalué à 47 %, est causé par la faible stabilité des contacts, la grande densité de défauts et les limitations en ce qui a trait à l'alignement des masques. Pour faire suite à ce projet, un procédé NMOS à 3 [micro]m est recommandé afin d'augmenter le rendement en diminuant l'impact des défauts, améliorant la stabilité des contacts et en augmentant la qualité de l'alignement. De plus, pour augmenter la stabilité de la tension de seuil il est recommandé d'utiliser des tranches hautes résistivité. Le procédé recommandé devrait permettre de fabriquer des circuits complexes basés sur des transistors NMOS avec un rendement de 80 %.
45
Baldé, Mamadou Saliou. "Etude et développement de microtechnologies sur substrat papier : application à la structuration d'AL2O3 poreux pour la faisabilité d'un capteur d'humidité." Thesis, Montpellier 2, 2013. http://www.theses.fr/2013MON20065.
Full textAbstract:
L'objectif premier de ce projet est la mise au point de procédés de fabrication microélectroniques/microtechnologiques compatibles avec l'utilisation d'un support papier. Pour cela, des techniques comme l'évaporation thermique sous vide, la photolithographie, l'électrodéposition et l'anodisation d'aluminium ont été développées et adaptées à ce support. Des bancs de caractérisations structurels, électriques et flexibles ont été aussi mis en œuvre pour étudier la fiabilité des couches déposées sur un tel substrat. En application, un capteur d'humidité à base d'oxyde d'aluminium flexible a été fabriqué et les tests en humidité ont montré d'excellents résultats permettant de valider le travail effectuéThe primary objective of this project is the implementation of microelectronics/microtechnology processes compatible with the use of paper-based substrate. For this purpose, techniques such as thermal vacuum evaporation, photolithography, electroplating and anodizing aluminum have been developed and adapted to this substrate. Structural, electrical and flexible characterizations benches have also been implemented to study the reliability of the layers deposited on such substrate. A moisture sensor based on flexible aluminum oxide was made and humidity tests have shown excellent results which validate the work
46
Martin, Simon. "Caractérisation électrique multi-échelle d'oxydes minces ferroélectriques." Thesis, Lyon, 2016. http://www.theses.fr/2016LYSEI145/document.
Full textAbstract:
Les matériaux ferroélectriques sont des matériaux qui possèdent une polarisation spontanée en l'absence de champ électrique, leur conférant plusieurs propriétés intéressantes du point de vue des applications possibles. La réduction de l'épaisseur des couches ferroélectriques vers des films minces et ultra-minces s'est avérée nécessaire notamment en vue de leur intégration dans les dispositifs de la micro et nano-électronique. Cependant, cette diminution a fait apparaître certains phénomènes indésirables au sein des couches minces tels que les courants de fuite. La caractérisation électrique de ces matériaux reste donc un défi afin de comprendre les mécanismes physiques en jeu dans ces films, d'autant qu'une information à l'échelle très locale est maintenant requise. Il est donc nécessaire de faire progresser les techniques de mesure électrique pour atteindre ces objectifs. Durant cette thèse, nous mesurons la polarisation diélectrique de l'échelle mésoscopique jusqu'à l'échelle nanométrique en utilisant des caractérisations purement électriques constituées de mesures Polarisation-Tension, Capacité-Tension et Courant-Tension mais aussi des mesures électromécaniques assurées par une technique dérivée de la microscopie à force atomique et nommée Piezoresponse Force Microscopy. Au cours de nos travaux, nous montrons la limite de certaines techniques de caractérisation classiques ainsi que les artéfacts affectant la mesure électrique ou électromécanique et pouvant mener à une mauvaise interprétation des résultats de mesure. Afin de pousser nos investigations plus loin, nous avons développé de nouvelles techniques de mesure pour s'affranchir de certains signaux parasites dont nous exposerons le principe de fonctionnement. Nous présentons les premières mesures directes de polarisation rémanente à l'échelle du nanomètre grâce à une technique que nous nommons nano-PUND. Ces techniques et méthodes sont appliquées à une variété importante de matériaux tels que Pb(Zr,Ti)O3, GaFeO3 ou BaTiO3 dont, pour certains, la ferroélectricité n'a jamais été démontrée expérimentalement sans ambiguïtéFerroelectric materials show a spontaneous dielectric polarisation even in the absence of applied electric field, which confers them interesting possibilities of applications. The reduction of the thickness of ferroelectric layers towards ultra-thin values has been necessary in view of their integration in micro and nano-electronic devices. However, the reduction of thickness has been accompanied by unwanted phenomena in thin layers such as tunneling currents and more generally leakage currents. The electrical characterization of these materials remains a challenge which aims at better understanding the physical mechanisms at play, and requires now a nanometric spatial resolution. To do so, it is thus mandatory to enhance the techniques of electrical measurement. In this work, we measure the dielectric polarisation of ferroelectric films from mesoscopic scale down to the nanometric scale using purely electric characterisation techniques (Polarisation vs Voltage, Capacitance vs Voltage, Current vs Voltage), but also electro-mechanical techniques like Piezoresponse Force Microscopy which derives from Atomic Force Microscopy. We show the limits of several classical techniques as well as the artefacts which affect electrical or electro-mechanical measurement and may lead to an incorrect interpretation of the data. In order to push the investigation further, we have developed and we describe new measurement techniques which aim at avoiding some parasitic signals. We present the first direct measurement of the remnent polarisation at the nanoscale thanks to a technique which we call « nano-PUND ». These techniques and methods are applied to a large variety of materials like Pb(Zr,Ti)O3, GaFeO3 or BaTiO3 which (for some of them), ferroelectricity has not been measured experimentally
47
Valette, Nicolas. "Intégration de Logique Reconfigurable dans les Circuits Sécurisés." Phd thesis, Université Montpellier II - Sciences et Techniques du Languedoc, 2008. http://tel.archives-ouvertes.fr/tel-00341820.
Full textAbstract:
Ces travaux traitent des problèmes de sécurité et de flexibilité dans le domaine des circuits sécurisés. Dans ce manuscrit, après la présentation de notions cryptographiques, nous étudions deux problématiques distinctes. La première concerne les attaques par clonage et retro-ingénierie. Dans ce sens, nous proposons une solution basée sur l'utilisation de logique reconfigurable répartie, et traitons aussi du protocole de reconfiguration associé. La seconde problématique étudiée dans ce manuscrit vise à éviter les attaques par analyse des canaux cachés. Nous suggérons alors une contre-mesure, basée sur la reconfiguration dynamique des chemins de données du circuit intégré. Cette contre-mesure est présentée selon différentes variantes et évaluée selon différents placements et niveaux d'abstraction.
48
Borrel, Nicolas. "Evaluation d'injection de fautes Laser et conception de contre-mesures sur une architecture à faible consommation." Thesis, Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4358.
Full textAbstract:
De nombreuses applications comme les cartes bancaires manipulent des données confidentielles. A ce titre, les circuits microélectroniques qui les composent, font de plus en plus l'objet d'attaques représentant des menaces pour la sécurité. De plus, un grand nombre des circuits électroniques portables et fonctionnant sur batterie demandent que la consommation électrique soit toujours plus réduite. Les concepteurs de circuit doivent donc proposer des solutions sécurisées, tout en limitant la consommation.Ce travail présente l'évaluation sécuritaire et la conception de contre-mesures pour des architectures à triple-caisson dédiées à la réduction de la consommation. Ces recherches, liées au contexte, se sont focalisées sur l'évaluation de cette architecture face à des injections de fautes Laser. Dès le début de ce manuscrit, l’état de l’art de l’injection de fautes est développé, en se focalisant sur les effets physiques d’un faisceau laser. Les architectures à double et triple-caisson sont ensuite analysées dans le but de comparer leur robustesse. Cette démarche permet d’appréhender d’éventuels effets physiques induits par le laser à l’intérieur des caissons de polarisations Nwell, Pwell et des transistors MOS. Suite à cette analyse des phénomènes physiques, des modélisations électriques des portes CMOS ont été développées pour des architectures à double et triple-caisson. De bonnes corrélations ont pu être obtenues entre les mesures et les simulations électriques. Pour conclure, ce travail a permis d'extraire de potentielles règles de conception permettant d’améliorer la robustesse sécuritaire des portes CMOS et de développer des moyens de détections d’attaques lasersIn many applications such as credit cards, confidential data is used. In this regard, the systems-on-chip used in these applications are often deliberately attacked. This puts the security of our data at a high risk. Furthermore, many SoC devices have become battery-powered and require very low power consumption. In this context, semiconductor manufacturers should propose secured and low-power solutions.This thesis presents a security evaluation and a countermeasures design for a low-power, triple-well architecture dedicated to low-power applications. The security context of this research focuses on a Laser sensitivity evaluation of this architecture.This paper first presents the state of the art of Laser fault injection techniques, focusing on the physical effects induced by a Laser beam. Afterward, we discuss the different dual-and triple-well architectures studied in order to compare their security robustness. Then, a physical study of these architectures as substrate resistor and capacitor modeling highlights their impact on security. This evaluation lets us anticipate the phenomena potentially induced by the Laser inside the biasing well (P-well, N-well) and the MOS transistors.Following the analysis of the physical phenomena resulting from the interaction between the laser and the silicon, electrical modeling of the CMOS gates was developed for dual and triple-well architectures. This enabled us to obtain a good correlation between measurements and electrical simulations.In conclusion, this work enabled us to determine possible design rules for increasing the security robustness of CMOS gates as well as the development of Laser sensors able to detect an attack
49
Nejat, Arash. "Tirer parti du masquage logique pour faciliter les méthodes de détection des chevaux de Troie hardware." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT004.
Full textAbstract:
La complexité sans cesse croissante de la conception et de la fabrication de circuits intégrés (CI) a nécessité l'emploi de tiers tels que des bureaux d'études, des fournisseurs de propriété intellectuelle (PI) et des fonderies de fabrication afin d'accélérer et d'économiser le processus de développement. La séparation de ces parties entraîne certaines menaces pour la sécurité. Les fonderies de fabrication non fiables sont suspectées de trois menaces de sécurité: chevaux de Troie matériels, piratage IP et surproduction de circuits intégrés. Les chevaux de Troie matériels sont des modifications de circuits malveillants dans les schémas de circuits intégrés destinés à des objectifs de sabotage.Certaines modifications de la conception de circuits intégrés, appelées Design-for-Trust (DfTr), ont été proposées pour faciliter les méthodes de détection des chevaux de Troie ou empêcher leur insertion. En outre, des modifications basées sur des clés, connues sous le nom de masquage ou d’obscurcissement de conception, ont été proposées pour protéger les IP / CI contre le piratage IP et la surproduction de CI. Ils masquent la fonctionnalité des circuits en les modifiant de telle sorte qu’ils ne fonctionnent pas correctement sans une clé adéquate.Dans cette thèse, nous proposons trois méthodes DfTr basées sur l’utilisation de l’approche de masquage pour empêcher l’insertion de chevaux de Troie. La première méthode DfTr proposée vise à maximiser l’obscurité et à minimiser simultanément les comptes de signaux rares dans les circuits sous masquage. Les signaux rares ayant à peine des transitions lors du fonctionnement du circuit, leur utilisation risque de ne pas activer et détecter facilement les chevaux de Troie matériels lors des tests de circuit. La deuxième proposition de DfTr facilite les méthodes de détection de chevaux de Troie basés sur l’analyse de retard de chemin. Comme le retard des chemins les plus courts varie moins que les plus longs », l’objectif est de générer de faux chemins courts pour des réseaux qui appartiennent uniquement à des chemins longs en réaffectant les éléments de masquage. Nos expériences montrent que cette méthode DfTr augmente la détectabilité des chevaux de Troie dans les circuits modifiés et offre également les avantages des méthodes de masquage. La troisième méthode DfTr a pour objectif de faciliter la détection des chevaux de Troie basés sur une analyse de puissance. Dans un circuit masqué par le procédé proposé, on a plus de contrôle sur l'activité de commutation des différentes parties du circuit. Par exemple, on peut cibler une partie du circuit, augmenter son activité de commutation et simultanément réduire l’activité de commutation des autres parties; Par conséquent, si la pièce cible inclut un cheval de Troie matériel, son activité de commutation et donc sa consommation d'énergie augmentent, bien que la consommation totale d'énergie du circuit diminue en raison des faibles taux d'activité de commutation dans la plupart des parties du circuit. Lorsque le circuit consomme moins d'énergie, le bruit de la mesure de puissance s'atténue. Le bruit peut perturber l’observation des effets des chevaux de Troie sur la consommation électrique des circuits infectés par les chevaux de Troie.De plus, dans cette thèse, nous présentons un outil de CAO capable d’exécuter divers algorithmes de masquage sur des listes de réseau au niveau de la porte. L'outil peut également effectuer une simulation logique et estimer la surface de circuit, la consommation d'énergie et les performances au niveau de la porteThe ever-increasing complexity of integrated circuits (ICs) design and manufacturing has necessitated the employment of third parties such as design-houses, intellectual property (IP) providers and fabrication foundries to accelerate and economize the development process. The separation of these parties results in some security threats. Untrustworthy fabrication foundries are suspected of three security threats: hardware Trojans, IP piracy, and IC overproduction. Hardware Trojans are malicious circuitry alterations in IC layouts intended for sabotage objectives.Some IC design modifications, known as Design-for-Trust (DfTr) have been proposed to facilitate Trojan detection methods or prevent Trojan insertion. In addition, key-based modifications, known as design masking or obfuscation, have been proposed to protect IPs/ICs from IP piracy and IC overproduction. They obscure circuits’ functionality by modifying circuits such that they do not correctly work without being fed with a correct key.In this thesis, we propose three DfTr methods based on leveraging the masking approach to hinder Trojan insertion. The first proposed DfTr method aims to maximize obscurity and simultaneously minimize the rare signal counts in circuits under masking. Rare signals barely have transitions during circuit operations and so the use of them causes hardware Trojans will not be easily activated and detected during circuit tests. The second proposed DfTr facilitates path delay analysis-based Trojan detection methods. Since the delay of shorter paths varies less than longer ones’, the objective is to generate fake short paths for nets which only belong to long paths by repurposing the masking elements. Our experiments show that this DfTr method increases the Trojan detectability in modified circuits and also provides the advantages of masking methods. The aim of the third DfTr method is to facilitate power-analysis-based Trojan detection. In a masked circuit by the proposed method, one has more control over the switching activity of the different circuit parts. For instance, one can target one part of the circuit, increase its switching activity, and simultaneously decrease the other parts’ switching activity; consequently, if the target part includes an hardware Trojan, its switching activity and so power consumption rises, although the total power consumption of the circuit goes down due to low switching activity rates in most parts of the circuit. When the circuit consumes less power, the power measurement noise abates. The noise can disturb to observe Trojans’ effects on the power consumption of Trojan-infected circuits.In addition, in this thesis, we introduce a CAD tool that can run various masking algorithms on gate-level netlists. The tool can also perform logic simulation and estimate circuit area, power consumption, and performance at the gate level
50
Perin, Guilherme. "On the Resistance of RSA Countermeasures at Algorithmic, Arithmetic and Hardware Levels Against Chosen-Message, Correlation and Single-Execution Side-Channel Attacks." Thesis, Montpellier 2, 2014. http://www.theses.fr/2014MON20039/document.
Full textAbstract:
De nos jours, les concepteurs de dispositifs cryptographiques doivent non seulement mettre en œuvre des algorithmes robustes, mais ils doivent également s'assurer qu'il n'y ait pas de fuites d'informations à travers plusieurs canaux latéraux lors de l'exécution d'un algorithme. En effet, si ce n'est pas le cas, les implémentations cryptographiques, tant symétriques qu'asymétriques, seront vulnérables aux attaques par canaux auxiliaires. Pour les algorithmes à clé publique tels que le RSA, l'opération principale que doit être rendue robuste est l'exponentiation modulaire sur un anneau fini. Les principales solutions (contremesures) permettant de rendre robuste l'exponentiation modulaire à ces attaques par canaux auxiliaires sont basées sur la randomisation des données traitées. La randomisation de l'exposant et celle des messages sont en effet des techniques particulièrement efficaces pour contrecarrer les attaques par collision et par analyse des corrélations verticales. Toutefois, ces solutions éculées montrent leurs limites par rapport aux attaques dites horizontales qui n'exploitent qu'une exponentiation. Dans ce contexte, ce document relate le travail de conception, tant matériel que logiciel, d'un chiffreur RSA basé sur les systèmes modulaires de représentation des nombres (RNS). Ce chiffreur incorpore différentes contremesures définies à divers niveaux d'abstraction. L'évaluation de sa robustesse aux attaques par canaux cachés tant horizontales que verticales a démontré sa pertinenceNot only designers of cryptographic devices have to implement the algorithmsefficiently, they also have to ensure that sensible information that leaks throughseveral side-channels (time, temperature, power consumption, electromagneticemanations, etc.) during the execution of an algorithm, remains unexploitedby an attacker. If not sufficiently protected, both symmetric and asymmetriccryptographic implementations are vulnerable to these so-called side-channelattacks (SCA). For public-key algorithms such as RSA, the main operation to bearmoured consists of a multi-digit exponentiation over a finite ring.Countermeasures to defeat most of side-channel attacks onexponentiations are based on randomization of processed data. The exponentand the message blinding are particular techniques to thwartsimple, collisions, differential and correlation analyses. Attacks based ona single (trace) execution of exponentiations, like horizontal correlationanalysis and profiled template attacks, have shown to be efficient againstmost of popular countermeasures.This work proposes a hardware and software implementations of RSA based on Residue Number System (RNS). Different countermeasures are implemented on different abstraction levels. Then, chosen-message and correlation attacks, based on both multi-trace and single-trace attacks are applied to evaluate the robustness of adopted countermeasures. Finally, we propose an improved single-execution attack based on unsupervised learning and multi-resolution analysis using the wavelet transform