To see the other types of publications on this topic, follow the link: Modelisation au niveau transactionnel.
Dissertations / Theses on the topic 'Modelisation au niveau transactionnel'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 31 dissertations / theses for your research on the topic 'Modelisation au niveau transactionnel.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Belhadj, Amor Zeineb. "Validation de systèmes sur puce complexes du niveau transactionnel au niveau transfert de registres." Thesis, Grenoble, 2014. http://www.theses.fr/2014GRENT083/document.
Full textAbstract:
Cette thèse se situe dans le contexte de la vérification fonctionnelle des circuits intégrés complexes. L’objectif de ce travail est de créer un flot de vérification conjoint au flot de conception basé sur une technique appelée "vérification basée sur les assertions(ABV)". Le concept de base du flot est le raffinement automatique des spécifications formelles données sous la forme d’assertions PSL du niveau TLM au niveau RTL. La principale difficulté est la disparité des deux domaines : au niveau TLM, les communications sont modélisées par des appels de fonctions atomiques. Au niveau RTL, les échanges sont assurés par des signaux binaires évoluant selon un protocole de communication précis. Sur la base d’un ensemble de règles de transformation temporelles formelles, nous avons réalisé un outil permettant d’automatiser le raffinement de ces spécifications. Comme le raffinement des modèles, le raffinement des assertions n’est pas entièrement automatisable : des informations temporelles et structurelles doivent être fournies par l’utilisateur. L’outil réalise la saisie de ces informations de façon ergonomique, puis procède automatiquement à la transformation temporelle et structurelle de l’assertion. Il permet la génération d’assertions RTL mais aussi hybrides. Les travaux antérieurs dans ce domaine sont peu nombreux et les solutions proposées imposent de fortes restrictions sur les assertions considérées. À notre connaissance, le prototype que nous avons mis en oeuvre est le premier outil qui réalise un raffinement temporel fondé sur la sémantique formelle d’un langage de spécification standard (PSL)The context of this thesis is the functional verification of complex integrated circuits.The objective of our work is to create a seamless verification flow joint to the design flowand based on a proved technique called Assertions-Based Verification (ABV). The mainchallenge of TLM to RTL refinement is the disparity of these two domains : at TLM,communications are modeled as atomic function calls handling all the exchanged data.At RTL, communications are performed by signals according to a specific communicationprotocol. The proposed temporal transformation process is based on a set of formaltransformation rules. We have developed a tool performing the automatic refinement ofPSL specifications. As for design refinement assertion refinement is not fully automated.Temporal and structural information must be provided by the user, using an ergonomicinterface. The tool allows the generation of assertions in RTL but also hybrid assertions.Little work has been done before in this area, and the proposed solutions suffer from severerestrictions. To our knowledge, our prototype is the first tool that performs a temporaltransformation of assertions based on the formal semantics of a standard specificationlanguage (PSL)
2
Pessoa, Isaac Maia. "Simulation parallèle de systèmes multi-processeurs intégré sur puce modélisé en systemC au niveau transactionnel." Paris 6, 2011. http://www.theses.fr/2011PA066507.
Full textAbstract:
Le cerveau des dispositifs électroniques est construit à partir de petits composants appelés circuits intégrés (« microchip » ou simplement puce). L'avènement de l'intégration à très grande échelle (VLSI – « Very Large Scale Integration ») dans l'industrie microélectronique a permis l'assemblage de plusieurs composants dans une seule puce, appelée système sur puce (SoC – « System on a Chip »). Dans les applications multimédia, les systèmes sur puce contenant un seul processeur deviennent obsolètes en raison de la puissance requise : la puce contrôlant un téléphone intelligent peut contenir plusieurs dizaines de processeurs fonctionnant en parallèle qui exécutent des multitâches logicielles complexes, contrôlées par un O. S embarqué. Ces systèmes sont appelés systèmes multiprocesseurs sur puce (MP-SoC). SoCLib est un environnement de prototypage virtuel pour MP-SoC contenant diverses bibliothèques de modèles de simulation SystemC pour les composants matériels génériques (modèles de simulation IP-cores), y compris les différents niveaux d'abstraction. TLM-DT est une bibliothèque de composants MP-SOC inclus dans SoCLib. TLM-DT essaie de mélanger les principes TLM (modélisation au niveau transactionnel), et PDES (simulation parallèle à événements discrets). L’idée de TLM-DT est donc de soutenir les principes de simulation parallèle au niveau transactionnel. Le sujet principal de cette thèse est la simulation parallèle de prototypes MP-SoC modélisés avec la bibliothèque TLM-DT.
3
Viaud, Emmanuel. "Modélisation SystemC d'architectures multi-processeurs intégrées sur puce au niveau transactionnel avec représentation du temps." Paris 6, 2009. http://www.theses.fr/2009PA066118.
Full textAbstract:
Cette thèse présente les principes théoriques et l'implémentation pratique d'une méthode originale de modélisation transactionnelle avec temps (Transaction Level Modeling with Time, TLM-T) de plates-formes numériques multi-processeurs complexes à mémoire partagée. S'appuyant sur le niveau d'abstraction TLM (standard de l'Open SystemC Initiative), cette méthode rend possible l'exploration architecturale et facilite le développement du logiciel embarqué, tout en considérant les phénomènes de contention dynamique ignorés par TLM qui impactent grandement les performances temporelles. La méthode présentée permet d'obtenir un gain d'un ordre de grandeur par rapport à la simulation précise au cycle tout en gardant une précision temporelle des résultats obtenus de l'ordre de 5%.
4
Le, Moigne Rocco. "Modélisation et simulation basée sur systemC des systèmes monopuces au niveau transactionnel pour l'évaluation de performances." Nantes, 2005. http://www.theses.fr/2005NANT2040.
Full textAbstract:
L'évolution rapide des technologies microélectroniques a entraîné l'apparition d'une nouvelle génération de composants sur le marché : les systèmes monopuces. La conception de ces nouveaux composants est complexe. De plus, il faut en permanence augmenter la productivité en conception des systèmes en vue d'accélérer la conception et la mise sur le marché d'un produit. Ces contraintes conduisent les concepteurs à étudier très tôt les performances des systèmes par modélisation et simulation. Ainsi, l'objectif global de cette thèse est de proposer aux concepteurs de systèmes un ensemble de modèles de haut niveau associé à un outil informatique leur permettant de réaliser la co-simulation de systèmes matériels/logiciels très tôt dans le cycle de conception. L'ensemble des modèles développés ont été intégrés dans la bibliothèque de simulation SystemC de CoFluent Studio™, produit commercial de la société CoFluent Design. Ce travail a été réalisé dans le cadre du projet MEDEA+ A502 MESAThe fast evolution of microelectronic technologies and their ever-improving integration capacities made possible the appearance of a new generation of components on the market: the “System-on-Chip”. The complexity involved when designing these new components and the permanent need to increase the productivity of the system design process in order to reduce the time-to-market leads designers to raise the level of abstraction of their simulation models. Thus, our goal is to provide a set of high-level models and software tools enabling designers to conduct very early in the design process the HW/SW co-simulation of systems. All models developed in this thesis are integrated to the SystemC simulation library of CoFluent Design's CoFluent Studio™ software environment. This work was done in the context of the MEDEA+ A502 MESA project
5
Affes, Hend. "Modélisation au niveau transactionnel de l'architecture et du contrôle relatifs à la gestion d'énergie de systèmes sur puce." Thesis, Nice, 2015. http://www.theses.fr/2015NICE4137/document.
Full textAbstract:
Les systèmes embarqués sur puce (SoC) envahissent notre vie quotidienne. Avec les progrès technologiques, ils intègrent de plus en plus de fonctionnalités complexes impliquant des charges de calcul et des tailles de mémoire importantes. Alors que leur complexité est une tendance clé, la consommation d’énergie est aussi devenue un facteur critique pour la conception de SoC. Dans ce contexte, nous avons étudié une approche de modélisation au niveau transactionnel qui associe à un modèle fonctionnel SystemC-TLM une description d’une structure de gestion d’un arbre d’horloge décrit au même niveau d’abstraction. Cette structure développée dans une approche de séparation des préoccupations fournit à la fois l’interface pour la gestion de puissance des composants matériels et pour le logiciel applicatif. L’ensemble des modèles développés est rassemblé dans une librairie ClkARCH. Pour appliquer à un modèle fonctionnel un modèle d’un arbre d’horloge, nous proposons une méthodologie en trois étapes : spécification, modélisation et simulation. Une étape de vérification en simulation est aussi considérée basée sur des contrats de type assertion. De plus, nos travaux visent à être compatibles avec des outils de conception actuels. Nous avons proposé une représentation d’une structure de gestion d’horloge et de puissance dans le standard IP-XACT permettant de produire les descriptions C++ des structures de gestion de puissance du SoC. Enfin, nous avons proposé une approche de gestion de puissance basée sur l’observation globale des états fonctionnels du système dans le but d’éviter ainsi des prises de décisions locales peu efficaces à une optimisation de l’énergieEmbedded systems-on-chip (SoC) invade our daily life. With advances in semiconductor technology, these systems integrate more and more complex and energy-intensive features which generate increasing computation load and memory size requirements. While the complexity of these systems is a key trend, energy consumption has emerged as a critical factor for SoC designers. In this context, we have studied a modeling transactional level approach allowing a description of a clock tree and its management structure to be associated with a functional model, both described at the same abstraction level. This structure developed in a separation of concerns approach provides both the interface to the power consumption management of the hardware components and the application software. All the models developed are gathered in a C++ ClkArch library. To apply to a SystemC-TLM architecture model a clock tree intent with its control part, we propose a methodology based on three steps: specification, modeling and simulation. A verification step based on simulation is also considered using contracts of assertion type. This work aims to build a modelling approach on current design tools. So we propose a representation of a clock and power management structure in the IP-XACT standard allowing a C++ description of the SoC power management structures to be generated. Finally, a power management strategy based on the global functional states of the components of the system architecture is proposed. This strategy avoids local decision-making unsuited to optimized overall power/energy management
6
Edy, Jérôme. "Modelisation meso-echelle de la redistribution d'especes chimiques au niveau des tropiques." Clermont-Ferrand 2, 1997. http://www.theses.fr/1997CLF21912.
Full textAbstract:
Les mecanismes physiques et chimiques intervenant au niveau de la ceinture tropicale jouent un role tres important sur le bilan des composes chimiques tropospheriques. Pour l'ozone, qui est de toute evidence le plus actif de tous ces composants, les tropiques presentent a la fois des sources (combustion de la biomasse) et des puits notables (depot sec, depot humide, photochimie en atmosphere chaude et humide) et une redistribution consequente par les phenomenes convectifs qui prennent ici toute leur ampleur. L'objectif de ce travail est de mettre au point un modele travaillant a meso-echelle et prenant en compte les phenomenes d'echange et de transport ainsi que les processus chimiques intervenant en phase gazeuse et aqueuse, en s'attachant a realiser des tests de validation sur des cas experimentaux. Le couplage on line de modele meteorologique avec un module chimique est applique a deux cas : (i) une atmosphere tropicale propre pendant la saison humide, avec un modele de nuage (meso-) ; (ii) une atmosphere tropicale perturbee par des feux de brousse avec un modele regional (meso-). A l'echelle d'un faible developpement convectif on etudie les processus de transport vertical dus a un nuage de type cumulus de beau temps. Les donnees d'entree du modele ainsi que de comparaison du modele sont issues de la campagne able2b. Cette etude montre le role finalement tout a fait significatif de ce type de nuage dans le bilan vertical regional. A plus grande echelle on etudie la capacite du modele rams (regional atmospheric modeling system) a simuler la dynamique au niveau de la zcit et a restituer la redistribution des especes chimiques en utilisant dans ce cas comme support a la modelisation, des donnees de la campagne tropoz ii. Cette etude met en evidence le blocage des especes dans le flux d'harmattan, la redistribution regionale au-dessus du flux de mousson et l'important transport vertical associe a un fort developpement convectif.
7
KHOUAS, SALIHA. "Contribution a la modelisation de la perception de haut niveau : apprentissage de descripteurs." Paris 11, 1993. http://www.theses.fr/1993PA112463.
Full textAbstract:
Dans cette these, un modele de calcul pour le niveau perceptif est propose. Le but du modele est de combler le fosse semantique qui existe entre le bas niveau et le haut niveau de representation, en perception. L'approche du modele consiste a defendre l'apprentissage de descripteurs intermediaires comme un moyen necessaire pour combler ce fosse semantique. Nous avons defini d'abord un cadre de travail adapte au niveau perceptif. Ce cadre de travail s'appuie sur un formalisme de representation structure et distribue. Les mecanismes de calcul utilises sont symboliques (regles) et locaux. Le systeme est fortement dependant du contexte, mais les processus ascendants sont controles de maniere a permettre au systeme d'avoir un comportement global intelligent. Le controle utilise dans le modele est realise par une optimisation d'un critere global en utilisant des mecanismes stochastiques. Dans notre implantation le critere d'optimisation est relatif au principe de simplicite cognitive. Ainsi, si nous considerons dans le modele des operateurs de calcul l'apprentissage (tel que l'abstraction), le modele peut apprendre ses propres descripteurs aux differents niveaux de representation
8
Cani, Marie-Paule. "Deformations de surfaces complexes : techniques de haut niveau pour la modelisation et l'animation." Paris 11, 1990. http://www.theses.fr/1990PA112242.
Full textAbstract:
Dans le but de pouvoir creer des objets complexes par deformations et assemblages successifs de surfaces plus simples, je propose une nouvelle famille d'outils de modelisation du haut niveau: le recollement de surfaces positionne et ajuste automatiquement les bords a coller de maniere a creer un seul objet, aussi regulier que l'etaient les morceaux d'origine; la primitive de pincement permet de realiser des embranchements multiples de surfaces tubulaires, tandis que l'ajustement perpendiculaire regle le cas ou une jonction doit etre realisee perpendiculairement a une surface support; enfin, l'habillage automatique de squelettes utilise les primitives precedentes pour habiller d'une peau reguliere le squelette d'un objet. Grace a ces nouveaux outils, il est enfin possible d'adapter aux surfaces de forme libre la notion d'arbre de construction, si utile en modelisation solide. Les deformations de haut niveau sont egalement des outils indispensables en animation: des techniques basees sur la simulation dynamique permettent de calculer automatiquement le comportement de materiaux deformables, tres difficile a definir a la main a l'aide de positions cles. De surcroit, ce genre de modele apporte une solution naturelle au probleme des collisions entre objets. Apres avoir mis en evidence les avantages et les limitations des techniques existantes, je propose un nouveau modele de matiere deformable, dont les couches mecaniques et geometriques imbriquees engendrent a chaque instant le mouvement et les deformations des objets, en tenant compte des interactions eventuelles. Grace a sa modularite, ce modele peut etre combine avec d'autres systemes dynamiques, pour simuler des comportements hybrides beaucoup plus complexes: je presente une methode qui permet de construire et d'animer des objets vertebres, dont la chair deformable enrobe un squelette rigide articule
9
Poulain, Christophe. "Etude et modelisation des contacts electriques bas niveau des contacteurs electromagnetiques en regime statique et dynamique." Paris 6, 1996. http://www.theses.fr/1996PA066751.
Full textAbstract:
Les principaux criteres de fiabilite des contacts electriques bas niveau de contacteurs electromagnetiques sont une resistance de contact faible et constante ainsi qu'une tendance reduite au rebondissement. Dans la premiere partie nous developpons des modeles capables de predire leur resistance de contact en regime statique. Nous presentons une synthese des principaux resultats experimentaux obtenus avec des contacts industriels. Nous abordons alors la modelisation mecanique du contact avec couplage electrique, en supposant successivement un comportement du materiau de contact elastique, elastique parfaitement plastique et viscoplastique (fluage). Dans la seconde partie, nous etudions, lors de la fermeture d'un contacteur industriel, l'incidence des chocs survenant lors de la fermeture du contact a double coupure sur le phenomene d'etablissement du contact. Le but est de determiner les forces d'impact sur chaque contact et d'etre predictif par rapport au phenomene de rebond.
10
Kribeche, Redha. "Facteurs physiques de l'erosion significatifs au niveau des flux exportes par les bassins versants. Identification par modelisation." Paris 6, 1999. http://www.theses.fr/1999PA066269.
Full textAbstract:
La complexite des phenomenes contribuant au fonctionnement des hydro-systemes en milieu agricole a ete a l'origine de diverses recherches notamment liees a l'etude des effets des changements des pratiques agricoles sur le regime hydrologique et la qualite des eaux de rivieres. La modelisation du transfert des matieres en suspension a l'echelle du bassin versant represente l'un des axes de recherches menees dans le cadre du programme de recherches environnementales sur la riviere seine (piren). L'emploi du modele conceptuel de transfert de mes developpe au cemagref a permis de valider son utilisation sur les diverses series de donnees enregistrees sur les sites de mesures du bassin du grand morin. L'analyse de la variation des parametres du modele cale sur divers evenements de crues etudies a permis de degager une relative transposabilite des jeux de parametres entre sous-bassins emboites sans pertes de qualite de la modelisation des flux de mes par rapport a des estimations purement locales. L'emploi du modele de transfert de mes ainsi concu sur des bassins non jauges a ete possible grace a un couplage realise avec un modele hydrologique fournissant des debits simules au lieu de ceux reellement mesures. Ce couplage a pu etre teste et valide sur les differents sites de mesures, puis compare a un modele (cequeau) quantite/qualite de fonctionnement similaire. L'introduction de facteurs physiques caracteristiques de l'evolution structurale du sol ainsi que du couvert vegetal, dans l'etude de la modelisation du transfert de mes a permis de degager certaines relations entres ces facteurs et la variation des parametres du modele cale sur les divers evenements de crues modelises.
11
MAIZI, YASMINA. "Modelisation et optimisation des bases de donnees deductives fondees sur les reseaux de petri de haut niveau." Paris, CNAM, 1998. http://www.theses.fr/1998CNAM0329.
Full textAbstract:
Cette these a pour objectif de contribuer a l'etude des bases de donnees deductives et plus particulierement a l'etude du probleme de l'evaluation des requetes recursives. A cet effet une modelisation des bases de donnees deductives fondee sur un modele derive des reseaux de petri de haut niveau a ete proposee, en l'occurrence les reseaux de petri deductifs. Dans un premier temps, nous definissons formellement les reseaux de petri deductifs, en donnant la semantique de ce modele ainsi que la transformation qui permet le passage d'une base de donnees deductive, decrite dans le langage de regles datalog a un reseau de petri deductif et inversement. Puis, nous proposons d'optimiser le mecanisme de franchissement des transitions d'un reseau de petri deductif en integrant des heuristiques d'optimisations basees sur la coloration des jetons. Une evaluation de performances du mecanisme de franchissement des transitions d'un reseau de petri deductif est ensuite proposee. Cette evaluation permet de mettre en evidence l'efficacite obtenue en integrant les heuristiques d'optimisations proposees. Dans un second temps, nous proposons une strategie d'evaluation des requetes recursives basee sur le modele reseau de petri deductif. Cette strategie se veut applicable quelque soit le type de programme, le type de requete et la structure de donnees consideres. Elle exploite d'une part, les techniques d'analyse structurelles, en l'occurrence la theorie des reductions et d'autre part, la structure de controle inherente aux reseaux de petri pour repondre a la requete efficacement. Cette efficacite est mesuree en termes de jetons generes durant l'evaluation de la requete. La strategie est d'autant plus efficace si elle genere un nombre minimal de jetons. Afin de tester la validite d'une telle strategie, nous proposons des comparaisons de performances de cette derniere avec les methodes d'evaluation des requetes recursives les plus citees dans la litterature. Grace a cette evaluation de performances, nous montrons que l'evaluation des requetes recursives, fondee sur le modele reseau de petri est toujours aussi efficace que la plus efficace des methodes existantes.
12
RIEMANN, ROBERT-CHRISTOPH. "Modelisation des systemes concurrentes ; methodes structurelles et semantiques dans l'algebre des reseaux de petri de haut niveau." Paris 11, 1999. http://www.theses.fr/1999PA112309.
Full textAbstract:
Cette these concerne la specification et modelisation des systemes concurrentes par des reseaux de petri de haut niveau. Tout d'abord nous proposons une generalisation des m-nets, une algebre de reseaux de petri etiquete de haut niveau par une parametrisation qui permet de prendre en compte le comportement d'environnement dans lequel un m-net est execute. La preservation des proprietes essentielles pour l'extension de l'algebre est montree et une caracterisation d'une relation d'equivalence importante du modele est obtenue par la donnee d'un ensemble de regles de transformation. Comme principale nouveaute nous presentons un operateur de raffinement general et en l'etendant un operateur de recursion generale pour les m-nets. Les operation ne demandent de restrictions ni sur l'entourage des transitions a raffiner, ni sur les reseaux raffinants. Plusieurs proprietes de ces operateurs comme la validite, la commutativite par rapport au depliage des m-nets vers les reseaux de petri de bas niveau et leur raffinement sont prouvees, ainsi que quelques proprietes sur des applications successives et enchainees. Les operateurs habituels de composition de reseau peuvent etre synthetises a partir du raffinement general et l'application de l'operation hierarchique dans la semantique des procedures d'un langage de programmation concurrente est illustree.
13
HEDAYAT, DARYOUCHE CHRISTIAN. "Modelisation et simulation a haut niveau du fonctionnement et des caracteristiques de la boucle a verrouillage de phase a pompe de charges." Nice, 1998. http://www.theses.fr/1998NICE5252.
Full textAbstract:
Les circuits pll a pompe de charges appartiennent a la famille des systemes non-lineaires ayant une nature a la fois analogique et numerique. A cause de ce caractere hybride, leur fonctionnement transitoire ne peut etre represente rigoureusement par les theories des systemes asservis analogiques ou numeriques conventionnels. L'objectif du present travail de these a ete d'etablir un modele mathematique de haut niveau capable de decrire de maniere exacte le comportement dynamique des boucles du 2#n#d et du 3#e#m#e ordre. En inserant les expressions recurrentes issues de cette modelisation au sein d'un programme de simulation iterative ecrit en langage c, nous avons mis en place un simulateur evenementiel -simpll- dont nous avons verifie la validite en comparant ses predictions a celles obtenues par le simulateur de bas niveau spice. Dans une premiere partie nous avons utilise ce simulateur pour explorer la stabilite de la cp-pll ainsi que le caractere fortement non-lineaire de sa reponse transitoire. Nous avons ainsi mis en evidence le comportement chaotique se manifestant avant l'accrochage du systeme. Nous avons montre que l'impact des parametres macroscopiques et des conditions initiales sur les performances du systeme releve d'une influence erratique que seule une approche statistique a permis de caracteriser. L'etude de la reaction de la boucle a un bruit de phase perturbant sont entree a montre l'existence de valeurs singulieres des parametres macroscopiques permettant une attenuation optimale du bruit transmis en sortie. Dans une deuxieme partie nous avons modelise les deux imperfections majeures de la boucle, soient la zone morte du detecteur de phase-frequence et la non-linearite de l'oscillateur controle en tension (vco). L'observation de leurs influences sur les performances de la boucle a revele une degradation de la rapidite d'accrochage et de convergence. Enfin, dans une derniere partie, nous avons examine les avantages dont on beneficie en utilisant un detecteur de phase plus evoluee comportant 5 etats de correction au lieu des 3 etats classiques. Cette structure permet d'accelerer le processus d'accrochage tout en reduisant le bruit de sortie. Par ailleurs, nous avons montre que ce type de detecteur de phase a 5 etats peut etre utilise pour faire une detection en temps reel de l'accrochage.
14
Cenni, Fabio. "Modélisation à haut niveau de systèmes hétérogènes, interfaçage analogique /numérique." Phd thesis, Université de Grenoble, 2012. http://tel.archives-ouvertes.fr/tel-00721972.
Full textAbstract:
L'objet de la thèse est la modélisation de systèmes hétérogènes intégrant différents domaines de la physique et à signaux mixtes, numériques et analogiques (AMS). Une étude approfondie de différentes techniques d'extraction et de calibration de modèles comportementaux de composants analogiques à différents niveaux d'abstraction et de précision est présentée. Cette étude a mis en lumière trois approches principales qui ont été validées par la modélisation de plusieurs applications issues de divers domaines: un amplificateur faible bruit (LNA), un capteur chimique basé sur des ondes acoustiques de surface (SAW), le développement à plusieurs niveaux d'abstraction d'un capteur CMOS vidéo, et son intégration dans une plateforme industrielle. Les outils développés sont basés sur les extensions AMS du standard IEEE 1666 SystemC mais les techniques proposées sont facilement transposables à d'autres langages tels que VHDL-AMS ou Verilog-AMS utilisés en conception de dispositifs mixtes.
15
DREHER, JEAN-CLAUDE. "Sequences semi-motrices dans les troubles schizophreniques : effets du niveau de difficulte sur l'activite frontale et modelisation du role de la dopamine dans cette region." Paris 6, 1999. http://www.theses.fr/1999PA066163.
Full textAbstract:
Cette these est divisee en deux parties, l'une experimentale, l'autre theorique. La premiere partie, etudie comment l'augmentation de la difficulte de taches de sequences sensori-motrices influence l'activite electrique corticale et les performances des schizophrenes. Le chapitre i etudie le potentiel de preparation motrice precedant des sequences auto-inities tandis que le chapitre ii, etudie la performance des schizophrenes dans des taches de reproduction et de reconnaissance de sequences sensori-motrices. Les resultats principaux montrent que, chez les schizophrenes, il existe un deficit de focalisation de l'activite au niveau de l'aire motrice supplementaire et/ou du cortex moteur des le niveau de difficulte le plus faible mais que l'activite de ces regions augmente neanmoins avec la difficulte. Ce deficit de focalisation est interprete dans le sens de disconnexions cortico-corticales et/ou cortico-sous corticales, pouvant egalement impliquer un deficit dopaminergique la seconde partie etudie la relation existant entre le role de la dopamine et les troubles cognitifs associes aux deficits du cortex frontal. Dans le chapitre iii, la modelisation par reseaux de neurones lie le role de l'action cellulaire de la dopamine au niveau de performance d'une tache qui combine memoire de travail et sequences sensori-motrices. Le modele propose un role a la dopamine liberee de facon phasique qui permet de comprendre comment l'injection d'antagonistes et d'agonistes de recepteurs dopaminergiques d1 peut mener a la courbe de performance en u-inverse obtenue experimentalement dans la tache d'alternance differee. Ce modele mene a proposer qu'une reduction du nombre des recepteurs d1 du cortex frontal des schizophrenes pourrait entrainer une reduction du filtrage des informations d'aires corticales eloignees arrivant au niveau de cette region, expliquant pour partie leurs deficits de sequences sensori-motrices observes dans la premiere partie.
16
Mbarek, Ons. "Une approche de modélisation au niveau système pour la conception et la vérification de systèmes sur puce à faible consommation." Phd thesis, Université Nice Sophia Antipolis, 2013. http://tel.archives-ouvertes.fr/tel-00837662.
Full textAbstract:
Une solution de gestion de puissance d'un système sur puce peut être définie par une architecture de faible puissance composée de multiples domaines d'alimentation et de leur stratégie de gestion. Si ces deux éléments sont économes en énergie, une solution efficace en énergie peut être obtenue. Cette approche nécessite l'ajout d'éléments structurels de puissance et de leurs comportements. Une stratégie de gestion doit respecter les dépendances structurelles et fonctionnelles dues au placement physique des domaines d'alimentation. Cette relation forte entre l'architecture et sa stratégie de gestion doit être analysée tôt dans le flot de conception pour trouver la solution de gestion de puissance la plus efficace. De récentes normes de conception basse consommation définissent des sémantiques pour la spécification, simulation et vérification d'architecture de faible puissance au niveau transfert de registres (RTL). Mais elles manquent une sémantique d'interface de gestion des domaines d'alimentation réutilisable ce qui alourdit l'exploration. Leurs sémantiques RTL ne sont pas aussi utilisables au niveau transactionnel pour une exploration plus rapide et facile. Pour combler ces lacunes, cette thèse étend ces normes et fournit une étude complète des possibilités d'optimisation de puissance basées sur la composition et la gestion des domaines d'alimentation pour des modèles fonctionnels transactionnels utilisant un environnement commun USLPAF. USLPAF comprend une méthodologie alliant conception et vérification des modèles transactionnels de faible consommation, ainsi qu'une bibliothèque de techniques de modélisation et fonctions prédéfinies pour appliquer cette méthodologie.
17
Rethinagiri, Santhosh Kumar. "Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC." Phd thesis, Université de Valenciennes et du Hainaut-Cambresis, 2013. http://tel.archives-ouvertes.fr/tel-00943272.
Full textAbstract:
Avec l'essor des nouvelles technologies d'intégration sur silicium submicroniques, la consommation de puissance dans les systèmes sur puce multiprocesseur (MPSoC) est devenue un facteur primordial au niveau du flot de conception. La prise en considération de ce facteur clé dés les premières phases de conception, joue un rôle primordial puisqu'elle permet d'augmenter la fiabilité des composants et de réduire le temps d'arrivée sur le marché du produit final. Dans cette thèse, nous proposons une méthodologie efficace pour l'estimation de la consommation de puissance des plateformes MPSoC. Cette méthodologie repose sur une combinaison d'une analyse fonctionnelle de la puissance (FLPA) pour l'obtention des modèles de consommation et d'une technique de simulation au niveau transactionnel (TLM) pour calculer la puissance de l'ensemble du système. Fondamentalement, FLPA est proposée pour modéliser le comportement des processeurs en terme de consommation afin d'obtenir des modèles paramétrés de haut niveau. Dans ce travail, FLPA est étendue pour mettre en place des modèles de puissance génériques pour les différentes parties du système (mémoire, logique reconfigurable, etc.). En outre, un environnement de simulation a été développé au niveau transactionnel afin d'évaluer avec précision les activités utilisées dans les modèles de consommation. La combinaison de ces deux parties conduit à une estimation de la puissance hybride qui donne un meilleur compromis entre la précision et la vitesse. La méthodologie proposée a plusieurs avantages: elle estime la consommation du système embarqué dans tous ses éléments et conduit à des estimations précises sans matériel coûteux et complexe. La méthodologie proposée est évolutive pour explorer des architectures complexes embarquées. Notre outil d'estimation de puissance au niveau du système PETS (Power Estimation Tool at System-level) est développé sur la base de la méthodologie proposée. L'efficacité de notre outil PETS en termes de précision et rapidité est validée par des architectures embarquées monoprocesseur et multiprocesseur conçues autour des plateformes OMAP (3530 et 5912) et FPGA Pro Xilinx Virtex II.
18
Hoang, Thi Thu Huong. "MODELISATION DE SERIES CHRONOLOGIQUES NON STATIONNAIRES, NON LINEAIRES Application à la définition des tendances sur la moyenne, la variabilité et les extrêmes de la température de l'air en Europe." Phd thesis, Université Paris Sud - Paris XI, 2010. http://tel.archives-ouvertes.fr/tel-00531549.
Full textAbstract:
Dans cette thèse, nous considérons plusieurs problèmes statistiques liés au réchauffement climatique. Le travail est donc centré sur la compréhension et la modélidation de récentes évolutions des caractéristiques de la température come moyenne, variance, extrêmes et des liens entre ces quantités. Par ailleurs nous poursuivions deux objectifs particuliers liés aux risques importants : donner une méthodologie pour calculer les niveaux de retour en situation non stationnaire (risques économiques, sanitaires et industriels) et fabriquer un modèle réaliste de simulation permettant de calculer certains de ces risques de définition compliquée. Le contexte étant celui du changement climatique, en incluant bien entendu des aspects métamathématiques.
19
Kaci, Ania. "Conception d'une architecture extensible pour le calcul massivement parallèle." Thesis, Paris Est, 2016. http://www.theses.fr/2016PESC1044.
Full textAbstract:
En réponse à la demande croissante de performance par une grande variété d’applications (exemples : modélisation financière, simulation sub-atomique, bio-informatique, etc.), les systèmes informatiques se complexifient et augmentent en taille (nombre de composants de calcul, mémoire et capacité de stockage). L’accroissement de la complexité de ces systèmes se traduit par une évolution de leur architecture vers une hétérogénéité des technologies de calcul et des modèles de programmation. La gestion harmonieuse de cette hétérogénéité, l’optimisation des ressources et la minimisation de la consommation constituent des défis techniques majeurs dans la conception des futurs systèmes informatiques.Cette thèse s’adresse à un domaine de cette complexité en se focalisant sur les sous-systèmes à mémoire partagée où l’ensemble des processeurs partagent un espace d’adressage commun. Les travaux porteront essentiellement sur l’implémentation d’un protocole de cohérence de cache et de consistance mémoire, sur une architecture extensible et sur la méthodologie de validation de cette implémentation.Dans notre approche, nous avons retenu les processeurs 64-bits d’ARM et des co-processeurs génériques (GPU, DSP, etc.) comme composants de calcul, les protocoles de mémoire partagée AMBA/ACE et AMBA/ACE-Lite ainsi que l’architecture associée « CoreLink CCN » comme solution de départ. La généralisation et la paramètrisation de cette architecture ainsi que sa validation dans l’environnement de simulation Gem5 constituent l’épine dorsale de cette thèse.Les résultats obtenus à la fin de la thèse, tendent à démontrer l’atteinte des objectifs fixésIn response to the growing demand for performance by a wide variety of applications (eg, financial modeling, sub-atomic simulation, bioinformatics, etc.), computer systems become more complex and increase in size (number of computing components, memory and storage capacity). The increased complexity of these systems results in a change in their architecture towards a heterogeneous computing technologies and programming models. The harmonious management of this heterogeneity, resource optimization and minimization of consumption are major technical challenges in the design of future computer systems.This thesis addresses a field of this complexity by focusing on shared memory subsystems where all processors share a common address space. Work will focus on the implementation of a cache coherence and memory consistency on an extensible architecture and methodology for validation of this implementation.In our approach, we selected processors 64-bit ARM and generic co-processor (GPU, DSP, etc.) as components of computing, shared memory protocols AMBA / ACE and AMBA / ACE-Lite and associated architecture "CoreLink CCN" as a starting solution. Generalization and parameterization of this architecture and its validation in the simulation environment GEM5 are the backbone of this thesis.The results at the end of the thesis, tend to demonstrate the achievement of objectives
20
Huck, Emmanuel. "Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes." Phd thesis, Université de Cergy Pontoise, 2011. http://tel.archives-ouvertes.fr/tel-00781961.
Full textAbstract:
Concevoir un système embarqué implique de trouver un compromis algorithme/architecture en fonction des contraintes temps-réel. Thèse : pour concevoir un MPSoC et plus particulièrement avec les circuits reconfigurables modifiant le support d'exécution en cours de fonctionnement, la nécessaire validation des comportements fluctuants d'un système réactif impose une évaluation préalable que l'on peut réaliser par simulation (de haut niveau) tout en permettant l'exploration de l'espace de conception architectural, matériel mais aussi logiciel, au plus tôt dans le flot de conception. Le point de vue du gestionnaire de la plateforme est adopté pour explorer à haut niveau les réactions du système aux choix de partitionnement impactés par l'algorithmique des services du système d'exploitation et leurs implémentations possibles. Pour cela un modèle modulaire de services d'OS simule fonctionnellement et conjointement en SystemC le matériel, les tâches logicielles et le système d'exploitation, répartis sur plusieurs noeuds d'exécution hétérogènes communicants. Ce modèle a permis d'évaluer l'architecture temps-réel idéale d'une application dynamique de vision robotique conjointement à l'exploration des services de gestion d'une zone reconfigurable modélisée. Ce modèle d'OS a aussi été intégré dans un simulateur de MPSoC hétérogène d'une puissance estimé à un Tera opérations par seconde.
21
Cornet, Jérôme. "Séparation des aspects fonctionnels et non-fonctionnels dans les modèles transactionnels des systèmes sur puce." Grenoble INPG, 2008. http://www.theses.fr/2008INPG0029.
Full textAbstract:
Les travaux présentés dans cette thèse portent sur la modélisation et la formalisation de modèles de Systèmes sur Puce au niveau Transactionnel (TLM). Ces modèles viennent en complément des modèles traditionnels RTL, en permettant notamment le développement du logiciel embarqué avant la disponibilité de ces derniers. Pour d'autres activités utilisant TLM comme l'évaluation de performance, il est nécessaire de rajouter des informations supplémentaires dans les modèles, notamment du temps ou du comportement lié au temps. Nous proposons une étude portant sur une méthode originale permettant d'enrichir des modèles fonctionnels TLM avec des détails supplémentaires exprimés en SystemC, tout en les conservant séparés et en fournissant une garantie de préservation de la fonctionnalité. Cette étude s'appuie sur une formalisation originale de SystemC, ne nécessitant pas de représentation explicite de l'ordonnanceur, et permettant des raisonnements au niveau des composantsThe work presented in this dissertation deals with modeling and formalizing models of Systems-on-Chip at the Transaction Level (TLM). These models complement traditional RTL models, allowing among others the development of the embedded software before RTL or the chip is available. Other activities making use of TLM, such as performance evaluation, require additional details in the models, notably time or behavior linked to time. We propose a study covering a novel technique that allows to enrich functional TL Models with additional information, expressed in plain SystemC. This technique keeps the added information separated from the original functional model, and guarantees functionality preservation. Our study is backed by an original formalization of SystemC, that does not require an explicit model of the scheduler. This formalization also allows local reasoning, at the level of the components of the mode!
22
Wernsdörfer, Holger. "Analyse du coeur rouge chez le hêtre (fagus sylvatica l. ) en relation avec des caracteristiques externes de l’arbre : vers la modelisation de son occurrence et de sa forme au niveau arbre individuel." Paris, ENGREF, 2006. http://www.theses.fr/2006ENGR0003.
Full textAbstract:
Des relations quantitatives ont été étudiées, chez le Hêtre, entre les singularités externes de l'arbre, des caractéristiques dendrométriques et l'occurrence et la forme géométrique du cœur rouge (CR) : I. Des singularités (branches mortes, cicatrices de branche, blessures, fentes, fourche) et la forme du CR ont été décrites de façon tridimensionnelle détaillée pour 4 arbres. Ainsi, des hypothèses ont été développées d'une part sur l'initiation du CR basées sur des dimensions des cicatrices de branche/noeuds et d'autre part sur des stades de développement de la forme du CR. II. Un modèle de type logistique a été développé qui permettait de quantifier l'effet individuel des cicatrices de branche sur la probabilité d'occurrence du CR ; il incluait également un effet dendrométrique. 27 parmi 31 hêtres ont été classés correctement. III. La forme globale du CR (rayon moyen du CR le long de l'axe du tronc) a été modélisée en utilisant des paramètres pour les largeur, longueur et hauteur du CR dans l'arbre. Ces derniers ont pu être estimés à partir des cicatrices de branche et des variables dendrométriques. Le modèle a été paramétré sur 16 hêtres et a été appliqué à l'échantillon indépendant constitué des 4 arbres de l'analyse I. IV. Des déviations locales de la forme globale du CR ont été analysées en dessous et au dessus des nœuds sur 58 planches provenant des 16 arbres de l'analyse III. Les déviations étaient limitées à la zone du nœud et à l'extrémité du CR côté apical. En perspectives, l'importance de la validation des modèles de CR est soulignée. Un couplage de ces modèles à des modèles de croissance ou de transformation des bois ronds pourrait aussi être envisagéQuantitative relationships were studied between external traits and dendrometric characteristics of beech trees on the one hand, and the occurrence and geometric shape of red heartwood (RH) on the other hand: I. External traits (dead branches, branch scars, wounds, cracks, fork) and the RH shape were described three-dimensionally and in detail on 4 trees. Thus, hypotheses were deduced about RH initiation based on branch scar/knot dimensions, and about stages of development of the RH shape. II. A type logistic regression model was developed which made it possible to quantify the effect of individual branch scars on the probability of RH occurrence. It also included an effect at the dendrometric level. 27 out of 31 trees were correctly classified. III. The overall RH shape (mean RH radius along the stem axis) was modelled using parameters for the RH width, length and height in the tree. The parameters could be estimated from branch scars and dendrometric variables. The model was parameterised using 16 trees. It was applied to an independent sample which consisted of the 4 trees of analysis I. IV. Local deviations from the overall RH shape were analysed below and above knots. This was done on 58 boards taken from the 16 trees of analysis III. Deviations were limited to the knot zone and to the upper RH end. As perspectives, the importance of validation of the RH models is stressed. It could also be considered to link the RH models to models of tree growth or roundwood processing
23
Haddad, Serge. "Une categorie reguliere de reseau de petri de haut niveau : definition, proprietes et reductions, application a la validation de systemes distribues." Paris 6, 1987. http://www.theses.fr/1987PA066418.
Full textAbstract:
Developpement d'une theorie des reseaux reguliers (qui permettent l'analyse directe des reseaux colores), fondee sur trois outils complementaires: la construction d'un graphe de marquages symboliques, le calcul des invariants lineaires et la definition de l'ensemble des reductions
24
Genov, Antonio. "Estimation de la consommation basée sur les modèles de performance SystemC-TLM des systèmes d'interconnexion et de mémoire des SoC." Thesis, Université Côte d'Azur, 2021. http://www.theses.fr/2021COAZ4108.
Full textAbstract:
Le rythme rapide de développement de la microélectronique permet à l’industrie des semiconducteurs de se surpasser constamment et de proposer des produits et des technologies toujours plus innovants et complexes. Les domaines de développement les plus modernes, tels que la 5G, l’Internet des objets (IoT) et l’automobile, reposent sur des conceptions complexes, performantes et à faible consommation. Malheureusement, cette complexité accrue entraîne souvent une consommation d’énergie plus élevée et des conceptions plus difficiles. Afin de résoudre ces problèmes et de se différencier sur le marché, les fabricants et les ingénieurs de Systèmes sur Puce (SoC) déploient des efforts considérables pour rechercher de nouvelles stratégies de développement. De nombreuses études ont montré que l’une des mesures clés à prendre consiste à revoir les premières étapes du flot de conception et, en particulier, à intégrer la modélisation et la vérification basées sur la simulation à un niveau d’abstraction plus élevé. Les premières étapes du développement d’un produit sont essentielles pour éviter les surcoûts, les retards et autres problèmes inattendus. Par conséquent, l’exploration architecturale matérielle/logicielle (HW/SW) est devenue un élément clé de la modélisation des SoC. Dans cette thèse, nous comblons cette lacune et présentons un cadre pour l’estimation/ gestion mixte des performances et de la puissance des SoCs en utilisant des modèles fonctionnels SystemC/TLM2.0 de haut niveau. Notre méthodologie nous permet d’extraire dynamiquement la performance et la puissance, tout en considérant l’activité du modèle fonctionnel, les stratégies de gestion et de réduction de la puissance, et la consommation du système de mémoire. De cette façon, nous pouvons observer l’impact de la gestion de la puissance sur la performance et optimiser le compromis entre les deux au tout début du flot de conception. Nous abordons cette lacune et présentons notre première approche dynamique pour l’estimation mixte de la puissance et de la performance appliquée à un sous-système d’interconnexion de la Propriété Intellectuelle (IP) de NXP utilisé dans la série de SoC i.MX8. Cette méthodologie de modélisation utilise la bibliothèque PwClkARCH, qui suit la sémantique de UPF et permet l’estimation et la gestion de la puissance. Son point clé est qu’elle maintient une forte séparation entre le code fonctionnel et la description de l’intention de puissance. Il n’y a pas de code intrusif orienté puissance dans le modèle fonctionnel, ce qui simplifie l’exploration architecturale, permet une réutilisation conjointe et séparée des modèles comportementaux et de puissance, et conduit à un code plus complet et à une estimation plus facile des performancesThe rapid pace of development in microelectronics enables the semiconductor industry to constantly surpass itself and to offer ever more innovative and complex products and technologies. The most modern areas of development, such as 5G, the Internet of Things (IoT) and automotive, rely on complex, high¬-performance, low-¬power designs. Unfortunately, this increased complexity often leads to higher power consumption and more challenging designs. In order to solve these problems and differentiate themselves in the market, System¬-on-Chip (SoC) manufacturers and engineers are putting tremendous effort into researching new development strategies. Numerous studies have shown that one of the key steps to take is to revisit the early stages of the design flow and, in particular, to integrate simulation-based modeling and verification at a higher level of abstraction. The early stages of product development are critical to avoiding costs, delays, and other unexpected problems. As a result, Hardware/Software (HW/SW) architectural exploration has become a key component of SoC modeling. In this thesis, we address this gap and present a framework for mixed performance and power estimation/management of SoCs using high¬-level SystemC/TLM2.0 functional models. Our methodology allows us to dynamically extract performance and power, while considering functional model activity, power management and reduction strategies, and memory system consumption. In this way, we can observe the impact of power management on performance and optimize the trade¬off between the two at the very beginning of the design flow. We address this shortcoming and present our first dynamic approach for mixed power/performance estimation applied to an NXP Intellectual Property (IP) interconnection subsystem used in i.MX8 SoC series. This modeling methodology uses the PwClkARCH library, which follows UPF semantics and enables power estimation and management. Its key point is that it maintains a strong separation between the functional code and the power intent description. There is no intrusive power¬-oriented code in the functional model, which simplifies architectural exploration, allows joint and separate reuse of behavioral and power models, and leads to more complete code and easier performance estimation
25
Morawiec, Adam. "Amélioration des performances de la simulation des modèles décrits en langages de description de matériel." Université Joseph Fourier (Grenoble ; 1971-2015), 2000. http://www.theses.fr/2000GRE10173.
Full textAbstract:
La complexite des systemes electroniques, due au progres de la technologie microelectronique, necessite une augmentation correspondante de la productivite des methodes de conception et de verification. Une faible performance de la simulation est un des obstacles majeurs a une conception rapide et peu couteuse de produits de haute qualite. Dans cette these nous proposons des methodes pour ameliorer la performance d'une simulation dirigee par evenements ou par horloge de modeles decrits en langages de description de materiel. Nous presentons d'abord les methodes automatisees d'optimisation et de transformation de modeles vhdl, pour l'accelerer la simulation dirigee par evenements. Elles sont fondees sur une analyse precise de la performance en simulation de diverses constructions du langage vhdl, et permettent de convertir le modele initial en un autre modele plus efficace, tout en garantissant l'invariance de son comportement. D'autres techniques d'acceleration utilisent l'abstraction du modele : abstraction comportementale, de types de donnees ou d'objets et permettent de supprimer du modele des details inutiles dans le cas d'une simulation particuliere. Des outils prototype compatibles avec les simulateurs existants sont developpes. Pour ameliorer l'efficacite de la simulation dirigee par horloge, nous introduisons une representation de la fonctionnalite du systeme par graphes de decision de haut niveau (dds). Diverses formes de dds -graphes vectoriels, compresses ou non et graphes orientes registres - sont definis pour optimiser une representation du systeme sur plusieurs niveaux d'abstraction. De plus, de nouveaux algorithmes plus rapides d'evaluation des reseaux de dds sont developpes. Ils emploient, seuls ou en combinaison, les deux techniques de simulation : la technique dirigee par evenements et l'evaluation retrogradee. L'ensemble des prototypes fonde sur ces methodes permet d'obtenir un gain de performances prometteur par rapport aux outils commerciaux.
26
Pouliquen, Camille. "Evaluation de l’asymétrie articulaire et musculaire au cours d’exercices exhaustif en cyclisme : apports de l’approche expérimentale et de la modélisation musculosquelettique." Thesis, Rennes 2, 2017. http://www.theses.fr/2017REN20064/document.
Full textAbstract:
Le cycliste de haut niveau a comme objectif principal : gagner et optimiser sa performance. Une question souvent soulevée par le sportif et son encadrement est le lien entre l’asymétrie, la performance et la santé. Dans ce contexte nous analysons dans un premier temps l’adaptation cinématique et musculaire de la jambe dominante chez le cycliste professionnel au cours du test incrémental jusqu’à épuisement proposé par la FFC. Les résultats ont montrés que l’incrément depuissance modifie la coordination musculaire avant d’impacter la cinématique articulaire. Ensuite nous proposons une nouvelle méthodologie afin d’étudier l’évolution cinématique de l’asymétrie spatio-temporelle au cours de ce test. Les résultats ont permis de démontrer que le niveau d’asymétrie est plus important hors du plan sagittal, ce qui peut entraîner un risque de blessures, principalement au genou. Enfin, nous examinons l’influence de la fatigue sur le niveau d’asymétriearticulaire et musculaire par l’intermédiaire d’une modélisation numérique musculo-squelettique sur une population de cyclistes de haut niveau. Les résultats ont permis de démontrer que l’asymétrie musculaire est différente entre l’analyse électromyographique et musculosquelettique. De plus, le côté dominant présente un niveau plus élevé concernant les forces musculaires et de réactions intersegmentaires. D’un point de vue générale, les méthodologies employées dans cemanuscrit comportent une application directe pour le cyclisme. Cependant, elles peuvent être réutilisées dans d’autres activités, sportive ou non, d’un point de vue performance et prévention des blessuresThe high-level cyclist main goal is to win and optimize his performance. A question often raised by the athlete and his coaching is the link between asymmetry, performance and health. In this context, we analyze the kinematic and muscular adaptation of the dominant leg of professional cyclist during the incremental test to exhaustion of the FFC. The results showed that the increase of power output modifies the muscular coordination before impacting joint kinematics. Then, wepropose a new methodology to study the kinematic evolution of the spatio-temporel asymmetry during this test. The results showed that asymmetry level is greater outside the sagittal plane, which can creat a risk of injuries mainly for the knee. Finally, we examine the influence of fatigue on the level of muscular asymmetry though musculosketal modeling on a population of high level cyclists. Results showed that muscle asymmetry is different between electromyographic and musculoskeletal analysis. Moreover, the dominant side has a higher level of muscle strength and intersegmental reactions. From a general point of view, the methodologies used in this manuscipt have a direct application for cycling. However, they can be reused in other activities, from a performance and injury prevention viewpoint
27
Romenska, Yuliia. "Composants abstraits pour la vérification fonctionnelle des systèmes sur puce." Thesis, Université Grenoble Alpes (ComUE), 2017. http://www.theses.fr/2017GREAM019/document.
Full textAbstract:
Les travaux présentés dans cette thèse portent sur la modélisation, la spécification et la vérification des modèlesdes Systèmes sur Puce (SoCs) au niveau d’abstraction transactionnel et à un niveau d’abstraction plus élevé.Les SoCs sont hétérogènes: ils comprennent des composants matériels et des processeurs pour réaliser le logicielincorporé, qui est en lien direct avec du matériel. La modélisation transactionnelle (TLM) basée sur SystemCa été très fructueuse à fournir des modèles exécutables des SoCs à un haut niveau d’abstraction, aussi appelésprototypes virtuels (VPs). Ces modèles peuvent être utilisés plus tôt dans le cycle de développement des logiciels,et la validation des matériels réels. La vérification basée sur assertions (ABV) permet de vérifier les propriétés tôtdans le cycle de conception de façon à trouver les défauts et faire gagner du temps et de l’effort nécessaires pourla correction de ces défauts. Les modèles TL peuvent être sur-contraints, c’est-à-dire qu’ils ne presentent pastous les comportements du matériel. Ainsi, ceci ne permet pas la détection de tous les défauts de la conception.Nos contributions consistent en deux parties orthogonales et complémentaires: D’une part, nous identifions lessources des sur-contraintes dans les modèles TLM, qui apparaissent à cause de l’ordre d’interaction entre lescomposants. Nous proposons une notion d’ordre mou qui permet la suppression de ces sur-contraintes. D’autrepart, nous présentons un mécanisme généralisé de stubbing qui permet la simulation précoce avec des prototypesvirtuels SystemC/TLM.Nous offrons un jeu de patrons pour capturer les propriétés d’ordre mou et définissons une transformationdirecte de ces patrons en moniteurs SystemC. Notre mécanisme généralisé du stubbing permet la simulationprécoce avec les prototypes virtuels SystemC/TLM, dans lesquels certains composants ne sont pas entièrementdéterminés sur les valeurs des données échangées, l’ordre d’interaction et/ou le timing. Ces composants nepossèdent qu’une spécification abstraite, sous forme de contraintes entre les entrées et les sorties. Nous montronsque les problèmes essentielles de la synchronisation entre les composants peuvent être capturés à l’aide de notresimulation avec les stubs. Le mécanisme est générique; nous mettons l’accent uniquement sur les concepts-clés,les principes et les règles qui rendent le mécanisme de stubbing implémentable et applicable aux études de casindustriels. N’importe quel language de spécification satisfaisant nos exigences (par ex. le langage des ordresmou) peut être utilisé pour spécifier les composants, c’est-à-dire il peut être branché au framework de stubbing.Nous fournissons une preuve de concept pour démontrer l’intérêt d’utiliser la simulation avec stubs pour ladétection anticipée et la localisation des défauts de synchronisation du modèleThe work presented in this thesis deals with modeling, specification and testing of models of Systems-on-a-Chip (SoCs) at the transaction abstraction level and higher. SoCs are heterogeneous: they comprise bothhardware components and processors to execute embedded software, which closely interacts with hardware.SystemC-based Transaction Level Modeling (TLM) has been very successful in providing high-level executablecomponent-based models for SoCs, also called virtual prototypes (VPs). These models can be used early in thedesign flow for the development of the software and the validation of the actual hardware. For SystemC/TLMvirtual prototypes, Assertion-Based Verification (ABV) allows property checking early in the design cycle,helping to find bugs early in the model and to save time and effort that are needed for their fixing. TL modelscan be over-constrained, which means that they do not represent all the behaviors of the hardware, and thus,do not allow detection of some malfunctions of the prototype. Our contributions consist of two orthogonal andcomplementary parts: On the one hand, we identify sources of over-constraints in TL models appearing due tothe order of interactions between components, and propose a notion of loose-ordering which allows to removethese over-constraints. On the other hand, we propose a generalized stubbing mechanism which allows the veryearly simulation with SystemC/TLM virtual prototypes.We propose a set of patterns to capture loose-ordering properties, and define a direct translation of thesepatterns into SystemC monitors. Our generalized stubbing mechanism enables the early simulation with Sys-temC/TLM virtual prototypes, in which some components are not entirely determined on the values of theexchanged data, the order of the interactions and/or the timing. Those components have very abstract speci-fications only, in the form of constraints between inputs and outputs. We show that essential synchronizationproblems between components can be captured using our simulation with stubs. The mechanism is generic;we focus only on key concepts, principles and rules which make the stubbing mechanism implementable andapplicable for real, industrial case studies. Any specification language satisfying our requirements (e.g., loose-orderings) can be used to specify the components, i.e., it can be plugged in the stubbing framework. We providea proof of concept to demonstrate the interest of using the simulation with stubs for very early detection andlocalization of synchronization bugs of the design
28
Knorreck, Daniel. "UML pour l'exploration de l'espace de conception, la simulation rapide et Analyse statique." Phd thesis, Télécom ParisTech, 2011. http://pastel.archives-ouvertes.fr/pastel-00662744.
Full textAbstract:
L'exploration de l'espace de conception au niveau système est effectuée tôt dans le flot de conception des systèmes embarqués et des systèmes sur puce. L'objectif est d'identifier un partitionnement matériel / logiciel approprié qui réponde à un ensemble de contraintes concernant la fonctionnalité, la performance, la surface de silicium, la consommation d'énergie, etc. Lors des étapes de conception précoces, des modèles de système précis, tels que des modèles RTL, peuvent être encore indisponibles. Par ailleurs, la complexité de ces modèles présente l'inconvénient d'être exigeant et lent dans la vérification. Il est communément admis que le seul remède à ce problème est l'abstraction, ce qui a engendré l'apparition de plates-formes virtuelles basées sur des techniques telles que la modélisation au niveau transactionnel. Étant non fonctionnels, les modèles \textit{approximately timed} vont encore plus loin en faisant l'abstraction de données simplement selon leur présence ou absence et en introduisant des instructions symboliques. La méthodologie DIPLODOCUS et son profil UML correspondant réalisent les abstractions susmentionnées. La méthodologie s'appuie sur l'approche en Y, qui traite des fonctionnalités (appelées application) et leur réalisation (appelée architecture) de manière orthogonale. La sémantique formelle de DIPLODOCUS ouvre conjointement la voie à la simulation et à la vérification formelle, ce qui a été démontré préalablement a ce travail. Cette thèse propose des améliorations à la méthodologie qui permettent la vérification des propriétés fonctionnelles et non fonctionnelles. Au début, nous nous concentrons sur la façon dont les propriétés fonctionnelles sont exprimées. Puisque la vérification des modèles de haut niveau est habituellement réalisée avec la logique temporelle, nous suggérons une façon plus intuitive qui correspond au niveau d'abstraction du modèle qui doit être vérifié. Le langage graphique, mais formel nommé TEPE est la première contribution de ce travail. Pour atteindre un niveau élevé de confiance en vérification dans un délai raisonnable, le modèle doit être exécuté efficacement. La deuxième contribution vise donc une sémantique d'exécution pour les modèles DIPLODOCUS et une stratégie de simulation qui s'appuie sur l'abstraction. L'avantage est qu'une granularité grossière du modèle d'application se traduit directement par une augmentation de la vitesse de simulation. Comme troisième contribution, nous présentons un compromis entre la couverture limitée de la simulation et l'exhaustivité des techniques formelles. Lorsqu'il s'agit de modèles complexes, l'exhaustivité peut être entravée par le problème d'explosion combinatoire. En raison de l'abstraction de données, les modèles d'application DIPLODOCUS comportent des opérateurs non-déterministes. La simulation à couverture élargie vise à exploiter un sous-ensemble, ou bien l'intégralité, des valeurs des variables aléatoires. Par conséquent, une analyse statique des modèles DIPLODOCUS est effectuée et les informations caractérisant la partie significative de l'espace d'état de l'application sont propagées au simulateur. Enfin, nous fournissons des preuves de l'applicabilité des contributions par le biais d'une étude de cas dans le domaine du traitement du signal. Il sera démontré que les propriétés courantes se traduisent aisément en TEPE. Par ailleurs, la simulation rapide et sa couverture élargie fournissent des indications pertinentes qui sont susceptibles d'aider le développeur à configurer une plate-forme radio logicielle.
29
Belhadj, Mohamed Hichem. "Spécification et synthèse de systèmes à controle intensif." Grenoble INPG, 1996. http://www.theses.fr/1996INPG0084.
Full textAbstract:
La realisation avec succes de nouveaux produits fiables, performants et peu couteux est le resume des defis actuels du marche de l'electronique. Relever ces defis passe par un bon choix des moyens de modelisation et de specification et par l'utilisation d'outils specifiques aux applications visees et aux technologies cibles. Cette these propose quelques elements de reponse pour la specification et la synthese des systemes a controle intensif sur les technologies programmables du type fpga et cpld. Les aspects de specification etudies sont relatifs aux modeles abstraits, aux langages de description et aux outils graphiques. Outre l'introduction d'un nouveau modele de description des controleurs communicants, des comparaisons fondees sur les concepts fondamentaux de la modelisation, i. E. La hierarchie, la modularite, la concurrence, la synchronisation etc. , sont suggerees. Des flots de synthese orientes applications dominees par le controle et specifiques aux technologies ciblees sont introduits. Une des contributions de cette these est la recherche systematique de moyens efficaces pour faciliter l'exploration de l'espace des solutions. Dans le cadre de la synthese des controleurs une strategie de choix du codage des etats est presentee. Elle est fondee sur une caracterisation originale des codages, des technologies cibles et de la complexite des controleurs consideres. Enfin, des problemes ouverts sont soulignes et des axes de recherche fondamentale et appliquee a explorer sont proposes.
30
Pieralisi, L. "Modélisation de réseau de communication systèmes monopuce." Phd thesis, 2006. http://tel.archives-ouvertes.fr/tel-00164027.
Full textAbstract:
Les systemes monopuce deviennent de plus en plus complexes, integrant composants a la fois logiciels et materiels dans le but de procurer une capacite de calcul croissante aux applications embarquees. L'interconnexion des composants devient un element crucial de la conception ; il fournit aux concepteursdes fonctionalites avancees telles qu'operations atomiques, transactions paralleles et primitives de communication permettant des systemes securises. Le concept de reseau sur puce s'impose comme element de communicationpour les architectures d'interconnexion des systemes de la prochaine generation. Le role des reseaux sur puce consiste a remplacer les bus partages dont la mise a l'echelle comporte de serieux problemes de conception et represente un goulot d'etranglement pour le systeme global. La modelisation d'un reseau sur puce est une tache extremement complexe ; ces modeles doivent etre a la fois rapides en terme d'execution, precis et il doivent exporter des interfaces standard an d'en ameliorer la reutilisation. Les principales contributions de cet ouvrage sont representees par : (1) le developpement d'un simulateur de reseaux sur puce complet, precis au cycle pres, base sur OCCN, un logiciel de simulation libre disponible sur sourceforge a l'adresse http://occn.sourceforge.net , (2) l'integration de plusieurs environnements de simulation heterogenes en plate-formes tres complexes utilisees pour etudier des systemes monopuce reels produits par STMicroelectronics et (3) une connaissance complete des concepts sous-jacents aux reseaux sur puce qui a apporte une contribution importante au developpement de STNoC., la nouvelle technologie d'interconnexion de STMicroelectronics developpee au sein du laboratoire Advanced System Technology (AST) de Grenoble. L'environnement de modelisation realise a ete utilise pour l'etude de deux systemes monopuce reels developpes par STMicroelectronics orientes vers la television numerique a tres haute denition (HDTV).
31
Simonet, Maria-Ana. "MODELISATION DES REARRANGEMENTS V(D)J AU NIVEAU DU LOCUS TRA/TRD." Phd thesis, 2008. http://tel.archives-ouvertes.fr/tel-00516844.
Full textAbstract:
Les lymphocytes T expriment à leur surface des récepteurs (TR) composés de chaînes αβ ou γδ, chargés de reconnaitre des peptides antigéniques. Une chaîne d'un TRα donnée est le résultat de l'assemblage de gènes variable (V), jonction (J) et constant (C) sous le contrôle d'un mécanisme de recombinaison spécifique dénommé " recombinaison V(D)J ". De part le nombre important de gènes V et J dispersés sur plus de 1 méga base et des segments V dupliqués chez la souris, il est quasiment impossible d'établir la diversité combinatoire VJ exacte et surtout leurs fréquences par les techniques actuelles de biologie moléculaire. Aussi pour appréhender ces questions, nous avons développé un modèle de simulation des réarrangements des combinaisons VJ codant pour la chaine TRα chez la souris. Le modèle implémenté est basé sur des fenêtres d'accessibilités flexibles, des vitesses d'ouverture variables et inclue aussi un temps de maturation entre deux réarrangements. Il permet de rendre compte de la dynamique et de la variabilité de la chaine α en termes de répertoire (nombre et fréquence des combinaisons). Il propose que 2 à 3 réarrangements sont suffisant pour utiliser l'ensemble des segments J et permet aussi de donner un profil global de l'ensemble des combinaisons VJ. En parallèle, une analyse des réarrangements VJ a été réalisée chez l'homme. Cette analyse permet de visualiser les profils des combinaisons VJ expérimentaux et permettra de valider l'adaptation du modèle de simulation des réarrangements des chaines TRα chez la souris aux chaines TRα chez l'homme. Le modèle pourra servir d'outils pour analyser les variations entre répertoire sain et répertoire altéré ou modifié dans le cas de pathologies ou de reconstruction du répertoire immunitaire après une greffe de moelle osseuse.