Relevant bibliographies by topics / MOS Transistor Circuits / Dissertations / Theses
To see the other types of publications on this topic, follow the link: MOS Transistor Circuits.

Dissertations / Theses on the topic 'MOS Transistor Circuits'

Author: Grafiati
Published: 4 June 2021
Last updated: 5 February 2022

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the top 50 dissertations / theses for your research on the topic 'MOS Transistor Circuits.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.

1

Fuchs, Franz Xaver. "Clock-feedthrough compensation in MOS sample-and-hold circuits." Thesis, University of Plymouth, 2001. http://hdl.handle.net/10026.1/2354.

Full text
Abstract:
All MOS sample-and-hold circuits suffer to a greater or lesser extent from clock-feedthrough (CLFT), also called charge-injection. During the transition from sample to hold mode, charge is transferred from an MOS transistor switch onto the hold capacitor, thus the name charge-injection. This error can lead to considerable voltage change across the capacitor, and predicting the extent of the induced error potentials is important to circuit designers. Previous studies have shown a considerable dependency of CLFT on signal voltage, circuit impedances, clock amplitude and clock fall-time. The focu
APA, Harvard, Vancouver, ISO, and other styles
2

Rabah, Kefa V. O. "A study of switching of MOS-bipolar power transistor hybrids." Thesis, Lancaster University, 1991. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.314432.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Diouf, Cheikh. "Caractérisation électrique des transistors d’architecture innovante pour les longueurs de grilles décananométriques." Thesis, Grenoble, 2013. http://www.theses.fr/2013GRENT082/document.

Full text
Abstract:
La taille du transistor MOS ne cesse de diminuer pour des questions de performance et de rentabilité de fabrication. Les procédés de fabrication évoluent, l'architecture se complexifie et les méthodologies d'extraction de paramètres électriques doivent être adaptées. C'est ainsi que dans un premier temps, les effets d'un recuit haute pression sous atmosphère hydrogène (HPH2) ou deutérium (HPD2) sur le transistor MOS sont étudiés en détail dans cette thèse. La comparaison des performances apportées en termes de transport électronique et de dégradations engendrées en fiabilité a permis de montre
APA, Harvard, Vancouver, ISO, and other styles
4

Lee, Hoon-Kyeu. "An automatic test pattern generation in the logic gate level circuits and MOS transistor circuits at Ohio University." Ohio : Ohio University, 1986. http://www.ohiolink.edu/etd/view.cgi?ohiou1183139647.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

Couto, Andre Luis do. "Caracterização de memorias analogicas implementadas com transistores MOS floating gate." [s.n.], 2005. http://repositorio.unicamp.br/jspui/handle/REPOSIP/260078.

Full text
Abstract:
Orientador: Carlos Alberto dos Reis Filho<br>Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação<br>Made available in DSpace on 2018-08-07T11:14:24Z (GMT). No. of bitstreams: 1 Couto_AndreLuisdo_M.pdf: 2940356 bytes, checksum: 959908541a3bc46b7b7035eb035de186 (MD5) Previous issue date: 2005<br>Resumo: A integração de memórias e circuitos analógicos em um mesmo die oferece diversas vantagens: redução de espaço nas placas, maior confiabilidade, menor custo. Para tanto, prescindir-se de tecnologia específica à confecção de memórias e util
APA, Harvard, Vancouver, ISO, and other styles
6

Heddebaut, Bruno. "Étude phénoménologique et modélisation du comportement de fonctions logiques élémentaires TTL et CMOS soumises à des perturbations induites par couplages électromagnétiques." Lille 1, 1992. http://www.theses.fr/1992LIL10087.

Full text
Abstract:
L'usage intensif de fonctions microprogrammées ou plus généralement de logiques bas niveau expose les équipements électroniques à certaines défaillances en présence de champs électromagnétiques hautes fréquences. Ces derniers produisent des mécanismes d'inductions dont les agents sont les lignes de transmissions et les pistes imprimées qui communiquent avec les ports d'accès à un composant intégré dont le fonctionnement peut être troublé. Notre thèse consiste à comprendre et à modéliser ces phénomènes de façon à comparer la sensibilité de différentes variantes de technologie disponible sur le
APA, Harvard, Vancouver, ISO, and other styles
7

Gneiting, Thomas. "An investigation into the implementation of advanced high performance integrated circuits in deep submicron process generations." Thesis, Brunel University, 1997. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.387530.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

Bezza, Anas. "Caractérisation et modélisation du phénomène de claquage dans les oxydes de grille à forte permittivité, en vue d’améliorer la durée de vie des circuits issus des technologies 28nm et au-delà." Thesis, Université Grenoble Alpes (ComUE), 2016. http://www.theses.fr/2016GREAT097.

Full text
Abstract:
.Aujourd’hui, la course à la miniaturisation a engendré de nouveaux défis dans l’industrie microélectronique. En plus de la forte concurrence que subissent les fabricants de composants, de nouvelles contraintes liées à la fiabilité des dispositifs se sont imposées. En effet, le passage d’une technologie « tout silicium » relativement simple à une technologie high-k/grille métal plus complexe, a entrainé une forte réduction des marges de fiabilité des oxydes de grille. A ce titre, Il est devenu nécessaire d’investiguer de nouvelles approches pouvant offrir davantage de gain en durée de vie pour
APA, Harvard, Vancouver, ISO, and other styles
9

Kiefer, Jean-Georges. "Contribution à l'étude des effets de la réduction des dimensions du transistor MOS : application à la conception des circuits intégrés analogiques CMOS." Grenoble 1, 1986. http://www.theses.fr/1986GRE10105.

Full text
Abstract:
Ce memoire traite des effets de petites dimensions du transistor metal-oxyde-semiconducteur (mos). Les principales methodes de maigrissement sont analysees et les grandes lignes de l'evolution des technologies mos sont esquissees. Un modele courant-tension du transistor, qui prend en compte ces effets physiques et qui se prete bien a une extraction de parametres rapide et facile, est adopte. Cette derniere etude est concretisee par la mise au point et la programmation d'un banc de caracterisation en continu. Une structure d'amplificateur operationnel est etudiee et realisee dans une technologi
APA, Harvard, Vancouver, ISO, and other styles
10

Cajueiro, João Paulo Cerquinho. "Fonte de tensão de referencia ajustavel implementada com transistores MOS." [s.n.], 2005. http://repositorio.unicamp.br/jspui/handle/REPOSIP/260509.

Full text
Abstract:
Orientador: Carlos Alberto dos Reis Filho<br>Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação<br>Made available in DSpace on 2018-08-05T12:05:57Z (GMT). No. of bitstreams: 1 Cajueiro_JoaoPauloCerquinho_D.pdf: 1564955 bytes, checksum: 6ff645ea51f6ee2dcb9e7ab8db6363aa (MD5) Previous issue date: 2005<br>Resumo: Uma nova técnica de compensação de temperatura para implementar tensões de referência em circuitos CMOS é descrita, desde o seu fundamento teórico até a comprovação experimental feita com amostras de circuitos integrados protótipos qu
APA, Harvard, Vancouver, ISO, and other styles
11

Bolzan, Evandro. "Projeto de indutores ativos CMOS e a sua aplicação em VCO totalmente integrado." reponame:Repositório Institucional da UFABC, 2015.

Find full text
Abstract:
Orientador: Prof. Dr. Carlos Eduardo Capovilla<br>Dissertação (mestrado) - Universidade Federal do ABC, Programa de Pós-Graduação em Engenharia Elétrica, 2015.<br>Este trabalho tem como escopo o projeto e implementação de indutores ativos integrados em tecnologia CMOS para operação em circuitos integrados de r'adio frequência. Tais sistemas demandam por indutores passivos integrados, sendo que estes geralmente apresentam baixa indutância, baixo fator de qualidade, e tamanhos relativamente grandes. Estes fatores são limitantes no projeto de circuitos integrados. Como alternativa, indutores ativ
APA, Harvard, Vancouver, ISO, and other styles
12

Cambero, Eduardo Vicente Valdés. "Aplicação de indutores ativos integrados CMOS em amplificadores de baixo ruído." reponame:Repositório Institucional da UFABC, 2017.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
13

Heo, Deukhyoun. "Silicon MOS field effect transistor RF/Microwave nonlinear model study and power amplifier development for wireless communications." Diss., Georgia Institute of Technology, 2000. http://hdl.handle.net/1853/15618.

Full text
APA, Harvard, Vancouver, ISO, and other styles
14

Jouan, Sébastien. "Développement et caractérisation de transistors bipolaires à hétérojonctions Si/SiGe pour les circuits radiofréquences." Université Joseph Fourier (Grenoble), 2001. http://www.theses.fr/2001GRE10011.

Full text
APA, Harvard, Vancouver, ISO, and other styles
15

Recoules, Hector. "Modélisation du transistor MOS submicronique : application à la conception de circuits intégrés analogiques et mixtes en technologie CMOS et BICMOS /." Paris : École nationale supérieure des télécommunications, 1999. http://catalogue.bnf.fr/ark:/12148/cb37047185b.

Full text
APA, Harvard, Vancouver, ISO, and other styles
16

Gerrer, Louis. "Impact du claquage progressif de l'oxyde sur le fonctionnement des composants et circuits élémentaires MOS : caractérisation et modélisation." Phd thesis, Université de Grenoble, 2011. http://tel.archives-ouvertes.fr/tel-00631364.

Full text
Abstract:
La progressivité du claquage des oxydes de grille d'épaisseurs inférieures à 20 nm permet d'envisager une prolongation de la durée de vie des circuits. Cet enjeu majeur de la fiabilité contemporaine requiert des modèles adaptés afin de contrôler la variabilité des paramètres induites par le claquage. Après avoir étudié l'impact d'une fuite de courant sur une couche chargée, nous avons mis au point un modèle bas niveau de simulation par éléments finis, capable de reproduire la dérive des paramètres mesurée sur des dispositifs du nœud 45 nm. Des lois empiriques de ces dérives ont été injectées d
APA, Harvard, Vancouver, ISO, and other styles
17

Kiefer, Jean-Georges. "Contribution à l'étude des effets de la réduction des dimensions du transistor MOS application à la conception des circuits intégrés analogiques CMOS." Grenoble 2 : ANRT, 1986. http://catalogue.bnf.fr/ark:/12148/cb37598733w.

Full text
APA, Harvard, Vancouver, ISO, and other styles
18

Hniki, Saâdia. "Contribution à la modélisation des dispositifs MOS haute tension pour les circuits intégrés de puissance ("Smart Power")." Toulouse 3, 2010. http://thesesups.ups-tlse.fr/1162/.

Full text
Abstract:
Au cours des dernières décennies, les circuits intégrés de puissance ont connu une croissance très importante. Aujourd'hui la régulation et distribution d'énergie électrique jouent un rôle crucial. La réduction constante des dimensions ainsi que le besoin en densité de puissance de plus en plus élevée ont mis en évidence la nécessité de structures toujours plus performantes. La technologie “smart power” a été développée pour satisfaire ces demandes. Cette technologie utilise les dispositifs DMOS, offrant de nouvelles solutions grâce à ses caractéristiques uniques forte tension et fort courant.
APA, Harvard, Vancouver, ISO, and other styles
19

Marty, Arlette. "Propriétés statiques et dynamiques d'un transistor bipolaire à collecteur réalisé par implantation haute énergie développé en technologie VLSI CMOS." Toulouse, INSA, 1992. http://www.theses.fr/1992ISAT0030.

Full text
Abstract:
Ce travail s'inscrit dans le cadre de l'etude d'un transistor bipolaire compatible avec la technologie cmos du centre national d'etudes des telecommunications de meylan. Dans un premier temps, la structure du composant est presentee: elle est derivee de celle du transistor pmos et sa specificite est l'utilisation d'un caisson de phosphore implante a haute energie en tant que collecteur. Nous decrivons les procedures et les outils de caracterisation mis en jeu. Apres avoir expose les effets collecteurs, nous procedons a une etude approfondie du comportement du collecteur implante a haute energi
APA, Harvard, Vancouver, ISO, and other styles
20

Barthélemy, Hervé. "Conception et application de nouveaux circuits analogiques mettant en oeuvre une boucle translineaire mixte a huit transistors." Paris 11, 1996. http://www.theses.fr/1996PA112234.

Full text
Abstract:
Une nouvelle boucle translineaire mixte composee de huit transistors bipolaires (quatre npn et quatre pnp) est introduite. L'etude des invariances de la structure, a partir de la theorie des graphes, a permis de definir les differentes polarisations utilisables pour celle-ci. Nous en avons aussi deduit la position des miroirs de courant qu'il est possible de connecter sur cette boucle. Une polarisation particuliere parmi celles comprenant deux sources de courant a entierement ete traitee. Les proprietes dynamiques des circuits qui resultent des differentes polarisations sont ensuite analysees.
APA, Harvard, Vancouver, ISO, and other styles
21

Comyn, Rémi. "Développement de briques technologiques pour la co-intégration par l'épitaxie de transistors HEMTs AlGaN/GaN sur MOS silicium." Thesis, Université Côte d'Azur (ComUE), 2016. http://www.theses.fr/2016AZUR4098.

Full text
Abstract:
L’intégration monolithique hétérogène de composants III-N sur silicium (Si) offre de nombreuses possibilités en termes d’applications. Cependant, gérer l’hétéroépitaxie de matériaux à paramètres de maille et coefficients de dilatation très différents, tout en évitant les contaminations, et concilier des températures optimales de procédé parfois très éloignées requière inévitablement certains compromis. Dans ce contexte, nous avons cherché à intégrer des transistors à haute mobilité électronique (HEMT) à base de nitrure de Gallium (GaN) sur substrat Si par épitaxie sous jets moléculaires (EJM)
APA, Harvard, Vancouver, ISO, and other styles
22

Hniki, Saadia. "Contribution à la modélisation des dispositifs MOS haute tension pour les circuits intégrés de puissance ("Smart Power")." Phd thesis, Université Paul Sabatier - Toulouse III, 2010. http://tel.archives-ouvertes.fr/tel-00581114.

Full text
Abstract:
Au cours des dernières décennies, les circuits intégrés de puissance ont connu une croissance très importante. Aujourd'hui la régulation et distribution d'énergie électrique jouent un rôle crucial. La réduction constante des dimensions ainsi que le besoin en densité de puissance de plus en plus élevée ont mis en évidence la nécessité de structures toujours plus performantes. La technologie "smart power" a été développée pour satisfaire ces demandes. Cette technologie utilise les dispositifs DMOS, offrant de nouvelles solutions grâce à ses caractéristiques uniques forte tension et fort courant.
APA, Harvard, Vancouver, ISO, and other styles
23

Comyn, Rémi. "Développement de briques technologiques pour la co-intégration par l’épitaxie de transistors HEMTs AlGaN/GaN sur MOS silicium." Thèse, Université de Sherbrooke, 2016. http://hdl.handle.net/11143/9891.

Full text
Abstract:
Dans le domaine des semi-conducteurs, la technologie silicium (principalement l’architecture CMOS) répond à la majorité des besoins du marché et, de ce fait, elle est abondamment utilisée. Ce semi-conducteur profite d’une part, de son abondance dans la nature et par conséquent de son faible coût, et d’autre part de la grande maturité de sa technologie qui est étudiée depuis un demi-siècle. Cependant, le silicium (Si) souffre de plus en plus de ses propriétés électriques limitées qui l’excluent de certains domaines dans lesquels les technologies à base de matériaux III-V sont les plus utilisées
APA, Harvard, Vancouver, ISO, and other styles
24

Marzaki, Abderrezak. "Développement de technique de procédé de fabrication innovante et de nouvelle architecture de transistor MOS." Thesis, Aix-Marseille, 2013. http://www.theses.fr/2013AIXM4768.

Full text
Abstract:
La miniaturisation des composants et l’amélioration des performances des circuits intégrés (ICs) sont dues aux progrès liés au procédé de fabrication. Malgré le nombre de technologie existante, la technologie CMOS est la plus utilisée. Dans le cadre du développement de la technologie CMOS 90nm à double niveau de poly, des recherches sur l’introduction de techniques innovantes de procédé de fabrication et d’une nouvelle architecture de transistor MOS à tension de seuil ajustable ont été menées dans le but d’améliorer les performances des ICs. Une première étude sur l’implémentation des effets d
APA, Harvard, Vancouver, ISO, and other styles
25

Giroult-Matlakowski, Gae͏̈lle. "Etude du système émetteur-base d'un transistor bipolaire autoaligné dans le cadre d'une technologie VLSI BICMOS." Toulouse, INSA, 1990. http://www.theses.fr/1990ISAT0014.

Full text
Abstract:
Ce travail s'inscrit dans le cadre de l'etude d'un composant bipolaire compatible avec la technologie cmos du centre national d'etude des telecommunications de meylan. Apres avoir rappele l'interet de pouvoir mixer des composants bipolaires et cmos sur une meme puce, et donne une vue generale des technologies bicmos developpees dans les principales fonderies du monde, nous decrivons la structure de notre dispositif bipolaire autoaligne a emetteur grave, derivee de celle du transistor pmos, et son procede de fabrication. Dans un premier temps, l'etude porte sur l'origine du dysfonctionnement a
APA, Harvard, Vancouver, ISO, and other styles
26

Beydoun, Bilal. "Simulation et conception des transistors M. O. S. De puissance." Toulouse 3, 1994. http://www.theses.fr/1994TOU30163.

Full text
Abstract:
Ce mémoire traite de la simulation et de la conception du transistor VDMOS de puissance. On propose un outil de conception de modèles pour ce transistor, qui est base d'une part sur l'analyse des mécanismes dont la structure est le siège, d'autre part sur la géométrie (layout) et la technologie, et enfin sur la prise en compte de la topologie d'un schéma équivalent établi antérieurement au laboratoire. Plus précisément, on effectue tout d'abord une étude des mécanismes-conduction, tenue en tension, étude dynamique-intervenant dans les diverses zones de la structure du composant. En se basant s
APA, Harvard, Vancouver, ISO, and other styles
27

Bouhana, Emmanuel. "Analyse du comportement petit signal du transistor MOS : contribution à une nouvelle approche d'extraction et de modélisation pour des applications RF." Phd thesis, Université des Sciences et Technologie de Lille - Lille I, 2007. http://tel.archives-ouvertes.fr/tel-00333413.

Full text
Abstract:
L'explosion des moyens de communication sans fil durant les quinze dernières années, ainsi que les services nécessitant des communications à haut débit ont conduit l'industrie du semiconducteur à s'intéresser de plus en plus au circuit intégré pour des applications analogiques radio-fréquences. Les dispositifs réalisés en technologie CMOS présentent aujourd'hui des performances les rendant intéressants pour la conception de circuits RF. Or, la plupart des modèles disponibles actuellement ne sont pas adaptés aux besoins des applications RF, et ne peuvent donc pas être utilisés tels quels pour l
APA, Harvard, Vancouver, ISO, and other styles
28

Sphabmixay, Kim Huyen. "Etude de convertisseur à interrupteurs bidirectionnels bicommandables constitués de transistor vdmos à miroir de courant : Contribution à la reproduction de diode de synthèse par commande adaptée." Montpellier 2, 1994. http://www.theses.fr/1994MON20213.

Full text
Abstract:
Par sa structure unique, le convertisseur direct a interrupteurs bidirectionnels bicommandables permet de créer (ou recréer) toutes les fonctions de conversion de l'électronique de puissance. L'étude de la commutation de cette structure de convertisseur se ramène a celle d'une cellule élémentaire composée de deux interrupteurs bidirectionnels commandes. Pour s'approcher au mieux des conditions de commutation optimale, équivalente a celle existant entre un transistor et une diode, une des solutions consiste a agir sur la commande. Nous présentons ici une approche dite pseudo-spontanée constitua
APA, Harvard, Vancouver, ISO, and other styles
29

Durand, Cédric. "Développement de résonateurs électromécaniques en technologie Silicon On Nothing, à détection capacitive et amplifiée par transistor MOS, en vue d’une co-intégration permettant d’adresser une application de référence de temps." Thesis, Lille 1, 2009. http://www.theses.fr/2009LIL10008/document.

Full text
Abstract:
Les résonateurs électromécaniques (MEMS), de part leurs bonnes performances, leur petite taille, ou encore leurs possibilités d'intégration au plus proche des transistors, présentent un fort potentiel pour le remplacement des quartz dans les applications de référence de temps. Dans ce contexte, nous proposons de développer des résonateurs électromécaniques en vue d'une intégration « front-end », pour la réalisation d'oscillateurs intégrés. Ainsi, nous avons fabriqué des démonstrateurs à partir des briques de base de la technologie CMOS Silicon On Nothing, en phase de R&amp;D à STMicroe!ectronl
APA, Harvard, Vancouver, ISO, and other styles
30

Chevillon, Nicolas. "Etude et modélisation compacte du transistor FinFET ultime." Phd thesis, Université de Strasbourg, 2012. http://tel.archives-ouvertes.fr/tel-00750928.

Full text
Abstract:
Une des principales solutions technologiques liées à la réduction d'échelle de la technologie CMOS est aujourd'hui clairement orientée vers les transistors MOSFET faiblement dopés à multiples grilles. Ceux-ci proposent une meilleure immunité contre les effets canaux courts comparés aux transistors MOSFET bulk planaires (cf. ITRS 2011). Parmi les MOSFETs à multiples grilles, le transistor FinFET SOI est un candidat intéressant de par la similarité de son processus de fabrication avec la technologie des transistors planaires. En parallèle, il existe une réelle attente de la part des concepteurs
APA, Harvard, Vancouver, ISO, and other styles
31

Capovilla, Carlos Eduardo. "Circuitos integrados de radio-recepção para a operação de multiplexação espacial de antenas em tempo real." [s.n.], 2008. http://repositorio.unicamp.br/jspui/handle/REPOSIP/260964.

Full text
Abstract:
Orientador: Luiz Carlos Kretly<br>Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação<br>Made available in DSpace on 2018-08-11T03:07:44Z (GMT). No. of bitstreams: 1 Capovilla_CarlosEduardo_D.pdf: 7813094 bytes, checksum: 52ab9727d246649f4c3628a9a462e9c2 (MD5) Previous issue date: 2008<br>Resumo: Esta pesquisa tem por objetivo a concepção de novas topologias de circuitos integrados e suas caracterizações para operação em sistemas de rádio-recepção. O projeto e a fabricação de chaves de RF, LNAs, mixer e VCOs são apresentados. A técnica SMILE
APA, Harvard, Vancouver, ISO, and other styles
32

Lahbib, Insaf. "Contribution à l'analyse des effets de vieillissement de composants actifs et de circuits intégrés sous contraintes DC et RF en vue d'une approche prédictive." Thesis, Normandie, 2017. http://www.theses.fr/2017NORMC256.

Full text
Abstract:
Les travaux de cette thèse portent sur la simulation de la dégradation des paramètres électriques des transistors MOS et bipolaires sous stress statiques et dynamiques. Cette étude a été menée à l’aide d’un outil de simulation de fiabilité développé en interne. Selon la technologie MOS ou bipolaire, les mécanismes étudiés ont été successivement : Hot Carrier Injection, Bias Temperature instability, Mixed Mode et Reverse base emitter bias. L’investigation a été aussi étendue au niveau circuit. Nous nous sommes ainsi intéressés à l’effet de la dégradation des transistors sur la fréquence d’un os
APA, Harvard, Vancouver, ISO, and other styles
33

Klimach, Hamilton Duarte. "Modelo do descasamento (mismatch) entre transistores MOS." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 2008. http://hdl.handle.net/10183/14723.

Full text
Abstract:
Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações
APA, Harvard, Vancouver, ISO, and other styles
34

Toner, Brendan. "Nonlinear time domain characterisation of sub-micron RF MOS transistors." Thesis, Queen's University Belfast, 2002. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.269140.

Full text
APA, Harvard, Vancouver, ISO, and other styles
35

Gouveia, Filho Oscar da Costa. "Um modelo compacto do transistor MOS para simulação de circuitos /." Florianópolis, SC, 1999. http://repositorio.ufsc.br/xmlui/handle/123456789/80550.

Full text
Abstract:
Tese (Doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico.<br>Made available in DSpace on 2012-10-18T15:56:35Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-09T02:26:17Z : No. of bitstreams: 1 147226.pdf: 19168271 bytes, checksum: a5fa88152eb3fba56f271c59bef34e82 (MD5)
APA, Harvard, Vancouver, ISO, and other styles
36

Cunha, Ana Isabela Araújo. "Um modelo do transistor MOS para projeto de circuitos integrados." reponame:Repositório Institucional da UFSC, 1996. https://repositorio.ufsc.br/handle/123456789/111523.

Full text
APA, Harvard, Vancouver, ISO, and other styles
37

Benboujema, Chawki Mohamed. "Etude d'une structure d'interrupteur 4 quadrants à faibles pertes à base de transistors à forts gains." Thesis, Tours, 2011. http://www.theses.fr/2011TOUR4049/document.

Full text
Abstract:
S’inscrivant dans le cadre de la gestion de l’énergie dans l’habitat du programme SESAME du pôle de compétitivité S2E2, l’objectif de cette thèse est d’étudier et de proposer une structure d’interrupteur commandable à l’ouverture et à la fermeture, bidirectionnel en tension et en courant et à faible perte énergétique, destiné à connecter tout type de charges sur le réseau alternatif 230V/50Hz. Il n’existe pas à l’heure actuelle de composants interrupteurs monolithiques de ce type. La première partie du mémoire présente les interrupteurs électroniques existants. La deuxième partie, traite des i
APA, Harvard, Vancouver, ISO, and other styles
38

Coimbra, Ricardo Pureza. "Geração de tensão de referencia e sinal de sensoriamento termico usando transistores MOS em forte inversão." [s.n.], 2009. http://repositorio.unicamp.br/jspui/handle/REPOSIP/262029.

Full text
Abstract:
Orientador: Carlos Alberto dos Reis Filho<br>Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação<br>Made available in DSpace on 2018-08-14T00:43:32Z (GMT). No. of bitstreams: 1 Coimbra_RicardoPureza_M.pdf: 4991793 bytes, checksum: 2b5fb9293ae9abe4c248964485ff74e3 (MD5) Previous issue date: 2009<br>Resumo: Fontes de referência de tensão e sensores de temperatura são blocos extensivamente utilizados em sistemas microeletrônicos. Como alternativa à aplicação de estruturas consolidadas, mas protegidas por acordos de propriedade intelectual
APA, Harvard, Vancouver, ISO, and other styles
39

Silva, Pablo Dutra da. "Modelo compacto de não-linearidades em transistores MOS." Florianópolis, SC, 2006. http://repositorio.ufsc.br/xmlui/handle/123456789/89313.

Full text
Abstract:
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica.<br>Made available in DSpace on 2012-10-22T19:21:12Z (GMT). No. of bitstreams: 1 233928.pdf: 1327332 bytes, checksum: d6a15031677dcf39c4baf31805ebf12f (MD5)<br>Neste trabalho, é proposto um modelo compacto para não-linearidades em transistores MOS desenvolvido com base nas equações de canal curto do modelo #Advanced Compact MOSFET# (ACM). As maiores vantagens deste modelo são a simplicidade de suas equações e a forma explícita com que se determinam as nãolineari
APA, Harvard, Vancouver, ISO, and other styles
40

Gallière, Jean-Marc. "Etude et modélisation électrique du court-circuit grille-canal dans le transistor MOS." Montpellier 2, 2003. http://www.theses.fr/2003MON20139.

Full text
APA, Harvard, Vancouver, ISO, and other styles
41

Siebel, Osmar Franca. "Um modelo eficiente do transistor MOS para o projeto de circuitos VLSI." Florianópolis, SC, 2007. http://repositorio.ufsc.br/xmlui/handle/123456789/89819.

Full text
Abstract:
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica.<br>Made available in DSpace on 2012-10-23T03:04:31Z (GMT). No. of bitstreams: 1 240180.pdf: 1418776 bytes, checksum: 2b4bd2ea7efed74b9ba724cc2374cdbb (MD5)<br>Neste trabalho é detalhada a implementação do modelo ACM do transistor MOS no simulador elétrico ELDO (Mentor Graphics). O código foi escrito em linguagem C utilizando a ferramenta UDM (User Definable Model). A carga de inversão é calculada a partir da equação de carga UCCM utilizando um algoritmo que re
APA, Harvard, Vancouver, ISO, and other styles
42

Klimach, Hamilton. "Modelo do descasamento (Mismatch) entre transistores MOS." Florianópolis, SC, 2008. http://repositorio.ufsc.br/xmlui/handle/123456789/91474.

Full text
Abstract:
Tese (Doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-graduação em Engenharia Elétrica<br>Made available in DSpace on 2012-10-23T23:18:34Z (GMT). No. of bitstreams: 1 251255.pdf: 2674400 bytes, checksum: 6117efc022d122e5de42d39f63754994 (MD5)<br>Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de '80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o us
APA, Harvard, Vancouver, ISO, and other styles
43

Charry, Sierra Ximena. "Projeto, simulações e analises de comparadores de corrente MOS." [s.n.], 1996. http://repositorio.unicamp.br/jspui/handle/REPOSIP/261899.

Full text
Abstract:
Orientador: Alberto Martins Jorge<br>Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica<br>Made available in DSpace on 2018-07-21T10:28:20Z (GMT). No. of bitstreams: 1 CharrySierra_Ximena_M.pdf: 5092316 bytes, checksum: f3281f9aabede935dc3fd997de01dba8 (MD5) Previous issue date: 1996<br>Resumo: Este trabalho tem por objetivo o estudo de dois comparadores de corrente, conhecidos como Comparador de Corrente com Efeito de Modulação de Canal e Comparador de Corrente com Realimentação Positiva. Foi realizado o projeto dos comparadores de corrente, bem com
APA, Harvard, Vancouver, ISO, and other styles
44

Salomé, Pascal. "Etude des décharges électrostatiques dans les circuits MOS submicroniques et optimisation de leurs protections." Lyon, INSA, 1998. http://www.theses.fr/1998ISAL0030.

Full text
Abstract:
Ce manuscrit concerne l'analyse des phénomènes physiques intervenant lors d'une décharge électrostatique (ESD) dans les technologies CMOS submicroniques. On trouve, aujourd'hui, différents types de test (normalisés ou non) pour quantifier la tenue aux ESD des structures de protection. Cependant, ils ont tous un point commun, les ondes de tension et de courant résultant de ces stress sont difficilement interprétables. Ainsi, le manuscrit débute par la conception d'un autre type de générateur basé sur le principe des lignes à transmission. Celui ci fournit des ondes carrés qui sont plus simples
APA, Harvard, Vancouver, ISO, and other styles
45

Tintori, Olivier. "Modélisation et simulation des transistors Double-Grille : du dispositif au circuit intégré." Aix-Marseille 1, 2006. http://www.theses.fr/2006AIX11051.

Full text
APA, Harvard, Vancouver, ISO, and other styles
46

Acco, Edson Santos. "Contribuição ao estudo do fenomeno de injeção de carga em chaves analogicas MOS." [s.n.], 1994. http://repositorio.unicamp.br/jspui/handle/REPOSIP/261317.

Full text
Abstract:
Orientador: Carlos Alberto dos Reis Filho<br>Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica<br>Made available in DSpace on 2018-07-20T15:37:07Z (GMT). No. of bitstreams: 1 Acco_EdsonSantos_M.pdf: 4956105 bytes, checksum: d305e485880ebd44f862df629fbf1542 (MD5) Previous issue date: 1994<br>Resumo: Este trabalho apresenta um estudo teórico-experimental sobre o fenômeno de injeção de carga, que ocorre em circuitos a capacitores chaveados durante a transição de abertura das chaves analógicas MOS. Inicialmente é feita uma análise teórica sobre esse fen
APA, Harvard, Vancouver, ISO, and other styles
47

Radin, Rafael Luciano. "Modelagem da tensão de Early em transistores MOS nos regimes de inversão fraca e moderada." Florianópolis, 2007. http://repositorio.ufsc.br/xmlui/handle/123456789/90656.

Full text
Abstract:
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica<br>Made available in DSpace on 2012-10-23T13:34:57Z (GMT). No. of bitstreams: 0<br>Este trabalho apresenta um modelo compacto para a tensão de Early do transistor MOS em inversão fraca e moderada. Utilizando as equações do modelo ACM (Advanced Compact Mosfet Model) e incluindo os efeitos de canal curto relevantes como o DIBL e a modulação do comprimento das zonas de depleção de dreno e fonte, chega-se a um modelo compacto para a tensão de Early que proporciona a
APA, Harvard, Vancouver, ISO, and other styles
48

Pravossoudovitch, Serge. "Contribution au test des circuits intégrés MOS : génération automatique de vecteurs de test au niveau transistors interrupteurs." Montpellier 2, 1987. http://www.theses.fr/1987MON20213.

Full text
Abstract:
Dans ce memoire est presente une methodologie de generation automatique de vecteurs de test pour circuits integres mos. L'approche proposee, basee sur une representation des circuits au niveau transistors, a pour but de permettre la prise en compte de structures et de modeles de pannes specifiques a ces technologies. Les concepts generaux d'une telle methodologie de generation de vecteurs de tests etant definis, l'etude realisee ici porte sur l'etablissement des conditions d'observations d'une panne affectant un sous-reseau (injection de pannes). Pour elaborer ces conditions un modele d'evalua
APA, Harvard, Vancouver, ISO, and other styles
49

Puig, Vidal Manuel. "Immunité au "Latch-up" d'une technologie de puissance intelligente CMOS/DMOS basée sur un concept de puits flottant et applications." Toulouse 3, 1993. http://www.theses.fr/1993TOU30050.

Full text
Abstract:
Dans le cadre d'une technologie compatible dmos, une solution faible cout basee sur un concept de puits flottant et ayant une bonne immunite au latch-up, est proposee. La diffusion p+ profonde inherente a la structure dmos est utilisee pour realiser un anneau qui entoure le transistor nmos dans le puits p flottant de la structure cmos et recouvre legerement sa diffusion de source. Une technologie cmos compatible dmos a ete mise au point et un vehicule test a ete concu et realise dans la centrale technologique du laas. Les resultats de caracterisation montrent une bonne immunite au latch-up a l
APA, Harvard, Vancouver, ISO, and other styles
50

Parthasarathy, Chittoor Ranganathan. "Etude de la fiabilité des technologies CMOS avancées : application à la simulation de la fiabilité de conception des circuits numériques et analagiques." Aix-Marseille 1, 2006. http://www.theses.fr/2006AIX11057.

Full text
Abstract:
Dans ce travail, nous examinons les aspects de la dégradation des dispositifs MOSFETs dus aux porteurs chauds du canal(CHC) et aux instabilités à haute température sous polarisation négative (NBTI), du point de vue de la caractérisation et de la modélisation, dans l’objectif de développer des solutions largement utilisables pour simuler ces conditions de dégradation dans les circuits analogiques et numériques. De telles solutions représentent un besoin pressant dans le contexte de la miniaturisation extrême des dispositifs CMOS et devant la complexité croissante des produits utilisant ces disp
APA, Harvard, Vancouver, ISO, and other styles
You might also be interested in the bibliographies on the topic 'MOS Transistor Circuits' for other source types:
Journal articles
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography