Dissertations / Theses: 'Radio-logicielle'

1

Haghighitalab, Delaram. "Récepteur radio-logicielle hautement numérisé." Thesis, Paris 6, 2015. http://www.theses.fr/2015PA066443.

Full text

Abstract:

Aujourd'hui, il y a une augmentation du nombre de normes étant intégré dans des appareils mobiles. Les problèmes principaux sont la durée de vie de la batterie et la taille de l'appareil. L'idée d'un Radio-Logiciel est de pousser le processus de numérisation aussi près que possible de l'antenne. Dans cette thèse, nous présentons la première mise en œuvre d'un récepteur radio-logiciel complet basé sur Sigma-Delta RF passe-bande, y compris un LNA à gain variable (VGLNA), un ADC Sigma-Delta RF sous-échantillonné, un mélangeur bas-conversion RF numérique et un filtre de décimation polyphasé multi-étage multi-taux. Le VGLNA élargit la gamme dynamique du récepteur multi-standard pour atteindre les exigences des trois normes sans fil ciblées. Aussi une architecture mixte, en utilisant à la fois Source-Coupled Logic (SCL) et des circuits CMOS, il est proposé d'optimiser la consommation des circuits RF numériques. Par ailleurs, nous proposons une architecture de filtre en peigne à plusieurs étages avec décomposition polyphase à réduire la consommation d'énergie. Le récepteur est mesuré pour trois normes différentes dans la bande de 2.4 GHz, la bande ISM. Les résultats des mesures montrent que le récepteur atteint 79 dB, 73 dB et 63 dB de plage dynamique pour les normes Bluetooth, ZigBee et WiFi respectivement. Le récepteur complet, mis en œuvre dans le procédé CMOS 130 nm, a une fréquence centrale accordable de 300 MHz et consomme 63 mW sous 1.2 V. Comparé à d'autres récepteurs, le circuit proposé consomme 30% moins d'énergie, la plage dynamique est de 21 dB supérieur, IIP3 est de 6 dB supérieur et le facteur de mérite est de 24 dB supérieur
Nowadays there is an increase in the number of standards being integrated in mobile devices. The main issues are battery life and the size of the device. The idea of a Software Defined Radio is to push the digitization process as close as possible to the antenna. Having most of the circuit in the digital domain allows it to be reconfigurable thus requiring less area and power consumption. In this thesis, we present the first implementation of a complete SDR receiver based on RF bandpass Sigma-Delta including a Variable-Gain LNA (VGLNA), an RF subsampled Sigma-Delta ADC, an RF digital down-conversion mixer and a polyphase multi-stage multi-rate decimation filter. VGLNA enlarges the dynamic range of the multi-standard receiver to achieve the requirements of the three targeted wireless standards. Also a mixed architecture, using both Source-Coupled Logic (SCL) and CMOS circuits, is proposed to optimize the power consumption of the RF digital circuits. Moreover, we propose a multi-stage comb filter architecture with polyphase decomposition to reduce the power consumption. The receiver is measured for three different standards in the 2.4 GHz ISM-band. Measurement results show that the receiver achieves 79 dB, 73 dB and 63 dB of dynamic range for the Bluetooth, ZigBee and WiFi standards respectively. The complete receiver, implemented in 130 nm CMOS process, has a 300 MHz tunable central frequency and consumes 63 mW under 1.2 V supply. Compared to other SDR receivers, the proposed circuit consumes 30% less power, the DR is 21 dB higher, IIP3 is 6 dB higher and the overall Figure of Merit is 24 dB higher

APA, Harvard, Vancouver, ISO, and other styles

2

Haghighitalab, Delaram. "Récepteur radio-logicielle hautement numérisé." Electronic Thesis or Diss., Paris 6, 2015. http://www.theses.fr/2015PA066443.

Full text

Abstract:

Aujourd'hui, il y a une augmentation du nombre de normes étant intégré dans des appareils mobiles. Les problèmes principaux sont la durée de vie de la batterie et la taille de l'appareil. L'idée d'un Radio-Logiciel est de pousser le processus de numérisation aussi près que possible de l'antenne. Dans cette thèse, nous présentons la première mise en œuvre d'un récepteur radio-logiciel complet basé sur Sigma-Delta RF passe-bande, y compris un LNA à gain variable (VGLNA), un ADC Sigma-Delta RF sous-échantillonné, un mélangeur bas-conversion RF numérique et un filtre de décimation polyphasé multi-étage multi-taux. Le VGLNA élargit la gamme dynamique du récepteur multi-standard pour atteindre les exigences des trois normes sans fil ciblées. Aussi une architecture mixte, en utilisant à la fois Source-Coupled Logic (SCL) et des circuits CMOS, il est proposé d'optimiser la consommation des circuits RF numériques. Par ailleurs, nous proposons une architecture de filtre en peigne à plusieurs étages avec décomposition polyphase à réduire la consommation d'énergie. Le récepteur est mesuré pour trois normes différentes dans la bande de 2.4 GHz, la bande ISM. Les résultats des mesures montrent que le récepteur atteint 79 dB, 73 dB et 63 dB de plage dynamique pour les normes Bluetooth, ZigBee et WiFi respectivement. Le récepteur complet, mis en œuvre dans le procédé CMOS 130 nm, a une fréquence centrale accordable de 300 MHz et consomme 63 mW sous 1.2 V. Comparé à d'autres récepteurs, le circuit proposé consomme 30% moins d'énergie, la plage dynamique est de 21 dB supérieur, IIP3 est de 6 dB supérieur et le facteur de mérite est de 24 dB supérieur
Nowadays there is an increase in the number of standards being integrated in mobile devices. The main issues are battery life and the size of the device. The idea of a Software Defined Radio is to push the digitization process as close as possible to the antenna. Having most of the circuit in the digital domain allows it to be reconfigurable thus requiring less area and power consumption. In this thesis, we present the first implementation of a complete SDR receiver based on RF bandpass Sigma-Delta including a Variable-Gain LNA (VGLNA), an RF subsampled Sigma-Delta ADC, an RF digital down-conversion mixer and a polyphase multi-stage multi-rate decimation filter. VGLNA enlarges the dynamic range of the multi-standard receiver to achieve the requirements of the three targeted wireless standards. Also a mixed architecture, using both Source-Coupled Logic (SCL) and CMOS circuits, is proposed to optimize the power consumption of the RF digital circuits. Moreover, we propose a multi-stage comb filter architecture with polyphase decomposition to reduce the power consumption. The receiver is measured for three different standards in the 2.4 GHz ISM-band. Measurement results show that the receiver achieves 79 dB, 73 dB and 63 dB of dynamic range for the Bluetooth, ZigBee and WiFi standards respectively. The complete receiver, implemented in 130 nm CMOS process, has a 300 MHz tunable central frequency and consumes 63 mW under 1.2 V supply. Compared to other SDR receivers, the proposed circuit consumes 30% less power, the DR is 21 dB higher, IIP3 is 6 dB higher and the overall Figure of Merit is 24 dB higher

APA, Harvard, Vancouver, ISO, and other styles

3

Ben, Abdallah Riadh. "Machine virtuelle pour la radio logicielle." Lyon, INSA, 2010. http://theses.insa-lyon.fr/publication/2010ISAL0086/these.pdf.

Full text

Abstract:

Les architectures matérielles dédiées à la radio logicielle sont complexes à manipuler. L’automatisation du passage de la modélisation à l’implémentation a beaucoup d’avantages et représente des enjeux économiques importants. Dans la littérature, les approches proposées de modélisation de la radio logicielle sont spécifiques à des plateformes particulières. Le passage à l’implémentation se fait généralement par des techniques de compilation et de génération de code. Dans tous les cas, le programme exécutable généré est spécifique à une plateforme cible. Dans cette thèse, on propose un modèle de programmation orienté machine virtuelle qui permet d’exprimer différents protocoles de niveau physique indépendamment de la plateforme cible. A ce modèle on associe un langage compilable vers un byte-code exécuté par la machine virtuelle radio (elle même est exécutée par un processeur natif ou réalisée par un matériel dédié) pour la configuration et le contrôle des plateformes radios. La machine virtuelle radio a été d’abord expérimentée fonctionnellement sur une plateforme logicielle (PC) puis sur une plateforme réaliste avec considération des contraintes temps réel sur le système sur puce MAGALI (circuit du CEA-Leti). Pour valider le concept, des services de standards existants de couches physiques ont été implémentés. Les surcoûts de la machine virtuelle et du modèle de programmation ont été étudiés. Une évaluation quantitative expérimentale de ce surcoût a été réalisée et des techniques d’optimisations ont été proposées
The hardware architectures dedicated to software radio are complex to handle. Automatic transition from modeling to implementation has many benefits and represents important economic perspectives. However the proposed approaches for software radios modeling, found in the state of the art, are specific to particular execution platforms. Indeed, moving to implementation is generally done through compilation and code generation techniques. In all cases, the generated executable program is definitively targeted for a specific platform. In this thesis, we propose a virtual machine based programming model which can express different physical layer protocols independently of the target platform. To this model we defined an associated language compilable into a high level byte-code to be executed by the radio virtual machine (which itself is executed by either a classic native processor or dedicated hardware) for configuration and control of radio platforms. The radio virtual machine was first tested functionally on a software platform (PC). Then, it has been experimented on a realistic platform with real-time constraints consideration: the CEA-Leti MAGALI chip. To validate the concept, several transmit and receive services of existing physical layer standards have been implemented. The additional costs of the virtual machine and the programming model were studied. Quantitative experimental evaluations of these additional costs have been realized and optimization techniques have been proposed

APA, Harvard, Vancouver, ISO, and other styles

4

Moy, Christophe. "Evolution de la conception radio : de la radio logicielle à la radio intelligente." Habilitation à diriger des recherches, Université Rennes 1, 2008. http://tel.archives-ouvertes.fr/tel-00354493.

Full text

Abstract:

Le manuscrit de cette Habilitation à Diriger des Recherches reprend quelques thèmes de mon parcours de recherche depuis 10 ans, et que l'on peut résumer ainsi. De la conception radio classique pendant ma thèse (à base d'ASIC) j'ai vécu la transition vers la conception radio logicielle (dans un laboratoire de recherche d'un grand groupe industriel) et enfin j'étends désormais en parallèle mes travaux vers la conception radio intelligente (dans un laboratoire de recherche académique). Cinq travaux sont repris dans ce mémoire, portant sur la radio logicielle et la radio intelligente. Ils correspondent à cinq des thèses que j'ai encadrées. Ils portent tout d'abord sur la contribution à une approche de conception pragmatique pour la radio logicielle orientée composants. La radio logicielle en effet implique l'utilisation de ressources de traitements multiples et hétérogènes, générant ainsi des difficultés de conception non encore résolues dans leur ensemble par la communauté de l'architecture. L'un des principes repose sur l'indifférence qu'il doit y avoir entre traitements logiciels et matériels, quel que soit leur niveau de reconfigurabilité. Un effort de formalisation de la conception radio logicielle est proposé dans un deuxième temps, dans une approche orientée opérateurs communs. L'idée repose sur la description à différents niveaux de granularité des opérateurs de traitement du signal afin de bénéficier de la réutilisation de motifs de calcul. Le travail d'optimisation consiste à sélectionner le niveau de granularité adéquate suivant les besoins du concepteur. La gestion de reconfiguration, qui est un point central si ce n'est le point distinctif de la radio logicielle est le cœur du troisième travail présenté. Sa généralisation à la radio intelligente permet d'aboutir dans un quatrième cas d'étude à la proposition d'une architecture de gestion radio intelligente : HDCRAM. Une modélisation de cette architecture est proposée sous la forme d'un méta-modèle exécutable. Cela permet notamment de disposer d'un simulateur de scénarios du comportement de l'architecture de gestion d'une radio intelligente et de pouvoir la dimensionner pour chaque scénario. Enfin la dernière étude porte sur la définition du concept de bulle sensorielle radio intelligente qui porte particulièrement sur l'ensemble des capteurs d'un équipement de radio intelligente. Les perspectives de ces travaux sont notamment d'étudier le troisième et dernier élément du cercle cognitif simplifié (après la reconfiguration et les capteurs) qu'est la prise de décision.

APA, Harvard, Vancouver, ISO, and other styles

5

Badran, Tamer. "Balayage de spectre utilisant les récepteurs radio logicielle." Electronic Thesis or Diss., Sorbonne université, 2020. https://accesdistant.sorbonne-universite.fr/login?url=https://theses-intra.sorbonne-universite.fr/2020SORUS264.pdf.

Full text

Abstract:

L'architecture conventionnelle utilisée par toutes les publications précédentes pour le récepteur de balayage de spectre est basée sur le CAN en BB, donc il a une consommation d'énergie élevée, une complexité plus élevée et souffre d'inadéquations de circuits et de non-linéarité. Dans ce travail, nous proposons d'utiliser un récepteur RF basé sur CAN delta-sigma en PB. Les CAN PB DS ajustables précédemment signalés implémentée de manière complexe. Nous présentons une implémentation efficace du CAN PB DS accordable. Un récepteur de détection de spectre, basé sur l'architecture frontale RF à faible consommation d'énergie proposée dans cette thèse, est également proposé. Le récepteur complet proposé ne souffre pas d'un déséquilibre 1/Q. Les résultats de simulation pour montrer l'impact de la non-linéarité du circuit sur les performances sont présentés. Une implémentation de circuit d'un backend numérique du système proposé est présentée. Cette implémentation comprend un mélangeur à conversion descendante efficace, un filtre de décimation, un bloc FFT et un module de détection d'énergie. L'implémentation a été validée à l'aide l'outil SignalTab. Des études, ne présentent que des résultats analytiques ou de simulation, visant à montrer l'impact du déséquilibre 1/Q sur les performances de détection du spectre ont déjà été publiées. Dans ce travail, nous présentons la première mesure matérielle du déséquilibre I/Q sur les performances de détection du spectre. Dans le domaine médical, nous présentons pour la première fois une étude de l'effet de l'exposition aux RF-EMF sur les nouveau-nés via une acquisition simultanée de signaux RF et de paramètres physiologiques
Spectrum sensing applications cover wide variety, such as efficient utilization of frequency spectrum, and in medical applications. The conventional architecture used by all the previous publications for spectrum sensing receiver is based on baseband ADC, hence it has high power consumption, higher complexity, and suffers from circuit mismatches and nonlinearity. In this work, we propose using an RF receiver based on bandpass delta-sigma ADC. It is much more convenient to have a tunable BP ΔΣ ADC to simplify the spectrum sweeping task. The previously reported tunable BP ΔΣ ADC’s are implementing tunability in a complex manner. We present an efficient implementation of tunable BP ΔΣ ADC with fixed ratio between the sampling frequency and center frequency. That fixed ratio further simplifies the implementation of the down conversion mixer and decimation filter which serve as the digital backend of the receiver. A spectrum sensing receiver, based on the power-efficient RF front end architecture proposed in this thesis, is also proposed. The proposed complete receiver does not suffer from I/Q imbalance that highly affect the spectrum sensing performance. Simulation results to show the circuit nonlinearity impact on the performance are presented. A circuit implementation of a digital backend of the proposed system is presented. This implementation comprises an efficient down conversion mixer, decimation filter, custom FFT block, and energy detection module. The implementation was validated on Altera FPGA using the on-chip logic analyzer via the SignalTab tool.Studies to show the impact of I/Q imbalance on spectrum sensing performance were previously published. Nevertheless, those publications presented only either analytical or simulation results. In this work, we present the first hardware measurement of the I/Q imbalance on spectrum sensing performance using a commercial SDR transceiver platform.In the medical field, we also present for the first time a study of the effect of RF-EMF exposure on neonates by performing a simultaneous acquisition of RF signals along with recording the physiological parameters of neonates. Using R-Studio, the stationarity of the signals to be correlated was checked, a transformation was performed on the non-stationary signals. Finally, cross correlation between the acquired RF signal (average of the whole spectrum or in a specific band) and each of the recorded physiological parameters did not show an observable impact of RF-EMF exposure on neonates

APA, Harvard, Vancouver, ISO, and other styles

6

Tchidjo, Moyo Noël. "Architecture logicielle et méthodologie de conception embarquée sous contraintes temps réel pour la radio logicielle." Phd thesis, Université Rennes 1, 2011. http://tel.archives-ouvertes.fr/tel-00603708.

Full text

Abstract:

Cette étude répond au problème d'ordonnancement temps réel de composants logiciels s'exécutant sur un processeur de traitement du signal dans un contexte de radio logicielle. Elle vise ainsi à compléter l'offre en termes d'outillage de conception radio logicielle. Dans la pratique actuelle, l'ordonnancement temps réel des applications de traitement du signal flexibles s'exécutant sur un processeur donné, est effectué de manière manuelle, en utilisant des méthodes empiriques, et en prenant des marges non négligeables. Etant donnée l'augmentation pressentie du nombre de composants logiciels de la couche physique s'exécutant simultanément sur un même processeur dans les futures radios logicielles, ces méthodes seront sujettes à erreur, feront perdre beaucoup de temps et ne trouveront pas nécessairement de solutions d'ordonnancement valides même lorsqu'il en existera une. Pour cela, cette thèse définit un nouveau modèle de tâche représentant plus précisément le comportement des tâches dans certains contextes de radio logicielle : le modèle GMF (Generalized Multi-Frame) non cyclique. Pour ce modèle, nous présentons une formulation du calcul du temps de réponse des tâches, ainsi qu'un nouveau test de faisabilité suffisant pour des tâches s'exécutant sur un processeur avec la politique d'ordonnancement " Earliest Deadline First " (EDF). Nous fournissons aussi pour ce modèle de tâche un algorithme efficace, permettant la détermination exacte de la faisabilité temps réel. Nous présentons dans cette thèse un nouveau flot de conception IDM (Ingénierie Dirigée par les Modèles), permettant de spécifier les paramètres rendant possibles une analyse d'ordonnançabilité temps réel des composants logiciels s'exécutant sur un processeur dans une radio logicielle. Cette thèse propose des méthodes pour calculer les contraintes temporelles dans une radio logicielle. Elle présente les éléments du standard MARTE à utiliser pour renseigner les contraintes dans le modèle ainsi que les règles de transformations de modèles qui permettent d'obtenir un modèle exploitable par un outil d'analyse d'ordonnançabilité temps réel. Cette thèse présente une approche, implantée sous forme d'un outil de simulation, effectuant l'analyse d'ordonnancement temps réel des tâches de traitement du signal flexibles s'exécutant sur un processeur suivant une politique d'ordonnancement hybride. Cet outil est intégré au flot IDM proposé.

APA, Harvard, Vancouver, ISO, and other styles

7

Tchidjo, Moyo Noël Bertrand. "Architecture logicielle et méthodologie de conception embarquée sous contraintes temps réel pour la radio logicielle." Rennes 1, 2011. https://tel.archives-ouvertes.fr/tel-00603708.

Full text

Abstract:

Cette étude répond au problème d’ordonnancement temps réel de composants logiciels s’exécutant sur un processeur de traitement du signal dans un contexte de radio logicielle. Elle vise ainsi à compléter l’offre en termes d’outillage de conception radio logicielle. Dans la pratique actuelle, l’ordonnancement temps réel des applications de traitement du signal flexibles s’exécutant sur un processeur donné, est effectué de manière manuelle, en utilisant des méthodes empiriques, et en prenant des marges non négligeables. Etant donnée l’augmentation pressentie du nombre de composants logiciels de la couche physique s’exécutant simultanément sur un même processeur dans les futures radios logicielles, ces méthodes seront sujettes à erreur, feront perdre beaucoup de temps et ne trouveront pas nécessairement de solutions d’ordonnancement valides même lorsqu’il en existera une. Pour cela, cette thèse définit un nouveau modèle de tâche représentant plus précisément le comportement des tâches dans certains contextes de radio logicielle : le modèle GMF (Generalized Multi-Frame) non cyclique. Pour ce modèle, nous présentons une formulation du calcul du temps de réponse des tâches, ainsi qu’un nouveau test de faisabilité suffisant pour des tâches s’exécutant sur un processeur avec la politique d’ordonnancement « Earliest Deadline First » (EDF). Nous fournissons aussi pour ce modèle de tâche un algorithme efficace, permettant la détermination exacte de la faisabilité temps réel. Nous présentons dans cette thèse un nouveau flot de conception IDM (Ingénierie Dirigée par les Modèles), permettant de spécifier les paramètres rendant possibles une analyse d’ordonnançabilité temps réel des composants logiciels s’exécutant sur un processeur dans une radio logicielle. Cette thèse propose des méthodes pour calculer les contraintes temporelles dans une radio logicielle. Elle présente les éléments du standard MARTE à utiliser pour renseigner les contraintes dans le modèle ainsi que les règles de transformations de modèles qui permettent d’obtenir un modèle exploitable par un outil d’analyse d’ordonnançabilité temps réel. Cette thèse présente une approche, implantée sous forme d’un outil de simulation, effectuant l’analyse d’ordonnancement temps réel des tâches de traitement du signal flexibles s’exécutant sur un processeur suivant une politique d’ordonnancement hybride. Cet outil est intégré au flot IDM proposé
This study addresses the problem of real-time scheduling of software components executing in a digital signal processor in a software radio context. It aims at providing new tooling for software radio design. Real-time scheduling analysis of flexible signal processing applications executing in a processor is currently done manually, using ad hoc methods, and taking significant margins. Given the foreseen increase of software components of the physical layer executing simultaneously on a processor in future software radios, these methods for scheduling analysis will be error-prone, time consuming and will often fail to find a feasible schedule even when one exists. For that purpose, this thesis defines a new task model which represents more precisely the behaviour of the tasks in certain software radio context: the non-cylic GMF (Generalized Multi-Frame) model. For this model, we present a formula to compute response time of tasks, as well as a new sufficient feasibility test for tasks executing in a processor according to the “Earliest Deadline First” scheduling policy. We also provide for this task model an efficient algorithm, for exact feasibility determination. We present in this thesis a new MDE (Model Driven Engineering) design methodology, to specify the parameters which make possible a real-time scheduling analysis of software components executing in a processor. This thesis proposes methods to compute real-time constraints in a software radio. It presents the elements of the MARTE standard to be used, to note the constraints in the model as well as model transformation rules to obtain a suitable model for real-time scheduling analysis. This thesis presents an approach, implemented as a simulation tool, to realize real-time scheduling analysis of tasks implementing flexible signal processing algorithms in a processor and scheduled according to a hybrid scheduling policy. This tool is integrated into the proposed MDE design methodology

APA, Harvard, Vancouver, ISO, and other styles

8

Cassagne, Adrien. "Méthodes d’optimisation et de parallélisation pour la radio logicielle." Thesis, Bordeaux, 2020. http://www.theses.fr/2020BORD0231.

Full text

Abstract:

Une radio logicielle (en anglais Software-Defined Radio ou SDR) est un système de communications numériques reconfigurable utilisant des techniques de traitement du signal sur des architectures numériques programmables. Avec l'émergence de nouveaux standards de communications complexes et la puissance de calcul grandissante des processeurs généralistes, il devient intéressant d'échanger l'efficacité énergétique des architectures dédiées contre la souplesse et la facilité d'implémentation sur processeurs généralistes.Même lorsque l'implémentation d'un traitement numérique est finalement faite sur une puce dédiée, une version logicielle de ce traitement s'avère nécessaire en amont pour s'assurer des bonnes propriétés de la fonctionnalité. Cela est généralement réalisé via la simulation. Les simulations sont cependant souvent coûteuses en temps de calcul. Il n'est pas rare de devoir attendre plusieurs jours voire plusieurs semaines pour évaluer les performances du modèle fonctionnel d'un système.Dans ce contexte, cette thèse propose d'étudier les algorithmes les plus coûteux en temps de calcul dans les chaînes de communication numériques actuelles. Ces algorithmes sont le plus souvent présents dans des décodeurs de codes correcteurs d'erreurs au niveau récepteur. Le rôle du codage canal est d’accroître la robustesse vis à vis des erreurs qui peuvent apparaître lorsque l'information transite au travers d'un canal de transmission. Trois grandes familles de codes correcteurs d'erreurs sont étudiées dans nos travaux, à savoir les codes LDPC, les codes polaires et les turbo codes. Ces trois familles de codes sont présentes dans la plupart des standards de communication actuels comme le Wi-Fi, l’Ethernet, les réseaux mobiles 3G, 4G et 5G, la télévision numérique, etc. Les décodeurs qui en découlent proposent le meilleur compromis entre la résistance aux erreurs et la vitesse de décodage. Chacune de ces familles repose sur des algorithmes de décodage spécifiques. Un des enjeux principal de cette thèse est de proposer des implémentations logicielles optimisées pour chacune des trois familles. Des réponses sont apportées de façon spécifique puis des stratégies d'optimisation plus générales sont discutées. L'idée est d'abstraire des stratégies d'optimisation possibles en étudiant un sous-ensemble représentatif de décodeurs.Enfin, la dernière partie de cette thèse propose la mise en œuvre d'un système de communications numériques complet à l'aide de la radio logicielle. En s’appuyant sur les implémentations rapides de décodeurs proposées, un émetteur et un récepteur compatibles avec le standard DVB-S2 sont implémentés. Ce standard est typiquement utilisé pour la diffusion de contenu multimédia par satellite. À cette occasion, un langage dédié à la radio logicielle est développé pour tirer parti de l'architecture parallèle des processeurs généralistes actuels. Le système atteint des débits suffisants pour être déployé en condition opérationnelle.Les différentes contributions des travaux de thèse ont été faites dans une dynamique d'ouverture, de partage et de réutilisabilité. Il en résulte une bibliothèque à code source ouvert nommée AFF3CT pour A Fast Forward Error Correction Toolbox. Ainsi, tous les résultats proposés dans cette thèse peuvent aisément être reproduits et étendus. Cette philosophie est détaillée dans un chapitre spécifique du manuscrit de thèse
A software-defined radio is a radio communication system where components traditionally implemented in hardware are instead implemented by means of software. With the growing number of complex digital communication standards and the general purpose processors increasing power, it becomes interesting to trade the energy efficiency of the dedicated architectures for the flexibility and the reduced time to market on general purpose processors.Even if the resulting implementation of a signal processing is made on an application-specific integrated circuit, the software version of this processing is necessary to evaluate and verify the correct properties of the functionality. This is generally the role of the simulation. Simulations are often expensive in terms of computational time. To evaluate the global performance of a communication system can require from few days to few weeks.In this context, this thesis proposes to study the most time consuming algorithms in today's digital communication chains. These algorithms often are the channel decoders located on the receivers. The role of the channel coding is to improve the error resilience of the system. Indeed, errors can occur at the channel level during the transmission between the transmitter and the receiver. Three main channel coding families are then presented: the LDPC codes, the polar codes and the turbo codes. These three code families are used in most of the current digital communication standards like the Wi-Fi, the Ethernet, the 3G, 4G and 5G mobile networks, the digital television, etc. The resulting decoders offer the best compromise between error resistance and decoding speed known to date. Each of these families comes with specific decoding algorithms. One of the main challenge of this thesis is to propose optimized software implementations for each of them. Specific efficient implementations are proposed as well as more general optimization strategies. The idea is to extract the generic optimization strategies from a representative subset of decoders.The last part of the thesis focuses on the implementation of a complete digital communication system in software. Thanks to the efficient decoding implementations proposed before, a full transceiver, compatible with the DVB-S2 standard, is implemented. This standard is typically used for broadcasting multimedia contents via satellite. To this purpose, an embedded domain specific language targeting the software-defined radio is introduced. The main objective of this language is to take advantage of the parallel architecture of the current general purpose processors. The results show that the system achieves sufficient throughputs to be deployed in real-world conditions.These contributions have been made in a dynamic of openness, sharing and reusability, it results in an open source library named AFF3CT for A Fast Forward Error Correction Toolbox. Thus, all the results proposed in this thesis can easily be reproduced and extended. This philosophy is detailed in a specific chapter of the thesis manuscript

APA, Harvard, Vancouver, ISO, and other styles

9

Delahaye, Jean-Philippe. "Plate-forme hétérogène reconfigurable : application à la radio logicielle." Rennes 1, 2007. http://www.theses.fr/2007REN1S181.

Full text

Abstract:

Les techniques radio logicielle (RL) visent à offrir un accès à un large choix de standards de radiocommunications sur une architecture matérielle dont la grande flexibilité est nécessaire afin de répondre à la diversité des traitements à exécuter. La reconfigurabilité d'une plate-forme d'exécution hétérogène est donc un point clé technologique. La reconfigurabilité des systèmes RL doit répondre aux besoins d'adaptation des traitements pour répondre aux demandes de changements de contextes applicatifs. Nos travaux s'appuient sur l'analyse des traitements des couches physiques dans les chaînes d’émission des 3 standards de radiocommunications UMTS, GSM, 802. 11g. Nous proposons une analyse de factorisation des traitements multistandard afin de réduire le nombre de contextes à gérer. Nous déterminons les besoins de flexibilité des applications RL. Dans ce contexte, la gestion des configurations des plates-formes matérielles est une caractéristique essentielle d'un réel système RL. Nous proposons une approche hiérarchique et distribuée de la gestion de configuration ("HDCM") afin de répondre aux besoins de flexibilité des applications orientées flots de données implantées sur plate-forme hétérogène. La mise en œuvre d'applications sur des plates-formes hétérogènes reconfigurables et en particulier sur des circuits logiques configurables, nécessite la mise en place de méthodologies de conception afin d'extraire la reconfigurabilité potentielle de ces circuits. Nous apportons dans ces travaux différentes méthodologies de conception de systèmes sur puce dynamiquement et partiellement reconfigurables sur FPGA
The Software Defined Radio (SDR) techniques aim at offering an access to a broad choice of radio communications standards on a flexible hardware (HW) architecture which is necessary in order to answer the diversity of the processing to carry out. The digital communications techniques involve heterogeneous resources needs. The reconfigurability of a heterogeneous HW platform is thus a key features to a successful appearance of SDR systems. The reconfigurability of a SDR system must meet the needs for adaptation of the processing functions to answer the requirements of the contexts switching. Our work is based on the analysis of the baseband processing in the transmitting chains of the 3 standards UMTS, GSM and 802. 11g. We propose an analysis of factorization of the multistandard baseband processing in order to reduce the number of contexts to be managed and we determine the needs for flexibility of SDR applications. In this context, the configuration management of HW platforms clearly appears as the key feature of a SDR system. We propose a Hierarchical and Distributed Configuration Management (“HDCM”) approach in order to meet the needs of managing various types of flexibility of dataflow oriented applications mapped on heterogeneous HW. The implementation of applications on reconfigurable heterogeneous platforms and in particular on configurable logic devices, requires the uses of new design methodologies in order to extract the potential reconfigurability of these reconfigurables devices. We bring in this work various design methodologies that aim at designing partially and dynamically reconfigurable systems on chip and on FPGA

APA, Harvard, Vancouver, ISO, and other styles

10

Muller, Jonathan. "Emetteur à 60 GHz avec des possibilités radio logicielle." Thesis, Lille 1, 2011. http://www.theses.fr/2011LIL10100/document.

Full text

Abstract:

La radio à 60 GHz émerge comme l'un des candidats les plus prometteurs pour la transmission de données à haut débit (10 Gb/s) sur des courtes distances (1 à 10m). La radio 60 GHz à l’état de l’art utilise des émetteurs-récepteurs exclusivement analogiques. Les technologies CMOS sub-microniques profondes ont permis le développement de circuits de bande de base numériques pour les communications sans fil à plus basse fréquence. Dans ce travail une architecture d’émetteur numérique destinée aux communications à 60GHz a été étudiée. Elle est basée sur un interpolateur numérique et un DRFC (convertisseur direct numérique-RF), structure qui associe un DAC et un mélangeur pour réaliser une conversion directe du flux de données numériques à la fréquence RF. Le standard IEEE 802.15.3c pour communications sans fil à 60 GHz a été pris comme référence pour étudier l'émetteur proposé. Le flux de données numérique à la sortie en bande de base (échantillonnés à 2,5 Géch / s) doit être sur-échantillonné, et les répliques du signal aux multiples de la fréquence d'échantillonnage initiaux doivent être filtrés. Ces images sont atténués avec un interpolateur filtre FIR fonctionnant à 10 Gech/s.Un prototype de l'interpolateur à10Gech/s a été implémenté dans une technologie CMOS 65nm pour prouver la faisabilité du concept. Le filtre utilise des coefficients « puissances de deux » et de la logique dynamique pour atteindre le taux d'échantillonnage requis. Le circuit prototype de ce transmetteur démontre la pleine fonctionnalité jusqu'à 9,6 GHz et consomme 408mA (571mW) avec une tension d'alimentation de 1.4V. La surface de silicium centrale est de 650 x 170 um2
Recent deep sub-micron CMOS technologies have allowed the development of digital baseband circuits for wireless communications. 60 GHz radio has emerged as one of the most promising candidates for high-data-rate (10 Gb/sec), short-distance (1 to 10 m), wireless telecommunication systems. State-of-the-art 60 GHz radio use exclusively analog transceivers. Recent deep sub-micron CMOS technologies have allowed the development of highly digital transceivers for wireless communications in the lower GHz range. In this work, a digital transmitter architecture targeted at 60GHz c communications has been studied. It is based on the combination of an interpolator and a DRFC (digital-to-RF converter), structure which combines a DAC and mixer in order to realize a direct conversion of the digital data stream to the RF frequency. The 60 GHz wireless standard IEEE 802.15.3c has been taken as a reference to study the proposed transmitter. The digital data stream at the baseband output (sampled at 2.5 GS/s) needs to be oversampled and resulting replicas of the signal at multiples of the initial sampling frequency have to be filtered. Images at multiples of the initial sampling frequency are attenuated with an interpolator FIR filter working at 10 GS/s. A prototype of the 10GS/s interpolator has been implemented in a 65nm CMOS technology to prove the feasibility of the concept. The filter uses powers of two coefficients and dynamic logic to reach the required sampling rate. The fabricated prototype transmitter IC demonstrates full functionality up to a 9.6 GHz and consumes 408mA (571mW) with a 1.4V supply voltage. The core area is 650 x 170 um2

APA, Harvard, Vancouver, ISO, and other styles

11

Tian, Guangye. "Flot de conception système sur puce pour radio logicielle." Phd thesis, Université Paris Sud - Paris XI, 2011. http://tel.archives-ouvertes.fr/tel-00605989.

Full text

Abstract:

La Radio Logicielle (SDR) est une radio dont les transformations de la forme d'onde, modulation, démodulation des signaux d'un système radio sont mises en œuvre par du logiciel plutôt que par du matériel à fonctionnalité spécifique. Avec cette approche, l'adaptation du système à une autre norme de communication, ou même l'évolution vers une technologie plus récente peuvent être réalisés par mise à jour du logiciel sans remplacement du matériel qui serait long et coûteux. L'architecture de communication logicielle (Software Communication Architecture, SCA), est une architecture ouverte largement acceptée pour les projets de SDR. La spécification SCA minimise le coût de portage des applications en fournissant une couche d'abstraction qui rend transparentes les méthodes spécifiques de chaque système. Dans cette thèse, on s'intéresse au développement et à la programmation d'une plateforme SDR conforme à SCA.Les nouvelles plateformes de SDR sont en général implémentées sur des plateformes multiprocesseurs système sur puce (MPSoC) exploitant ses importantes ressources de calculs avec une bonne efficacité énergique. Les possibilités d'un rapide développement, déploiement et vérification des logiciels embarqués parallèles sur ces nouvelles plateformes MPSoC sont autant de points clés pour satisfaire les objectifs de performance tout en respectant les délais de mise à disposition sur le marché et le coût de développement.On a proposé un flot de conception pour la SDR avec l'exploration architecturale systématique et l'optimisation multi-objective utilisant le modèle de programmation hybride (distribué client/serveur + parallèle).On a étudié aussi la synthèse de topologie de réseau-sur-puce (PSTRP) qui est une partie du flot de conception. Le problème de la synthèse de la topologie du réseau-sur-puce peut se modéliser sous forme de programme linéaire en nombres entiers. Les résultats montrent que les contraintes d'implémentation, comme la hiérarchie du réseau sur puce, doivent être prises en compte pour obtenir un résultat à la fois mathématiquement optimisé et électroniquement réalisable.

APA, Harvard, Vancouver, ISO, and other styles

12

Tian, Guangye. "Flot de conception système sur puce pour radio logicielle." Electronic Thesis or Diss., Paris 11, 2011. http://www.theses.fr/2011PA112099.

Full text

Abstract:

La Radio Logicielle (SDR) est une radio dont les transformations de la forme d’onde, modulation, démodulation des signaux d’un système radio sont mises en œuvre par du logiciel plutôt que par du matériel à fonctionnalité spécifique. Avec cette approche, l’adaptation du système à une autre norme de communication, ou même l’évolution vers une technologie plus récente peuvent être réalisés par mise à jour du logiciel sans remplacement du matériel qui serait long et coûteux. L’architecture de communication logicielle (Software Communication Architecture, SCA), est une architecture ouverte largement acceptée pour les projets de SDR. La spécification SCA minimise le coût de portage des applications en fournissant une couche d’abstraction qui rend transparentes les méthodes spécifiques de chaque système. Dans cette thèse, on s’intéresse au développement et à la programmation d’une plateforme SDR conforme à SCA.Les nouvelles plateformes de SDR sont en général implémentées sur des plateformes multiprocesseurs système sur puce (MPSoC) exploitant ses importantes ressources de calculs avec une bonne efficacité énergique. Les possibilités d’un rapide développement, déploiement et vérification des logiciels embarqués parallèles sur ces nouvelles plateformes MPSoC sont autant de points clés pour satisfaire les objectifs de performance tout en respectant les délais de mise à disposition sur le marché et le coût de développement.On a proposé un flot de conception pour la SDR avec l’exploration architecturale systématique et l’optimisation multi-objective utilisant le modèle de programmation hybride (distribué client/serveur + parallèle).On a étudié aussi la synthèse de topologie de réseau-sur-puce (PSTRP) qui est une partie du flot de conception. Le problème de la synthèse de la topologie du réseau-sur-puce peut se modéliser sous forme de programme linéaire en nombres entiers. Les résultats montrent que les contraintes d’implémentation, comme la hiérarchie du réseau sur puce, doivent être prises en compte pour obtenir un résultat à la fois mathématiquement optimisé et électroniquement réalisable
The Software Defined Radio (SDR) is a reconfigurable radio whose functionality is controlled by software, which greatly enhances the reusability and flexibility of waveform applications. The system update is also made easily achievable through software update instead of hardware replacement. The Software Communication Architecture (SCA), on the other hand, is an open architecture framework which specifies an Operating Environment (OE) in which waveform applications are executed. A SCA compliant SDR greatly improves the portability, reusability and interoperability of waveforms applications between different SDR implementations.The multiprocessor system on chip (MPSoC) consisting of large, heterogeneous sets of embedded processors, reconfiguration hardware and network-on-chip (NoC) interconnection is emerging as a potential solution for the continued increase in the data processing bandwidth, as well as expenses for the manufacturing and design of nanoscale system-on-chip (SoC) in the face of continued time-to-market pressures.We studied the challenges of efficiently deploying a SCA compliant platform on an MPSoC. We conclude that for realizing efficiently an SDR system with high data bandwidth requirement, a design flow with systematic design space exploration and optimization, and an efficient programming model are necessary. We propose a hybrid programming model combining distributed client/server model and parallel shared memory model. A design flow is proposed which also integrates a NoC topology synthesis engine for applications that are to be accelerated with parallel programming and multiple processing elements (PEs). We prototyped an integrated SW/HW development environment in which a CORBA based integrated distributed system is developed which depends on the network-on-chip for protocol/packet routing, and software components are deployed with unified interface despite the underlying heterogeneous architecture and os; while the hardware components (processors, IPs, etc) are integrated through interface conforming to the Open Core Protocol (OCP)

APA, Harvard, Vancouver, ISO, and other styles

13

Grand, Michael. "Conception d'un crypto-système reconfigurable pour la radio logicielle sécurisée." Phd thesis, Université Sciences et Technologies - Bordeaux I, 2011. http://tel.archives-ouvertes.fr/tel-00670151.

Full text

Abstract:

Les travaux de recherche détaillés dans ce document portent sur la conception et l'implantation d'un composant matériel jouant le rôle du sous-système cryptographique d'une radio logicielle sécurisée. A partir du début des années 90, les systèmes radios ont peu à peu évolué de la radio classique vers la radio logicielle. Le développement de la radio logicielle a permis l'intégration d'un nombre toujours plus grand de standards de communication sur une même plateforme matérielle. La réalisation concrète d'une radio logicielle sécurisée amène son concepteur à faire face à de nombreuses problématiques qui peuvent se résumer par la question suivante : Comment implanter un maximum de standards de communication sur une même plateforme matérielle et logicielle ? Ce document s'intéresse plus particulièrement à l'implantation des standards cryptographiques destinés à protéger les radiocommunications. Idéalement, la solution apportée à ce problème repose exclusivement sur l'utilisation de processeurs numériques. Cependant, les algorithmes cryptographiques nécessitent le plus souvent une puissance de calcul telle que leur implantation sous forme logicielle n'est pas envisageable. Il s'ensuit qu'une radio logicielle doit parfois intégrer des composants matériels dédiés dont l'utilisation entre en conflit avec la propriété de flexibilité propre aux radios logicielles. Or depuis quelques années, le développement de la technologie FPGA a changé la donne. En effet, les derniers FPGA embarquent un nombre de ressources logiques suffisant à l'implantation des fonctions numériques complexes utilisées par la radio logicielle. Plus précisément, la possibilité offerte par les FPGA d'être reconfigurés dans leur totalité (voir même partiellement pour les derniers d'entre eux) fait d'eux des candidats idéaux à l'implantation de composants matériels flexibles et évolutifs dans le temps. À la suite de ces constatations, des travaux de recherche ont été menés au sein de l'équipe Conception des Systèmes Numériques du Laboratoire IMS. Ces travaux ont d'abord débouché sur la publication d'une architecture de sous-système cryptographique pour la radio logicielle sécurisée telle qu'elle est définie par la Software Communication Architecture. Puis, ils se sont poursuivis par la conception et l'implantation d'un cryptoprocesseur multicœur dynamiquement reconfigurable sur FPGA.

APA, Harvard, Vancouver, ISO, and other styles

14

Grand, Michaël. "Conception d’un crypto-système reconfigurable pour la radio logicielle sécurisée." Thesis, Bordeaux 1, 2011. http://www.theses.fr/2011BOR14388/document.

Full text

Abstract:

Les travaux de recherche détaillés dans ce document portent sur la conception et l’implantation d’un composant matériel jouant le rôle du sous-système cryptographique d’une radio logicielle sécurisée.A partir du début des années 90, les systèmes radios ont peu à peu évolué de la radio classique vers la radio logicielle. Le développement de la radio logicielle a permis l’intégration d’un nombre toujours plus grand de standards de communication sur une même plateforme matérielle. La réalisation concrète d’une radio logicielle sécurisée amène son concepteur à faire face à de nombreuses problématiques qui peuvent se résumer par la question suivante : Comment implanter un maximum de standards de communication sur une même plateforme matérielle et logicielle ? Ce document s’intéresse plus particulièrement à l’implantation des standards cryptographiques destinés à protéger les radiocommunications.Idéalement, la solution apportée à ce problème repose exclusivement sur l’utilisation de processeurs numériques. Cependant, les algorithmes cryptographiques nécessitent le plus souvent une puissance de calcul telle que leur implantation sous forme logicielle n’est pas envisageable. Il s’ensuit qu’une radio logicielle doit parfois intégrer des composants matériels dédiés dont l'utilisation entre en conflit avec la propriété de flexibilité propre aux radios logicielles.Or depuis quelques années, le développement de la technologie FPGA a changé la donne. En effet, les derniers FPGA embarquent un nombre de ressources logiques suffisant à l’implantation des fonctions numériques complexes utilisées par la radio logicielle. Plus précisément, la possibilité offerte par les FPGA d'être reconfiguré dans leur totalité (voir même partiellement pour les derniers d’entre eux) fait d’eux des candidats idéaux à l’implantation de composants matériels flexibles et évolutifs dans le temps. À la suite de ces constatations, des travaux de recherche ont été menés au sein de l’équipe Conception des Systèmes Numériques du Laboratoire IMS. Ces travaux ont d’abord débouché sur la publication d’une architecture de sous-système cryptographique pour la radio logicielle sécurisée telle qu’elle est définie par la Software Communication Architecture. Puis, ils se sont poursuivis par la conception et l’implantation d’un cryptoprocesseur multi-cœur dynamiquement reconfigurable sur FPGA
The research detailed in this document deal with the design and implementation of a hardware integrated circuit intended to be used as a cryptographic sub-system in secure software defined radios.Since the early 90’s, radio systems have gradually evolved from traditional radio to software defined radio. Improvement of the software defined radio has enabled the integration of an increasing number of communication standards on a single radio device. The designer of a software defined radio faces many problems that can be summarized by the following question: How to implement a maximum of communication standards into a single radio device? Specifically, this work focuses on the implementation of cryptographic standards aimed to protect radio communications.Ideally, the solution to this problem is based exclusively on the use of digital processors. However, cryptographic algorithms usually require a large amount of computing power which makes their software implementation inefficient. Therefore, a secure software defined radio needs to incorporate dedicated hardware even if this usage is conflicting with the property of flexibility specific to software defined radios.Yet, in recent years, the improvement of FPGA circuits has changed the deal. Indeed, the latest FPGAs embed a number of logic gates which is sufficient to meet the needs of the complex digital functions used by software defined radios. The possibility offered by FPGAs to be reconfigured in their entirety (or even partially for the last of them) makes them ideal candidates for implementation of hardware components which have to be flexible and scalable over time.Following these observations, research was conducted within the Conception des Systèmes Numériques team of the IMS laboratory. These works led first to the publication of an architecture of cryptographic subsystem compliant with the security supplement of the Software Communication Architecture. Then, they continued with the design and implementation of a partially reconfigurable multi-core cryptoprocessor intended to be used in the latest FPGAs

APA, Harvard, Vancouver, ISO, and other styles

15

Garon, Mickaël. "Modélisation comportementale d'éléments mixtes d'une chaîne de traitement radio-fréquence dans un contexte radio-logicielle." Nantes, 2005. http://www.theses.fr/2005NANT2138.

Full text

Abstract:

Les futurs terminaux de télécommunication sont basés sur des architectures de type software-radio pour lesquelles le traitement numérique du signal est prépondérant. Les circuits analogiques doivent alors interagir très fortement avec les composants numériques. Dans ce travail, nous proposons une approche permettant la modélisation comportementale de fonctions radio-fréquences conjointement avec des blocs numériques. Ces modèles sont décrits en VHDL AMS. L'aspect consommation électrique étant fondamentale pour les applications envisagées, nous proposons également des modèles d'estimation de la consommation. En utilisant cette approche, nous montrons qu'il est possible de simuler et d'estimer la consommation d'un circuit complexe tel qu'un amplificateur de puissance radio-fréquence linéarisé
The future portable devices are based on software-radio architectures which use mainly digital signal processing. In these architectures the analog circuits interact with the digital components. In this work, we propose an approach allowing the joint modelling of radio frequency functions with digital blocks. These models are written in VHDL AMS. The consumption aspect is fundamental for this type of applications. We propose also models for consumption estimation. Using this approach, we show that it is possible to simulate and estimate the electrical consumption of a complex circuit. This is demonstrated using a linearized radio-frequency power amplifier

APA, Harvard, Vancouver, ISO, and other styles

16

Boumaaz, Najib. "Étude d'opérateurs de traitement de signal appliquant l'échantillonnage aléatoire pour la radio logicielle." Nantes, 2009. http://www.theses.fr/2009NANT2028.

Full text

Abstract:

Le travail présenté est le résultat d’un croisement entre deux champs d’études récents : la radio logicielle (SR) et l’échantillonnage aléatoire. Le concept SR a émergé avec l’idée de permettre la réalisation d’équipements multi-modes et multi-standards reconfigurables. Actuellement, on considère plutôt les architectures de type radio logicielle restreinte (SDR) qui sont plus "réalistes". Dans notre travail, on s’intéresse à l’application de l’échantillonnage aléatoire au front-end numérique (DFE) d’une architecture SDR. Le développement de systèmes opérant avec l’échantillonnage aléatoire permet de s’affranchir des contraintes de repliement de spectre du signal échantillonné rencontrées dans le cas uniforme. En effet, les répliques constituent une contrainte lors du choix et du dimensionnement des éléments de la chaîne de transmission. Dans le but d’optimiser une architecture SDR, nous avons souhaité proposer des structures de DFE appliquant l’échantillonnage aléatoire, si possible simples et efficaces, adaptées à ce type de problème. Le travail effectué a donc consisté à développer quelques opérateurs de traitement de signal destinés à être implantées sur des DFE d’architectures de type SDR. Nous nous sommes intéressés plus particulièrement aux opérations de reconstruction des signaux multibandes et de filtrage de canal, primordiales pour ce genre d’équipement. Nous avons ensuite proposé une variété de structures de DFE appliquant un algorithme de reconstruction du signal ou un filtre CIC adapté. Pour compléter les études de simulation, nous avons traité quelques aspects de l’implémentation logicielle et matérielle en développant quelques operateurs sur DSP et FPGA
The presented work is the result of a cross between two recent fields: Software Radio (SR) and Random Sampling. The SR concept has emerged with the idea to allowing the realization of multi-mode and multi-standards infrastructure and terminals. At present, we consider the software defined radio architectures (SDR) which are more realistic. The development of systems operating with random sampling makes it possible to overcome the aliasing constraints encountered in the uniform sampling case. Indeed, these aliases are a significant obstacle for the choice and the sizing of the signal processing operators and their parameters. In order to optimize an SDR architecture, we tried to propose new and simple DFE structures applying random sampling. These structures should be simple, efficient and suitable for this kind of problems. In this thesis, we attempt to develop some signal processing operators predestined to be implemented in the DFE of an SDR architecture. We are particularly interested to multiband signal reconstruction algorithms and to channel filtering. We have studied some signal reconstruction methods treating finite sampling sequences. We have proposed a variety of DFE structures based on reconstruction signal algorithms or on adapted CIC filters. To complete the theoretical studies and simulations, we have analyzed software and hardware implementation aspects by developing some DFE operators on DSP card and FPGA

APA, Harvard, Vancouver, ISO, and other styles

17

Kaiser, Patricia. "Théorie des graphes pour l'optimisation d'un équipement radio logicielle multi-standards." Phd thesis, Supélec, 2012. http://tel.archives-ouvertes.fr/tel-00828443.

Full text

Abstract:

Le concept de radio logicielle (SDR) est une solution pertinente pour concevoir des équipements multi-standards. Une façon de réaliser de tels équipements est d'identifier les fonctions et opérateurs communs entre les standards. Cette approche s'appelle la paramétrisation et est divisée en deux catégories : l'approche pragmatique qui est une version pratique pour créer et développer des opérateurs communs à partir d'opérateurs existants, et l'approche théorique dont l'objectif est de réaliser une exploration graphique d'un équipement multi-standards selon différents niveaux de granularité, accompagnée d'un problème d'optimisation. C'est cette dernière approche qui a constitué le sujet de base de cette thèse. Ainsi, une fonction de coût doit être optimisée afin de sélectionner les opérateurs communs entre les différentes normes, ce qui permet de proposer une configuration optimale à partir de laquelle sont déduits les opérateurs communs. Dans notre travail, nous avons dans un premier temps modélisé théoriquement la structure graphique d'un système multi-standards par un hypergraphe orienté. En outre, nous avons fourni une expression mathématique alternative de la fonction de coût suggérée, en utilisant des définitions propres à la théorie des graphes. Ensuite, nous avons montré que le problème d'optimisation associé était un problème NP sous une certaine contrainte, ce qui a entraîné une preuve d'exclusion de certaines configurations dont les coûts ne peuvent être minimaux. Ceci a constitué la deuxième contribution de cette thèse. Enfin, nous avons proposé un nouvel algorithme permettant de résoudre le problème d'optimisation donné, et dont l'intérêt est de donner une solution optimale du problème au lieu d'une solution approchée fournie par les méthodes heuristiques classiques. Un programme associé à cet algorithme a été développé en langage C, puis appliqué à plusieurs exemples de cas génériques afin d'en étudier les performances.

APA, Harvard, Vancouver, ISO, and other styles

18

Bracamontes, Del Toro Humberto. "Plate-forme radio-logicielle pour le traitement multi-capteurs en radiocommunications." Brest, 2006. http://www.theses.fr/2006BRES2009.

Full text

Abstract:

Ce travail de thèse est dédiée au traitement numérique de signaux de communications observés sur un ensemble de capteurs et propose des traitements algorithmiques pour prendre en compte les distorsions introduites par la propagation et les récepteurs, ainsi qu’une réalisation de leur implémentation sur une plate-forme radio-logicielle. Le document de thèse est organisé en quatre chapitres. Le premier chapitre fournit une présentation générale des réseaux d’antennes pour les communications radio-mobiles avec une attention particulière portée aux effets du couplage mutuel entre éléments du réseau. Le second chapitre est consacré à une étude bibliographique sur les techniques d’égalisation aveugle multi-capteurs. Le troisième chapitre aborde les problèmes de contrôle automatique de gain, de couplage mutuel entre capteurs, de réjection d’interférence et de caractérisation des canaux de propagation, en proposant de nouvelles solutions algorithmiques. Le dernier chapitre concerne la construction d’une plate-forme radio-logicielle. Celle ci a permis de valider les résultats théoriques obtenus dans le cadre d’un système réel en montrant le bon fonctionnement des algorithmes développés pour la réception de communications numériques ainsi que pour caractériser le canal
This work is dedicated to the digital signal processing of signals of communications observed on an antenna array and proposes algorithmic treatments to take into account the distortions introduced by the propagation and the receivers, as well as a realization of their implementation on a software-radio platform. The document of thesis is organized in four chapters. The first chapter provides a general presentation of the antenna arrays for the communications radio-mobiles with a special attention to the effects of the mutual coupling between array elements. The second chapter is devoted to a bibliographical study on the techniques of multi-sensors equalization. The third chapter tackles the problems of mutual coupling between antennas, automatic gain control, interference rejection and propagation channels characterization, by proposing new algorithmic solutions. The final chapter relates to the construction of a software-radio test-bed. This test-bed made it possible to validate the theoretical results obtained within the framework of a real system by showing the correct operation of the algorithms developed for the reception of digital communications et the channel characterization

APA, Harvard, Vancouver, ISO, and other styles

19

Soëte, Thomas. "Couche logicielle bas niveau efficace pour interface radio à faisceaux agiles." Thesis, Lille 1, 2010. http://www.theses.fr/2010LIL10179/document.

Full text

Abstract:

Les travaux présentés dans ce mémoire se placent dans le contexte des réseaux sans fil sans infrastructure (Ad Hoc) impliquant l’utilisation d’antennes sectorielles simples dans le canal radio à 60 GHz. L’antenne est constituée de plusieurs antennes simples, chacune destinée à un secteur particulier et susceptible d’être commutée mécaniquement pour activer un seul secteur. Il est ainsi possible de choisir le secteur d’émission ou de réception des données. Ce type d’antenne souffre néanmoins d’un problème lié à cette commutation mécanique : elle ne peut pas se faire instantanément. À chaque changement de secteur, une petite quantité de temps est perdue, ce qui diminue l’efficacité de l’ensemble. Ce problème est d’autant plus important lorsque le temps de commutation avoisine le temps d’émission d’un paquet : plus de la moitié de la bande passante peut être gâchée. Les solutions de l’état de l’art permettant de supporter les antennes sectorielles ne prennent généralement pas en compte ce temps de commutation et ne sont donc pas adaptées au problème. La thèse défendue est qu’en prenant en compte ce temps de commutation, il est possible de produire une pile protocolaire performante et adaptée à ce type d’antennes. Nous proposons donc une nouvelle pile protocolaire optimisée comprenant les deux couches basses du modèle OSI. Elle reste donc interopérable avec les systèmes actuels
The work presented in this paper are placed in the context of wireless networks without infrastructure (Ad Hoc) involving the use of sector antennas in a 60 GHz radio channel. The antenna consists of several simple antennas; each intended for a particular sector and may be mechanically switched to activate a single sector. It is thus possible to choose the area of transmitting or receiving data. This type of antenna nevertheless suffers from a problem with this mechanical switching: it cannot be done instantly. At each change of sector, a small amount of time is lost, which reduces the efficiency. This problem is particularly important when the switching time is around the time needed to send a packet: more than half of the bandwidth can be wasted. The state of the art solutions for supporting sector antennas generally do not take into account this switching time and therefore are not adapted to this problem. The thesis is that by taking into account the switching time, it is possible to produce an efficient and adapted protocol stack to this type of antennas. We therefore propose a new optimized protocol stack including the two lower layers of the OSI model. It then remains interoperable with other systems

APA, Harvard, Vancouver, ISO, and other styles

20

Rouxel, Samuel. "Modélisation et Caractérisation d'une Plate-Forme SOC Hétérogène : Application à la Radio Logicielle." Phd thesis, Université de Bretagne Sud, 2006. http://tel.archives-ouvertes.fr/tel-00124433.

Full text

Abstract:

Les travaux de cette thèse, menés dans le cadre du projet RNRT A3S, intègrent la notion de composants au sein d'une méthodologie de conception de plates-formes SoC (System on Chip), basée sur le langage de modélisation UML (Unified Modeling Language). Cette méthodologie propose un environnement de conception haut-niveau, basé sur le profil UML A3S, développé pour apporter la sémantique du domaine des systèmes temps réel embarqués et en particulier celle relative aux applications Radio Logicielle. Elle repose sur une approche MDA ou l'architecture est dirigée par les modèles où chaque modèle correspond à un niveau d'abstraction, à un niveau de raffinement particulier.

Une chaîne UMTS a permis la validation de l'outil réalisé, en confrontant les résultats estimés de l'outil, à ceux mesurés sur une plate-forme temps réel hétérogène (multi-DSP, multi-FPGA). Une partie du travail s'est concentré sur l'identification des composants utiles à la conception des systèmes SoC, et de leurs caractéristiques, en adéquation avec le niveau d'abstraction considéré. Une autre partie des travaux a porté sur la définition des modèles UML, et donc du profil, qui définissent la sémantique des différents composants identifiés en fonction de la configuration (PIM, PSM), ainsi que leurs relations. Une réflexion a été nécessaire afin d'élaborer les diverses règles de vérification et modèles d'exécution qui permettent d'informer le concepteur de ses erreurs et de la faisabilité du système modélisé. Un modèle de système d'exploitation a également été inclus, enrichissant la liste des éléments (composants) déjà définis et démontrant l'extensibilité du profil.

APA, Harvard, Vancouver, ISO, and other styles

21

Dardaillon, Mickaël. "Compilation d'applications flot de données paramétriques pour MPSoC dédiés à la radio logicielle." Thesis, Lyon, INSA, 2014. http://www.theses.fr/2014ISAL0102/document.

Full text

Abstract:

Le développement de la radio logicielle fait suite à l’évolution rapide du domaine des télécommunications. Les besoins en performance et en dynamicité ont donné naissance à des MPSoC dédiés à la radio logicielle. La spécialisation de ces MPSoC rend cependant leur pro- grammation et leur vérification complexes. Des travaux proposent d’atténuer cette complexité par l’utilisation de paradigmes tels que le modèle de calcul flot de données. Parallèlement, le besoin de modèles flexibles et vérifiables a mené au développement de nouveaux modèles flot de données paramétriques. Dans cette thèse, j’étudie la compilation d’applications utilisant un modèle de calcul flot de données paramétrique et ciblant des plateformes de radio logicielle. Après un état de l’art du matériel et logiciel du domaine, je propose un raffinement de l’ordonnancement flot de données, et présente son application à la vérification des tailles mémoires. Ensuite, j’introduis un nouveau format de haut niveau pour définir le graphe et les acteurs flot de données, ainsi que le flot de compilation associé. J’applique ces concepts à la génération de code optimisé pour la plateforme de radio logicielle Magali. La compilation de parties du protocole LTE permet d’évaluer les performances du flot de compilation proposé
The emergence of software-defined radio follows the rapidly evolving telecommunication domain. The requirements in both performance and dynamicity has engendered software- defined-radio-dedicated MPSoCs. Specialization of these MPSoCs make them difficult to program and verify. Dataflow models of computation have been suggested as a way to mi- tigate this complexity. Moreover, the need for flexible yet verifiable models has led to the development of new parametric dataflow models. In this thesis, I study the compilation of parametric dataflow applications targeting software-defined-radio platforms. After a hardware and software state of the art in this field, I propose a new refinement of dataflow scheduling, and outline its application to buffer size’s verification. Then, I introduce a new high-level format to define dataflow actors and graph, with the associated compilation flow. I apply these concepts to optimised code generation for the Magali software-defined-radio platform. Compilation of parts of the LTE protocol are used to evaluate the performances of the proposed compilation flow

APA, Harvard, Vancouver, ISO, and other styles

22

Rouxel, Samuel. "Modélisation et caractérisation de plates-formes SoC hétérogènes : application à la radio logicielle." Lorient, 2006. http://www.theses.fr/2006LORIS077.

Full text

Abstract:

Les travaux de cette thèse, menés dans le cadre du projet RNRT A3S, intègrent la notion de composants au sein d'une méthodologie de conception de plates-formes SoC (System on Chip), basée sur le langage de modélisation UML (Unified Modeling Language). Cette méthodologie propose un environnement de conception haut-niveau, basé sur le profil UML A3S, développé pour apporter la sémantique du domaine des systèmes temps réel embarqués et en particulier celle relative aux applications Radio Logicielle. Elle repose sur une approche MDA ou l'architecture est dirigée par les modèles où chaque modèle correspond à un niveau d'abstraction, à un niveau de raffinement particulier. Une chaîne UMTS a permis la validation de l'outil réalisé, en confrontant les résultats estimés de l'outil, à ceux mesurés sur une plate-forme temps réel hétérogène (multi-DSP, multi-FPGA). Une partie du travail s'est concentré sur l'identification des composants utiles à la conception des systèmes SoC, et de leurs caractéristiques, en adéquation avec le niveau d'abstraction considéré. Une autre partie des travaux a porté sur la définition des modèles UML, et donc du profil, qui définissent la sémantique des différents composants identifiés en fonction de la configuration (PIM, PSM), ainsi que leurs relations. Une réflexion a été nécessaire afin d'élaborer les diverses règles de vérification et modèles d'exécution qui permettent d'informer le concepteur de ses erreurs et de la faisabilité du système modélisé. Un modèle de système d'exploitation a également été inclus, enrichissant la liste des éléments (composants) déjà définis et démontrant l'extensibilité (scalabilité) du profil
The work of this PhD has been carried out within the framework of the A3S project and relies on component aspects integrated within a SoC platform design methodology, which is based on the UML language. This methodology proposes a high-level design framework based on the A3S UML profile developed to provide real-time embedded system semantic especially in SDR domain. An MDA approach has been considered to deal with different abstraction levels when specifying systems. First part of the work focused on identifying the component required designing a SoC system, and their characteristics depending on the component abstraction levels. Several types of component (software and hardware) whose characteristics depend on their modelling (PIM or PSM models) have been considered. Second part of the work focused on the definition of UML metamodels, which are grouped to define the A3S UML profile that establish the semantic of identified components depending on their modelling and their relations. We have defined extensive verification rules and applied a model of computation to inform designers about errors that have been done and to ensure the feasibility of their systems. Finally an operating system model has been included to demonstrate the scalability and the extension mechanisms of the UML language and profile which improve the list of components that have been already integrated within our framework. An UMTS application has validated our approach by comparing the estimated results computed by the tool with measured results obtained on a heterogeneous real-time platform (with several DSP and FPGA)

APA, Harvard, Vancouver, ISO, and other styles

23

Semlali, Hayat. "Développement de nouvelles structures et d'algorithmes appliquant l’échantillonnage aléatoire pour des systèmes de type radio logicielle et radio cognitive." Nantes, 2015. http://archive.bu.univ-nantes.fr/pollux/show.action?id=50ca55df-b56d-4c7c-817c-8976af7c725b.

Full text

Abstract:

Dans ce travail, nous cherchons à appliquer l’échantillonnage aléatoire dans des architectures de types radio logicielle et radio cognitive en vue de les optimiser. L’échantillonnage aléatoire permet de réduire les contraintes de repliement de spectre du signal échantillonné et de s'affranchir des contraintes de bandes interdites. La première partie du travail est consacrée à l’élément clé de la radio logicielle qui est le front-end numérique. Nous présentons différentes méthodes de reconstruction des signaux aléatoirement échantillonnés et de filtrage de canal. Nous nous intéressons plus particulièrement aux méthodes itératives en raison de leur flexibilité et de leur rapidité de convergence. Nous proposons une nouvelle structure du front-end numérique basée sur la méthode itérative ADPW-GC pour la sélection de canal. Les performances de cette méthode sont analysées en termes de complexité, de qualité du signal reconstruit et de robustesse et sont comparées à des structures plus classiques. Nous nous sommes ensuite intéressés à la fonction clé de la radio cognitive à savoir la détection spectrale. Nous avons étudié trois structures puis étudié leurs performances. Les études théoriques et de simulation ont été complétées par quelques applications dans un contexte de la radio logicielle et de la radio cognitive en se basant sur des signaux réels
In this work we apply random sampling in the context of software radio and cognitive radio. The use of random sampling makes it possible to overcome the aliasing constraint imposed by the uniform sampling case. The first part is dedicated to the key element of software radio systems which is the digital front-end. We present different methods for randomly sampled signals reconstruction and for channel filtering. We are interested by iterative methods due to their flexibility and convergence speed. Later we propose a new structure of the digital front-end based on the ADPW-GC iterative method for channel selection by applying random sampling in a software radio context. The performance of this method is analyzed in terms of complexity, quality of reconstructed signal and robustness and compared with classical structures. The second part, deals with the spectrum sensing which is one of the main functions of cognitive radio. The performance of these structures are evaluated and compared to the case of uniform sampling. After the theoretical and simulation studies, some applications are given in the context of software defined radio and cognitive radio based on real FM radio signals

APA, Harvard, Vancouver, ISO, and other styles

24

Wu, Xiguang. "Hierarchical reconfiguration management for heterogeneous cognitive radio equipments." Thesis, CentraleSupélec, 2016. http://www.theses.fr/2016SUPL0002/document.

Full text

Abstract:

Pour supporter l’évolution constante des standards de communication numérique, du GSM vers la 5G, les équipements de communication doivent continuellement s’adapter. Face à l’utilisation croissante de l’internet, on assiste à une explosion du trafic de données, ce qui augmente la consommation d'énergie des appareils de communication sans fil et conduit donc à un impact significatif sur les émissions mondiales de CO2. De plus en plus de recherches se sont concentrées sur l'efficacité énergétique de la communication sans fil. La radio Intelligente, ou Cognitive Radio (CR), est considérée comme une technologie pertinente pour les communications radio vertes en raison de sa capacité à adapter son comportement à son environnement. Sur la base de métriques fournissant suffisamment d'informations sur l'état de fonctionnement du système, une décision optimale peut être effectuée en vue d'une action de reconfiguration, dans le but de réduire au minimum la dissipation d'énergie tout en ne compromettant pas les performances. Par conséquent, tout équipement intelligent doit disposer d’une architecture de gestion de la reconfiguration. Nous avons retenu l’architecture HDCRAM (Hierarchical and Distributed Cognitive Radio Architecture Management), développée dans notre équipe, et nous l’avons déployée sur des plates-formes hétérogènes. L'un des objectifs est d'améliorer l'efficacité énergétique par la mise en œuvre de l’architecture HDCRAM. Nous l’avons appliquée à un système OFDM simplifié pour illustrer comment HDCRAM permet de gérer efficacement le système et son adaptation à un environnement évolutif
As the digital communication systems evolve from GSM and now toward 5G, the supported standards are also growing. The desired communication equipments are required to support different standards in a single device at the same time. And more and more wireless Internet services have been being provided resulting in the explosive growth in data traffic, which increase the energy consumption of the communication devices thus leads to significant impact on global CO2 emission. More and more researches have focused on the energy efficiency of wireless communication. Cognitive Radio (CR) has been considered as an enabling technology for green radio communications due to its ability to adapt its behavior to the changing environment. In order to efficiently manage the sensing information and the reconfiguration of a cognitive equipment, it is essential, first of all, to gather the necessary metrics so as to provide enough information about the operating condition thus helping decision making. Then, on the basis of the metrics obtained, an optimal decision can be made and is followed by a reconfiguration action, whose aim is to minimize the power dissipation while not compromising on performance. Therefore, a management architecture is necessary to be added into the cognitive equipment acting as a glue to realize the CR capabilities. We introduce a management architecture, namely Hierarchical and Distributed Cognitive Radio Architecture Management (HDCRAM), which has been proposed for CR management by our team. This work focuses on the implementation of HDCRAM on heterogeneous platforms. One of the objectives is to improve the energy efficiency by the management of HDCRAM. And an example of a simplified OFDM system is used to explain how HDCRAM works to efficiently manage the system to adapt to the changing environment

APA, Harvard, Vancouver, ISO, and other styles

25

Lecomte, Stéphane. "Méthodologie de conception de haut niveau orientée modèles pour les équipements de radio logicielle." Phd thesis, Université Rennes 1, 2011. http://tel.archives-ouvertes.fr/tel-00659535.

Full text

Abstract:

Dans cette thèse nous proposons une méthodologie de co-conception logicielle/matérielle pour les systèmes de radio logicielle, et plus généralement pour les systèmes électroniques embarqués, permettant de répondre aux défis imposés par la conception de tels systèmes et d'améliorer la productivité. Basée sur une démarche de conception dirigée par les modèles (dérivée de l'ingénierie dirigée par les modèles), notre méthodologie de co-conception permet une modélisation de haut niveau, depuis des modèles UML/MARTE (extension de l'UML dédié à la modélisation matérielle), jusqu'à la mise en œuvre matérielle (génération de code VHDL) par un jeu de transformations successives et de raffinements itératifs des modèles. Pour cela, nous avons défini le niveau de modélisation intermédiaire, intitulé Execution Modeling Level, qui permet de se focaliser sur le partitionnement logiciel/matériel et sur l'exploration d'architecture afin de dimensionner la plate-forme matérielle. Afin de compléter la génération de code matérielle associée à cette méthodologie, nous mettons en avant l'intérêt de coupler une méthodologie basée sur des modèles de haut niveau avec la synthèse comportementale, ce que nous illustrons au travers de la mise en œuvre d'un décodeur MIMO. Enfin, dans un contexte de radio-logicielle, nous proposons une extension de la méthodologie afin de prendre en compte le caractère flexible des systèmes embarqués. Pour cela, nous avons intégré à notre méthodologie une architecture de gestion de la reconfiguration proposée par Supélec. Une exécution de modèles de haut niveau sur une plate-forme radio réelle nous a permis de valider notre approche.

APA, Harvard, Vancouver, ISO, and other styles

26

Barrandon, Ludovic. "Synthèse architecturale analogique / numérique appliquée aux systèmes sur puce dans un contexte radio logicielle." Phd thesis, Université Rennes 1, 2005. http://tel.archives-ouvertes.fr/tel-00012094.

Full text

Abstract:

Les technologies électroniques actuelles offrent la possibilité de réaliser des systèmes sur puce (SoC). Les méthodologies doivent s'adapter à ce nouveau cadre de conception afin de tirer profit des capacités que présentent les SoC.
Dans ce contexte, le thème émergent de radio logicielle a pour rôle de répondre à une diversité de fonctionnalités et de standards de télécommunication sans fil à l'aide d'une interface matérielle unique.

L'objet de cette thèse est d'élaborer des méthodologies et des outils contribuant au dimensionnement et à la synthèse systématique d'un module analogique/numérique dédié à des applications radio logicielle.
Les aspects modélisation et prototypage d'une tête de réception mixte constituent les principales contributions de ce travail. Un exemple de dimensionnement d'une tête de réception mixte répondant aux standards GSM et UMTS est développé. La simulation globale de ce système ainsi que son implémentation matérielle sont proposées.

APA, Harvard, Vancouver, ISO, and other styles

27

Lévy-Bencheton, Cédric. "Étude de relais multi-mode sous contrainte d'énergie dans un contexte de radio logicielle." Phd thesis, INSA de Lyon, 2011. http://tel.archives-ouvertes.fr/tel-00679722.

Full text

Abstract:

La réduction d'énergie apparaît comme un besoin crucial dans les télécommunications modernes, tant au niveau des terminaux que des réseaux. Dans les réseaux modernes, un terminal peut se connecter à Internet via d'autres terminaux ou infrastructures à proximité, appelés relais. Bien que les relais offrent une solution intéressante pour limiter la puissance de transmission des terminaux, il n'est pas simple de garantir une réduction de la consommation d'énergie globale. Il devient alors nécessaire de développer des outils pour évaluer et quantifier la consommation d'énergie. Un terminal moderne dispose de plusieurs interfaces de communications, ce qui lui permet d'utiliser plusieurs standards. Sachant qu'un standard dispose de différents modes de communications, un terminal est multi-mode lorsqu'il possède cette capacité à communiquer sur les différents standards et modes disponibles. Nous nous sommes alors intéressés à l'utilisation du multi-mode dans le cadre des relais. Nous nous positionnons dans un contexte de radio logicielle, où la couche physique d'un terminal est représentée par des blocs programmables, ce qui facilite l'implémentation du multi-mode. Afin d'estimer la consommation d'énergie d'une radio logicielle, nous avons calculé la complexité algorithmique pour les couches physiques du 802.11g (ou Wi-Fi), de l'UMTS et du 802.15.4 (ou Zigbee). Dans cette thèse, nous avons développé des outils nous permettant d'évaluer l'intérêt d'un relais multi-mode dans la réduction d'énergie. Nous avons proposé un modèle d'énergie réaliste pour le multi-mode, qui prend en compte la couche d'accès au medium des protocoles considérés. Dans un but de réalisme accru, nous avons implémenté le multi-mode au sein de WSNet, un simulateur réseau précis, grâce auquel nous avons déterminé les paramètres ayant un impact sur la consommation d'énergie. Puis, nous avons proposé et validé des stratégies permettant de minimiser l'influence de ces paramètres.

APA, Harvard, Vancouver, ISO, and other styles

28

Ashry, Ahmed. "Récepteur RF pour la radio-logicielle basé sur un convertisseur analogique-numérique sigma-delta passe-bande." Paris 6, 2012. http://www.theses.fr/2012PA066307.

Full text

Abstract:

The continuous improvement of both speed and density of digital circuits in CMOS technologies makes it attractive to push most of the chip functionality from the RF and analog domain to the digital domain. In an RF receiver, this means to push the Analog-to-Digital Converter (ADC) near the antenna to achieve what is commonly known as Software Defined Radio (SDR). In SDR receivers, most of the analog blocks such as the down-conversion mixer and the channel selection filter are moved to the digital domain. In this case, most of the signal processing is done in the flexible and programmable digital domain. One of the main challenges in implementing an SDR receiver is the stringent ADC requirements. The ADC must have a large bandwidth and a high dynamic range to be able to deal with the targeted RF band in the presence of strong out-of-band blockers. A promising technique to achieve these ADC specifications is to use a bandpass LC Sigma-Delta ADC with an RF center frequency.

APA, Harvard, Vancouver, ISO, and other styles

29

Happi, Tietche Brunel. "Proposition d'architectures radio logicielles fpga pour démoduler simultanément et intégralement les bandes radios commerciales, en vue d'une indexation audio." Thesis, Paris 6, 2014. http://www.theses.fr/2014PA066052/document.

Full text

Abstract:

L'expansion de la radio et le développement de nouveaux standards enrichissent la diversité et la quantité de données contenues sur les ondes de radiodiffusion. Il devient alors judicieux de développer un moteur de recherches qui aurait la capacité de rendre toutes ces données accessibles comme le font les moteurs de recherche sur internet à l'image de Google. Les possibilités offertes par un tel moteur s'il existe sont nombreuses. Ainsi, le projet SurfOnHertz, qui a été lancé en 2010 et s'est terminé en 2013, avait pour but de mettre au point un navigateur qui serait capable d'indexer les flux audios de toutes les stations radios. Cette indexation se traduirait, entre autres, par de la détection de mots clés dans les flux audios, la détection de publicités, la classification de genres musicaux. Le navigateur une fois mis au point deviendrait le premier moteur de recherches de genre à traiter les contenus radiodiffusés. Relever un tel challenge nécessite d'avoir un dispositif pour capter toutes les stations en cours de diffusion dans la zone géographique concernée, les démoduler et transmettre les contenus audios à un moteur d'indexation. Ainsi, les travaux de cette thèse visent à proposer des architectures numériques portées sur une plateforme SDR pour extraire, démoduler, et mettre à disposition le contenu audio de chacune des stations diffusées dans la zone géographique du récepteur. Vu le grand nombre de standards radio existants aujourd'hui, la thèse porte principalement les standards FM et DRM30. Cependant les méthodologies proposées sont extensibles à d'autres standards.C'est à base d'un FPGA que la majeure partie des travaux a été menée. Le choix de ce type de comcomposant est justifié de par les grandes possibilités qu’il offre en termes de parallélisme de traitements, de maitrise de ressources disponibles, et d’embarquabilité. Le développement des algorithmes a été fait dans un souci de minimisation de la quantité de blocs de calculs utilisés. D’ailleurs, bon nombre d’implémentations ont été réalisées sur un Stratix II, technologie aux ressources limitées par rapport aux FPGAs d’aujourd’hui disponibles sur le marché. Cela atteste la viabilité des algorithmes présentés. Les algorithmes proposés opèrent ainsi l’extraction simultanée de tous les canaux radios lorsque les stations ne peuvent occuper que des emplacements uniformément espacés comme la FM en Europe occidentale, et aussi, pour des standards dont la répartition des stations dans le spectre semble plutôt aléatoire comme le DRM30. Une autre partie des discussions porte sur le moyen de les démoduler simultanément
The expansion of the radio and the development of new standards enrich the diversity and the amount of data carried by the broadcast radio waves. It becomes wise to develop a search engine that has the capacity to make these accessible as do the search engines on the internet like Google. Such an engine can offer many possibilities. In that vein, the SurfOnHertz project, which was launched in 2010 and ended in 2013, aimed to develop a browser that is capable of indexing audio streams of all radio stations. This indexing would result, among others, in the detection of keywords in the audio streams, the detection of commercials, the classification of musical genres. The browser once developed would become the first search engine of its kind to address the broadcast content. Taking up such a challenge requires to have a device to capture all the stations being broadcasted in the geographical area concerned, demodulate them and transmit the audio contents to the indexing engine. Thus, the work of this thesis aim to provide digital architectures carried on a SDR platform for extracting, demodulating, and making available the audio content of each broadcast stations in the geographic area of the receiver. Before the large number of radio standards which exist today, the thesis focuses FM and DRM30 standards. However the proposed methodologies are extensible to other standards. The bulk of the work is FPGA-based. The choice of this type of component is justified by the great opportunities it offers in terms of parallelism of treatments, mastery of available resources, and embeddability. The development of algorithms was done for the sake of minimizing the amount of the used calculations blocks. Moreover, many implementations have been performed on a Stratix II technology which has limited resources compared to those of the FPGAs available today on the market. This attests to the viability of the presented algorithms. The proposed algorithms thus operate simultaneous extraction of all radio channels when the stations can only occupy uniformly spaced locations like FM in Western Europe, and also for standards of which the distribution of stations in the spectrum seems rather random as the DRM30. Another part of the discussion focuses on the means of simultaneously demodulating it

APA, Harvard, Vancouver, ISO, and other styles

30

Rivet, François. "Contribution à l’étude et à la réalisation d’un frontal radiofréquence analogique en temps discrets pour la radio-logicielle intégrale." Thesis, Bordeaux 1, 2009. http://www.theses.fr/2009BOR13811/document.

Full text

Abstract:

Le concept de Radio Logicielle propose d’intégrer en un seul circuit un émetteur / récepteur RF capable d’émettre et de recevoir n’importe quel signal RF. Cependant, ce concept doit a?ronter des contraintes technologiques dans le cas des terminaux mobiles. La contrainte principale est la consommation de puissance du terminal. En e?et, la conversion analogique numérique qui est la clé de ce système en est aussi le principal verrou technique. Cette thèse présente une architecture de récepteur en rupture avec les architectures classiques a?n de surmonter le problème de la conversion analogique numérique. Il s’agit d’un processeur analogique de traitement du signal dédié à la Radio Logicielle intégrale dans la gamme de fréquence 0 à 5GHz. Sa conception et les mesures d’un prototype sont présentées
Many technological bottlenecks prevent from realizing a Software Radio (SR) mobile terminal. The old way of building radio architectures is over due to the numerous communication standards a single handeld terminal have to address nowadays. This thesis exposes a disruptive SR receiver: a Sampled Analog Signal Processor (SASP) is designed and brought into play to perform downconversion and channel presort. It processes analog voltage samples in order to recover in baseband any RF signal emitted from 0 to 5GHz. An analog Fast Fourier Transform achieves both frequency shifting and ?ltering. A prototype using 65nm CMOS technology from STMicroelectronics is here presented and measured

APA, Harvard, Vancouver, ISO, and other styles

31

Lecomte, Stéphane. "Méthodologie de conception basée sur les modèles de haut niveau pour les systèmes de radio logicielle." Rennes 1, 2011. http://www.theses.fr/2011REN1S142.

Full text

Abstract:

Dans cette thèse nous proposons une méthodologie de co-conception logicielle/matérielle pour les systèmes de radio logicielle, et plus généralement pour les systèmes électroniques embarqués, permettant de répondre aux défis imposés par la conception de tels systèmes et d'améliorer la productivité. Basée sur une démarche de conception dirigée par les modèles (dérivée de l'ingénierie dirigée par les modèles), notre méthodologie de co-conception permet une modélisation de haut niveau, depuis des modèles UML/MARTE (extension de l'UML dédié à la modélisation matérielle), jusqu'à la mise en oeuvre matérielle (génération de code VHDL) par un jeu de transformations successives et de raffinements itératifs des modèles. Pour cela, nous avons défini le niveau de modélisation intermédiaire, intitulé Execution Modeling Level, qui permet de se focaliser sur le partitionnement logiciel/matériel et sur l'exploration d'architecture afin de dimensionner la plate-forme matérielle. Afin de compléter la génération de code matérielle associée à cette méthodologie, nous mettons en avant l'intérêt de coupler une méthodologie basée sur des modèles de haut niveau avec la synthèse comportementale, ce que nous illustrons au travers de la mise en oeuvre d'un décodeur MIMO. Enfin, dans un contexte de radio-logicielle, nous proposons une extension de la méthodologie afin de prendre en compte le caractère flexible des systèmes embarqués. Pour cela, nous avons intégré à notre méthodologie une architecture de gestion de la reconfiguration proposée par Supélec. Une exécution de modèles de haut niveau sur une plate-forme radio réelle nous a permis de valider notre approche
In this thesis, we suggest a hardware/software co-design methodology for software radio systems, and more generally for flexible embedded electronics systems, allowing to answer the new design challenges it imposes and to improve the productivity. Our co-design methodology is based on a high-level UML/MARTE (extension of UML dedicated to the hardware modeling) modeling approach. Based on model driven architecture (derived from model driven engineering), our methodology allows to start at a highlevel modeling level and go down to the hardware implementation (generation of VHDL code) by successive rules of transformation and iterative refinements of the models. For that, we defined the middle level of modeling, e. G. Execution Modeling Level, which allows focusing on hardware/software partitioning and focusing on the exploration of architecture to design the hardware platform. To complete the generation of the hardware design language, associated with this methodology, we recommend to couple a co-design methodology based on high-level models with the behavioral synthesis concept. This approach is illustrated with a MIMO decoder example. Finally, in the software radio context, we suggest an extension of the methodology in order to take into account the flexibility of the embedded systems. For that, we include into our methodology an architecture defined at Supélec to manage the reconfiguration. An execution of high-level models on a real radio platform allowed to validate our approach

APA, Harvard, Vancouver, ISO, and other styles

32

Godard, Loïg. "Modèle de gestion hiérarchique distribuée pour la reconfiguration et la prise de décision dans les équipements de radio cognitive." Rennes 1, 2008. https://tel.archives-ouvertes.fr/tel-00355352.

Full text

Abstract:

Le travail présenté porte sur la mise en œuvre d’une architecture de gestion pour équipement radio cognitif en vue d’applications dans le domaine des radiocommunications. L’architecture retenue porte le nom HDCRAM (Hierarchical and Distributed Cognitive Radio Architecture Management). HDCRAM est distribuée de façon hiérarchique au sein de l’équipement afin de prendre en compte l’une des problématiques qui est l’hétérogénéité des plateformes d’exécution. Grâce à une modélisation à haut niveau d’abstraction par l’utilisation d’UML nous avons pu définir HDCRAM de façon totalement indépendante des contraintes matérielles. Le choix de doter cette modélisation d’un métalangage de programmation exécutable nommé Kermeta permet d’ajouter une description comportementale. La finalité de ce travail est de proposer un simulateur qui permet de valider et de raffiner HDCRAM par la simulation de scénario radio cognitif. Ainsi le simulateur devient un outil de conception pour équipement Radio Cognitif
This work focuses on the implementation of a management architecture for cognitive radio equipment for applications in the field of radiocommunications. The architecture is named HDCRAM (Hierarchical and Distributed Cognitive Radio Architecture Management). HDCRAM is hierarchically distributed in the equipment to take into account heterogeneity of execution platforms. Thanks to a precise management for both reconfiguration and decision-making leading to a reconfiguration of all or part of the system. Through the use of UML language, for high level of abstraction modeling, we define a platform independent model of HDCRAM which offers an extended opportunity in terms of reusability and modularity. The choice to use an executable metamodeling language as Kermeta for HDCRAM allows describing both structural and behavioral part of our architecture and gives the opportunity to make functional simulation

APA, Harvard, Vancouver, ISO, and other styles

33

Alaus, Laurent. "Architecture reconfigurable pour un équipement radio multistandard." Rennes 1, 2010. https://tel.archives-ouvertes.fr/tel-00538631.

Full text

Abstract:

Dans un contexte de multiplication des normes de télécommunications aux spécifications différentes, nos travaux de recherche définissent une architecture reconfigurable pour des terminaux radio multistandard. Les techniques actuelles de reconfiguration, ne permettant pas d’accéder à la combinaison « reconfiguration temps réel/généricité du terminal », nous proposons ainsi une nouvelle méthode de paramétrisation intitulée « la technique des opérateurs communs » afin d'accéder à ce double objectif. Cette technique est une méthodologie de conception qui vise à développer un ensemble limité d’« Opérateurs Communs » (OC), génériques, « reconfigurables » par simple téléchargement de paramètres, indépendants de la cible technologique d’implémentation et qui constituent les éléments de base de notre terminal multistandard. Afin d’exécuter l’ensemble du terminal multistandard, trois familles d’OC sont proposées (LFSR, FFT/VITERBI, CORDIC). Une méthodologie de gestion des OC est également proposée et une étude de différents cas d’implémentation est menée, permettant d’atteindre des gains en complexité jusqu’à 40% de la complexité matérielle sur une cible FPGA dans le cas d’un terminal tri-standard (IEEE 802. 11, IEEE802. 16 et 3GPP LTE) par rapport à l’ équivalent Velcro
In the present day, the profusion of wireless communication standards leads to complex terminals able to manage a wide range of standards, which calls for multistandard terminals. In order to meet the requirement of such terminals, we propose a new Parameterization strategy to design a Reconfigurable Terminal. With this method, - The Common Operator Technique - Parameterization focuses on smaller building blocks that can be reused across many of the functions required by each standard. The Method leads up to higher scalability and reconfigurability at the expense of an extra scheduling to handle with. As a consequence, we propose a new architecture in Common Operator Bank (COB), which limits the scheduling issue though optimizing the hardware complexity. Three families of Common Operators are introduced, (LFSR, Treillis/Butterfflies, CORDIC). The first realizations obtained in COB are based on LFSR and CORDIC operators. Centered on a tri-standard terminal (3GPP LTE, IEEE802. 11g and 802. 16e), the implementation on a FPGA, Altera/Cyclone II results in a Logic Cells complexity decrease of 40%

APA, Harvard, Vancouver, ISO, and other styles

34

Campo, Clément. "Conception d'un système de contrôle d’antennes basé sur la radio logicielle pour réception et émission améliorées de données." Thesis, Poitiers, 2020. http://www.theses.fr/2020POIT2270.

Full text

Abstract:

Aujourd’hui média incontournable d’échange d’informations, les ondes électromagnétiques sont plus que jamais présentes dans notre environnement. Le nombre toujours croissant d’appareils connectés appelle à une meilleure utilisation des ressources spectrales disponibles. Dans le cadre particulier des télécommunications avec un projectile, étudié dans cette thèse, les communications doivent en plus être discrètes et fiables dans un environnement hostile. Dans le contexte général des télécommunications comme dans ce dernier domaine d’application, le filtrage spatial reconfigurable dynamiquement permis par les réseaux d’antennes offre ainsi de nombreux atouts pour les défis présents et à venir. Le contrôle de réseaux d’antennes nécessite une électronique fonctionnant en cohérence et en alignement de phase. Dans une précédente thèse, un système analogique a permis de dépointer vers une station alliée le lobe principal d’un réseau embarqué dans un projectile, durant toute la trajectoire de ce dernier. Ce système n’autorise cependant que 16 configurations pour le diagramme de rayonnement du réseau et n’est fonctionnel qu’autour de 5,2 GHz. Par opposition, la radio logicielle utilise des composants large-bande programmables, qui permettent le traitement des signaux reçus ou à émettre en bande de base numérique. Son utilisation rendrait ainsi possible un contrôle du diagramme de rayonnement du réseau plus précis et un fonctionnement sur de larges bandes de fréquences. Cette technologie reste pourtant encore peu utilisée dans le cadre des applications à cohérence de phase. Ces travaux étudient donc les possibilités offertes par la radio logicielle pour les applications à cohérence, avec la contrainte supplémentaire d’alignement des phases, à travers les télécommunications avec un projectile. Des réseaux d’antennes de géométries linéaire et planaire sont étudiés. Un système de contrôle d’antennes de 4 voies en réception et émission est conçu à partir de radios logicielles commerciales. Des solutions, distinctes pour la réception et l’émission de données, sont développées pour assurer une compensation automatisée des déphasages entre les voies. Plusieurs algorithmes de traitement d’antennes et d’estimation d’angle d’arrivée (DOA) sont implémentés en C++. Les équipements disponibles ne permettant une mesure automatisée des diagrammes de rayonnement des réseaux pilotés par radios logicielles, un montage expérimental est proposé. Les performances du système sont alors quantifiées en chambre anéchoïque pour des réseaux d’antennes de différentes géométries et des fréquences de fonctionnement allant de 2,3 à 5,2 GHz. Selon le réseau piloté, le lobe principal ou un nul de rayonnement peuvent être dépointés dans des plages angulaires allant de 60 à plus de 100°, selon une ou deux dimensions. Les algorithmes implémentés sont également utilisés pour développer une station au sol de suivi de projectile basée sur l’estimation de DOA de l’émetteur embarqué dans le projectile et testée en conditions réelles. Plusieurs projectiles volant à une vitesse proche de celle du son sont alors correctement suivis électroniquement. Le rapport signal à bruit du signal recombiné grâce à la station de suivi est plus de 5 dB supérieur à celui d’une unique antenne du réseau et les données de vol du projectile sont correctement décodées
As a wireless way to exchange information, electromagnetic waves are more omnipresent in our environment than ever. The ever increasing number of connected devices calls for a better use of the available spectrum. In the particular case of telecommunications with a projectile, which is the case of study in this thesis, communications must also be discreet and reliable, even in a hostile environment. In the general framework of telecommunications as well as in this particular field of application, antenna arrays and the dynamic spatial filtering they allow offer multiple advantages for present and future challenges. Antenna array steering requires phase coherent and phase aligned functioning from the control electronics. In a previous PhD thesis, an analog system allowed beam steering of the array embedded in a projectile towards a base station at all times during projectile flight. However, this system was only able to switch between 16 different configurations for the embedded array radiation pattern and was functional only around a 5.2 GHz working frequency. On the other hand, Software Defined Radio (SDR) uses wide-band programmable components thanks to which received or generated signals can be processed in digital baseband. Therefore, using SDR would allow for a more precise control of the radiation pattern over large frequency bandwidths. Despite these promises, this technology remains rarely used for phase coherent applications. This work hence studies possibilities provided by commercial SDR for phase coherent applications. Telecommunications with a projectile, which also require phase alignment, constitute the considered application. Linear and planar antenna arrays are studied. An antenna weighting system of 4 channels for both data reception and transmission is assembled using commercial SDR. Distinct solutions are developed for data reception or transmission in order to automate phase shift compensation between channels. Several antenna weighting and Direction of Arrival (DOA) algorithms are implemented in C++. As the available equipment does not allow the automated measurement of the radiation pattern of antenna arrays when steered by SDR, a dedicated experimental setup is proposed. The developed system performance is then quantified in an anechoic environment for arrays of different geometries, and working frequencies from 2.3 to 5.2 GHz. Depending on the measured array, the main lobe or null can be steered within 60 to more than 100° along 1 or 2 dimensions. The implemented algorithms are also used to develop a projectile tracking station based on DOA estimation of the transmitter embedded in the projectile. The resulting station is tested with several projectiles flying at a speed close to Mach 1. The projectiles are electronically followed by the system as expected from simulations. The signal to noise ratio of the station combined signals is superior to that of a single element signal by more than 5 dB, and transmitted flight data is correctly decoded

APA, Harvard, Vancouver, ISO, and other styles

35

Veyrac, Yoan. "Contribution à l'étude et à la réalisation d'un générateur de signaux radiofréquences analogiques pour la radio logicielle intégrale." Thesis, Bordeaux, 2015. http://www.theses.fr/2015BORD0444/document.

Full text

Abstract:

Une utilisation intelligente de l’espace Hertzien sera nécessaire pour permettre aunombre croissant d’objets sans-fil connectés de communiquer dans le même espace de propagation.Ces travaux de thèse proposent une architecture d’émetteur radiofréquence flexible, faiblecoût et faible consommation, en rupture avec les techniques conventionnelles. Cet émetteur estfondé sur un encodage de la dérivée du signal à générer, ce qui permet de réduire le coût énergétiquede la conversion de l’information. Un convertisseur numérique analogique compatibleavec cette architecture est présenté et ses performances sont évaluées dans le cadre de la générationde signaux radiofréquence. Les résultats de mesures obtenus avec un prototype réalisé entechnologie CMOS 65 nm apporte la preuve du concept
The increasing density of wireless devices and the associated communication flowssharing the same air interface will require a smart and agile use of frequency resources. Thisthesis proposes a flexible, low cost and low power disruptive transmitter architecture. It usesa differentiating coding scheme which leverages a mathematical and technological reduction ofthe energy cost of information conversion. The design of a DAC suited to this architecture isdeveloped and its performances are assessed toward RF signal generation. The measurementsof a demonstrator designed in 65 nm CMOS technology bring a proof of concept

APA, Harvard, Vancouver, ISO, and other styles

36

Gul, Sufi Tabassum. "Optimization of multi-standards software defined radio equipments : a common operator's approach." Rennes 1, 2009. http://www.theses.fr/2009REN1S074.

Full text

Abstract:

Parameterization is a very promising technique for Software Defined Radio (SDR) that consists of designing multi-standards radio systems entities in a way which permits to take advantages of the programmable or at least reconfigurable capabilities of the underlying hardware of SDR equipments. This thesis addresses the common operators’ (COs) technique for parameterization. COs are processing commonalities between operations of an equipment whatever the Open System Interconnection (OSI) layer may be. The method proposes a theoretical approach to solve the design issue of multi-standards radio equipments. It consists in a hypergraph’s optimization. The equipment design is represented with operators of several levels of granularity in a directed acyclic graph. Top level of this graph represents a Velcro way of designing multi-standards equipments. The lower, the operators in the graph, lower is their cost in terms of complexity but higher is the number of times they are called to perform the operations of different kinds and vice versa. As examples, we describe the design and use of dual mode fast Fourier transform (DMFFT), linear feedback shift register (LFSR) and frequency response masking filter bank (FRMFB) as COs. The proposed solutions in this thesis which are based on CO technique help an SDR designer to optimize the design of future multi-standards SDR equipments that are required to support a wide range of existing and future wireless technologies and services
La technique de paramétrisation est très prometteuse pour la conception radio logicielle. La radio logicielle consiste à concevoir des systèmes multi-standards qui tirent bénéfice des possibilités de programmation ou de reconfiguration offertes par les composants de traitement la constituant. Cette thèse étudie la technique de paramétrisation par opérateurs communs. Les opérateurs communs sont des unités de traitements communes à plusieurs opérations qu’effectue un équipement de radio communication, quelle que soit la couche du modèle OSI à laquelle elles appartiennent. La méthode proposée repose sur une approche théorique afin de résoudre le problème de conception d’un équipement multi-standards. Elle consiste en une optimisation d’un hypergraphe. La conception de l’équipement est représentée par des opérateurs à différents niveaux de granularité dans un graphe acyclique orienté. Le niveau le plus élevé représente une approche de conception d’équipements multi-standards de type Velcro. Plus les opérateurs sont bas dans le graphe, plus leur coût est faible en termes de complexité, mais plus il faut faire appel de fois à eux pour effectuer des opérations de différentes sortes. Nous décrivons ensuite en tant qu’exemples des conception basées sur les opérateurs DMFFT (dual mode FFT), LFSR (linear feedback shift register) et le cas du FRMFB (frequency response masking filter bank). Les solutions basées sur les opérateurs communs proposées dans cette thèse contribuent à optimiser la conception des futurs équipements multi-standards de radio logicielle qui devront supporter de nombreux standards de communication sans fil

APA, Harvard, Vancouver, ISO, and other styles

37

Ben, romdhane Manel. "Échantillonnage non uniforme appliqué à la numérisation des signaux radio multistandard." Phd thesis, Télécom ParisTech, 2009. http://pastel.archives-ouvertes.fr/pastel-00004780.

Full text

Abstract:

Cette thèse de Doctorat s'inscrit dans le domaine de la conception de circuits innovants pour la numérisation des signaux radio multistandard. La nouveauté dans ce travail de recherche provient de l'exploration, pour la première fois dans le domaine des systèmes radio, de l'apport de l'utilisation des techniques d'échantillonnage non uniforme (NUS, Non Uniform Sampling). L'innovation de recherche apportée concerne l'établissement de formulations analytiques pour le calcul des métriques d'évaluation des performances de la technique NUS et pour le dimensionnement d'un nouveau récepteur radio multistandard avec un convertisseur analogique numérique (ADC, Analog-to-Digital Converter) contrôlé par une horloge non uniforme. Les résultats de cette étude ont conduit à la synthèse d'un filtre anti-repliement unique pour les standards GSM/UMTS/WiFi et à la diminution la fréquence moyenne d'échantillonnage de l'ADC ce qui a permis de diminuer la consommation de puissance de l'ADC et d'éliminer le circuit du contrôle automatique de gain (AGC). L'étude analytique et la conception niveau système ont été complétées par la proposition d'une architecture numérique originale de génération d'horloge non uniforme permettant de s'affranchir des contraintes et limitations des oscillateurs non uniformes proposés dans la littérature. Ce circuit Pseudorandom Signal Sampler (PSS) a fait l'objet d'une synthèse et d'une validation préliminaire sur FPGA puis la conception d'un circuit VLSI en technologie CMOS numérique 65 nm. Les résultats d'implémentation du PSS ont permis d'obtenir, pour un facteur de quantification temporelle égal à 16, une surface active de 470 (µm)², des fréquences moyennes d'échantillonnage pouvant atteindre 200 MHz basées sur un synthétiseur de fréquence qui offre des fréquences jusqu'à 3.2 GHz et enfin une consommation de puissance de 1.45 à 290.4 µW pour des fréquences d'échantillonnage moyennes allant de 1 MHz à 200 MHz. Une validation expérimentale de l'étage de numérisation proposé a été effectuée grâce à la réalisation d'une plate-forme de test composée du circuit générateur PSS dont la sortie contrôle un ADC auquel est appliqué en entrée un signal sinusoïdal de test et d'un PC pour l'acquisition par FIFO mais aussi pour le traitement des données. Les résultats des tests expérimentaux obtenus ont permis de confirmer les résultats théoriques en termes de diminution de la consommation de l'ADC.

APA, Harvard, Vancouver, ISO, and other styles

38

Rivet, Francois. "Contribution à l'étude et à la réalisation d'un frontal radiofréquence analogique en temps discrets pour la radio-logicielle intégrale." Phd thesis, Université Sciences et Technologies - Bordeaux I, 2009. http://tel.archives-ouvertes.fr/tel-00412242.

Full text

Abstract:

Le concept de Radio Logicielle propose d'intégrer en un seul circuit un émetteur / récepteur RF capable d'émettre et de recevoir n'importe quel signal RF. Cependant, ce concept doit affronter des contraintes technologiques dans le cas des terminaux mobiles. La contrainte principale est la consommation de puissance du terminal. En effet, la conversion analogique numérique qui est la clé de ce système en est aussi le principal verrou technique. Cette thèse présente une architecture de récepteur en rupture avec les architectures classiques afin de surmonter le problème de la conversion analogique numérique. Il s'agit d'un processeur analogique de traitement du signal dédié à la Radio Logicielle intégrale dans la gamme de fréquence 0 à 5GHz. Sa conception et les mesures d'un prototype sont présentées.

APA, Harvard, Vancouver, ISO, and other styles

39

Gailliard, Grégory. "Vers une approche commune pour le logiciel et le matériel de spécification et d’implémentation des systèmes embarqués temps-réels distribués, basée sur les intergiciels et les composants orientés objet : Application aux modèles de composants Software Communications Architecture (SCA) et Lightweight Corba Component Model (LwCCM) pour les systèmes de radio logicielle." Cergy-Pontoise, 2010. http://biblioweb.u-cergy.fr/theses/2010CERG0518.pdf.

Full text

Abstract:

Cette thèse s’intéresse à la déclinaison matérielle des concepts logiciels d’intergiciel et d’architecture logicielle à base de composants, conteneurs et connecteurs dans les réseaux de portes programmables in situ (Field-Programmable Gate Array - FPGA). Le domaine d’applications ciblé est la radio définie logiciellement (Software Defined Radio (SDR)) conforme au standard Software Communications Architecture) (SCA). Avec le SCA, les applications radio sont décomposées en composants fonctionnels, qui sont déployés sur des plateformes radios hétérogènes et distribuées. Ces composants fournissent et requièrent des interfaces logicielles abstraites décrites sous forme de signatures d’opérations dans le langage de modélisation unifié appelé Unified Modeling Language (UML) et/ou le langage de définition d’interface (Interface Definition Language - IDL) de l’intergiciel CORBA (Common Object Request Broker Architecture) standardisé par un consortium industriel appelé Object Management Group (OMG). Les besoins de portabilité et de réutilisation de ces composants requièrent que leurs interfaces abstraites définies au niveau système soient indépendantes d’une implémentation logicielle ou matérielle et puissent être indifféremment traduites dans un langage de programmation logiciel tel que C/C++, un langage système tel que SystemC au niveau transaction (Transaction Level Modeling - TLM), ou un langage de description matériel tel que VHDL ou SystemC au niveau registre (Register Transfer Level - (RTL)). Le besoin d’interopérabilité de ces composants requière des communications transparentes quelques soient leur implémentation logicielle ou matérielle et leur distribution. Ces premiers besoins ont été adressés en formalisant des règles de mise en correspondance entre des composants abstraits en OMG IDL3 ou UML2, des composants matériels à base de signaux en VHDL ou SystemC RTL, et des composants systèmes en SystemC TLM. Le deuxième besoin a été adressé en prototypant un intergiciel matériel utilisant de façon transparente le mapping mémoire et deux protocoles messages : CORBA General Inter-Object Request Broker Protocol (GIOP) et SCA Modem Hardware Abstraction Layer (MHAL)
This thesis deals with the hardware application of the software concepts of middleware and software architecture based on components, containers and connectors within Field-Programmable Gate Arrays (FPGAs). The target application domain is Software Defined Radio (SDR) compliant with the Software Communications Architecture (SCA). With the SCA, software radio applications are broken into functional waveform components to be deployed on heterogeneous and distributed hardware/software radio platforms. These components provide and require abstract software interfaces described using operation signatures in the Unified Modeling Language (UML) and/or the Interface Definition Language (IDL) of the Common Object Request Broker Architecture (Corba) middleware, both standardized by an international software industry consortium called Object Management Group (OMG). The portability and reusability needs of these business components require that their abstract interfaces defined at a system level are independent of a software or hardware implementation and can be indifferently translated into a software programming language like C/C++, a system language like SystemC at transaction level (Transaction Level Modeling - TLM), or a hardware description language like VHDL or SystemC at Register Transfer Level (RTL). The interoperability need of SDR components requires transparent communications regardless of their hardware/software implementation and their distribution. These first needs were addressed by formalizing mapping rules between abstract components in OMG IDL3 or UML2, signalbased hardware components described in VHDL or SystemC RTL, and system components in SystemC TLM. The second requirement was addressed by prototyping a hardware middleware using transparently memory mapping and two message protocols: Corba General Inter-Object Request Broker Protocol (GIOP) and SCA Modem Hardware Abstraction Layer (MHAL)

APA, Harvard, Vancouver, ISO, and other styles

40

Schmidt-Knorreck, Carina. "Architectures radio-logicielles appliquées aux réseaux véhiculaires." Electronic Thesis or Diss., Paris, ENST, 2012. http://www.theses.fr/2012ENST0057.

Full text

Abstract:

Répondre aux contraintes des architectures reconfigurables pour des systèmes véhiculaires n'est pas toujours une tâche aisée. Des solutions existent dans le domaine de la radio logicielle où des plateformes flexibles qui prennent en charge un large éventail de différentes standards de communication sans fil peuvent être conçus. Une de ces architectures est la plateforme ExpressMIMO qui est développée par Eurecom et Télécom ParisTech. Les objectifs principales de cette thèse sont de proposer le premier prototype d'un récepteur pour ExpressMIMO, d'évaluer le potentiel de la plateforme pour les standards ayant des latences critiques, d'identifier des goulots d'étranglement et de proposer des solutions pour surmonter ces limitations. Comme standard, IEEE 802.11p a été choisi qui spécifie la communication entre des véhicules. Au-delà, nous étudions une possible exécution multimodal du 802.11p et du DAB sur ExpressMIMO. Notre analyse lors des expérimentations sur une cible FPGA révèle que le Front-End Processor DSP est lourdement chargé et que le temps de configuration requis dépasse le temps d'exécution. Pour relever ce défi nous proposons un Application Specific Instruction-Set Processor (ASIP) comme solution lorsque les contraintes de latence sont fortes. Pour compléter la chaîne de réception, nous présentons enfin un premier prototype de Préprocesseur qui connecte les convertisseurs A/D et D/A avec les autres composants de la bande de base. Dans ce contexte nous présentons un convertisseur générique et flexible pour le ré-échantillonnage qui travaille sur des rapports fractionnaires de fréquence d'échantillonnage
Dealing with the requirements of reconfigurable radio architectures in the vehicular domain is a very challenging task. Solutions can be found in the context of Software Defined Radio (SDR). Under its umbrella, flexible hardware platforms that support a wide range of different wireless communication standards are designed. One of them is the OpenAirInterface ExpressMIMO platform that is developed by Eurecom and Télécom ParisTech. Main objectives of this thesis are to propose the first receiver chain prototype for ExpressMIMO, to assess the applicability of the platform for latency critical standards, to identify design bottlenecks and to propose and implement solutions to overcome the identified limitations. Standard of interest in this context is IEEE 802.11p which is required for the Car-to-Car communication. Our analysis reveals that the Front-End Processing (FEP) DSP engine is heavily charged and that the required configuration time outreaches the pure execution time for short vectors. To meet this challenge we introduce an Application Specific Instruction-Set Processor (ASIP) as the solution of choice when dealing with strong latency requirements. To complete the receiver chain we further present a first Preprocessor prototype which connects the external A/D and D/A converters with the remaining baseband engine. In this context we focus on a generic, flexible and hardware optimized Sample Rate Converter (SRC) that is operating on fractional ratios. As the combination of Car-to-Car and Car-to-Infrastructure communications within only device enables various new applications for future cars we finally investigate on a possible multimodal execution of 802.11p and DAB on the chosen target platform

APA, Harvard, Vancouver, ISO, and other styles

41

Al, Ghouwayel Ali. "Contribution à l'étude de l'opérateur commun FFT dans le contexte de la Radio logicielle : application au codage de canal." Phd thesis, Université Rennes 1, 2008. http://tel.archives-ouvertes.fr/tel-00354490.

Full text

Abstract:

L'aspect de la radio logicielle et plus précisément celui de la paramétrisation sous l'approche opérateur commun est traité dans cette thèse. Dans ce contexte, l'étude des codes cycliques en particulier les codes de Reed-Solomon (RS) est considérée. Dans l'optique d'impliquer l'opérateur FFT, utilisé dans différentes fonctions comme la fonction de filtrage, la (dé)modulation OFDM dans le codage et décodage RS, nous avons ressorti une classe spécifique des codes RS définie dans le corps de Galois CG(Ft). Nous avons ensuite proposé un opérateur FFT reconfigurable (DMFFT) capable de réaliser deux fonctionnalités : FNT pour le décodage RS et la FFT classique. L'opérateur DMFFT est implémenté sur des composants FPGA et comparé à l'approche Velcro qui consiste à implémenter séparément les deux opérateurs FFT et FNT. Cette implémentation a montré que l'approche reconfigurable permet d'obtenir une économie en mémoire environ 25 % et une réduction de complexité environ 18 %. Dans le but de traiter les codes RS classiques utilisés dans les standards actuels, nous avons proposé deux scénari permettant de réaliser d'une façon optimale un opérateur tri mode (TMFFT) qui est capable de réaliser, en plus de deux fonctionnalités de l'opérateur DMFFT, la transformée de Fourier dans les corps finis CG(2m).

APA, Harvard, Vancouver, ISO, and other styles

42

Dorie, Laurent. "Modélisation et évaluation de performances en vue de la conception conjointe des systèmes reconfigurables : application à la radio logicielle." Nantes, 2007. http://www.theses.fr/2007NANT2107.

Full text

Abstract:

L’évolution rapide du contexte des systèmes embarqués conduit à des dispositifs de plus en plus complexes, susceptibles de supporter plusieurs modes de fonctionnement et différents standards. Au sein de ces systèmes, la reconfiguration apparaît comme une solution pour faire face à une telle évolution, et ce tout en respectant les contraintes d’embarquabilité. Cette propriété désigne le fait qu’un système puisse modifier son comportement. Elle se répercute aussi bien au niveau de l'application supportée que de la solution technologique considérée. De nouvelles méthodes et outils sont nécessaires pour prendre en compte la propriété de reconfiguration. Ainsi, l’objectif de cette thèse est de proposer des modèles de haut niveau d’abstraction en vue d’améliorer la conception conjointe des systèmes reconfigurables. La première partie de cette thèse s’est intéressée aux mécanismes de reconfiguration des systèmes de radiocommunication. Elle a conduit à la proposition de différentes modélisations visant à faciliter l’estimation de performances des systèmes de Radio Logicielle. La deuxième partie de cette thèse s’est focalisée sur les architectures des systèmes reconfigurables. Elle a permis d’aboutir à une modélisation capable de décrire l’impact du caractère reconfigurable des plates-formes multiprocesseurs hétérogènes sur le comportement et les performances des systèmes. L’intérêt des modélisations obtenues est illustré à travers une étude portant sur un cas concret de fonctionnement de systèmes de radiocommunication reconfigurables
The fast evolution of embedded system context leads to more and more complexity into electronic products that can support many ways of working and different standards. In these systems, the reconfiguration is a solution to face such evolution and also respect embedded constraints. This property points out that a system is able to modify its behaviour. Such property concerns just as well the application development as the technology design. New approaches and tools are needed to take into account this reconfiguration property. Thus, the goal of this thesis is to provide high abstraction level models in order to improve the co-design of reconfigurable systems. The first part of this thesis interested in reconfiguration mechanisms of radiocommunication systems. It led to the definition of modelling in order to describe the reconfigurable mechanisms of radio communication application. The second part of this thesis focused on the reconfigurable architectures. It led to a modelling able to describe the reconfigurable impact of heterogeneous multi-processor platforms on system behaviour and performances. The interest of these modelling is illustrated by a study which deals with a typical case of Software Radio

APA, Harvard, Vancouver, ISO, and other styles

43

Ouedraogo, Ganda Stéphane. "Automatic synthesis of hardware accelerator from high-level specifications of physical layers for flexible radio." Thesis, Rennes 1, 2014. http://www.theses.fr/2014REN1S183/document.

Full text

Abstract:

L'internet des objets vise à connecter des milliards d'objets physiques ainsi qu'à les rendre accessibles depuis le monde numérique que représente l'internet d'aujourd'hui. Pour ce faire, l'accès à ces objets sera majoritairement réalisé sans fil et sans utiliser d'infrastructures prédéfinies ou de normes spécifiques. Une telle technologie nécessite de définir et d'implémenter des nœuds radio intelligents capables de s'adapter à différents protocoles physiques de communication. Nos travaux de recherches ont consisté à définir un flot de conception pour ces nœuds intelligents partant de leur modélisation à haut niveau jusqu'à leur implémentation sur des cibles de types FPGA. Ce flot vise à améliorer la programmabilité des formes d'ondes par l'utilisation de spécification de haut niveau exécutables et synthétisables, il repose sur la synthèse de haut niveau (HLS pour High Level Synthesis) pour le prototypage rapide des briques de base ainsi que sur le modèle de calcul de types flot de données des formes d'ondes radio. Le point d'entrée du flot consiste en un langage à usage spécifique (DSL pour Domain Specific Language) qui permet de modéliser à haut niveau une forme d'onde tout en insérant des contraintes d'implémentation pour des architectures reconfigurables telles que les FPGA. Il est associé à un compilateur qui permet de générer du code synthétisable ainsi que des scripts de synthèse. La forme d'onde finale est composée d'un chemin de données et d'une entité de contrôle implémentée sous forme d'une machine d'état hiérarchique
The Internet of Things (IoT) aims at connecting billions of communicating devices through an internet-like network. To this aim, the access to these things is expected to be performed via wireless technologies without using any predefined infrastructures or standards. This technology requires defining and implementing smart nodes capable to adapt to different radio communication protocols. In this thesis, we have defined a design methodology/flow, for such smart nodes, starting from their high-level specification down to their implementation in FPGA fabrics. This flow aims at improving the programmability of the waveforms by leveraging some high-level specifications. Thus, it relies on the High-Level Synthesis (HLS) for rapid prototyping of the waveforms functional blocks as well as the dataflow model of computation. Its entry point is Domain-Specific Language which enables modeling a waveform while inserting some implementation constraints for reconfigurable architectures such as the FPGAs. The flow is featured with a compiler which purpose is to produce some synthesis scripts and generate some RTL source code. The final waveform consists of a datapath and a control unit implemented as a Hierarchical Finite State Machine (HFSM)

APA, Harvard, Vancouver, ISO, and other styles

44

Maalej, Asma. "Apport de l'échantillonnage aléatoire à temps quantifié pour le traitement en bande de base dans un contexte radio logicielle restreinte." Thesis, Paris, ENST, 2012. http://www.theses.fr/2012ENST0022/document.

Full text

Abstract:

Ces travaux de recherche s’inscrivent dans le cadre de la conception de récepteurs multistandard optimisés pouvant traiter des signaux à spécifications hétérogènes. L’idée est d’appliquer l’échantillonnage aléatoire au niveau de l’étage en bande de base d’un récepteur radio logicielle restreinte afin de tirer profit de son pouvoir d’anti-repliement. La nouveauté dans ces travaux est l’étude analytique de la réduction du repliement spectral par l’échantillonnage aléatoire à temps quantifié, candidat favorable à l’implémentation matérielle. Une deuxième contribution concerne aussi l’étude analytique de l’échantillonnage pseudo-aléatoire à temps quantifié (TQ-PRS) dont l’importance réside en sa grande facilité d’implémentation matérielle. Les formulations théoriques ont permis d’estimer l’atténuation des répliques en fonction du facteur de la quantification temporelle et du facteur du sur-échantillonnage. Les mesures de l’atténuation du repliement spectral ont permis de dimensionner l’étage en bande de base d’une architecture de réception multistandard. Le dimensionnement s’intéresse à différentes configurations de l’étage en bande de base régies par les performances du convertisseur analogique numérique (ADC) utilisé.Les travaux de recherche ont démontré que l’application du TQ-PRS au niveau de l’ADC mène soit à une réduction de l’ordre du filtre anti-repliement soit à une réduction de la fréquence d’échantillonnage. Un bilan global de la consommation de puissance a permis un gain de 30% de la consommation de l’étage en bande de base analogique. En tenant compte du générateur de l’horloge TQ-PRS et de l’étage de sélection numérique du canal, ce gain devient 25%
The work presented in this Ph.D. dissertation deals with the design of multistandard radio receivers that process signals with heterogeneous specifications. The originality of these research activities comes from the application of random sampling at the baseband stage of a software defined radio receiver. The purpose behind the choice of random sampling is to take advantage of its alias-free feature. The originality of this work is the analytic proof of the alias attenuation feature of the time quantized random sampling, the implementation version of the random sampling. A second contribution concerns also the analytic study of the simplest implementation version of the random sampling, the time quantized pseudo-random sampling (TQ-PRS). Theoretical formulas allow the estimation of the alias attenuation in terms of time quantization factor and oversampling ratio. Alias attenuation measurement permits to design the baseband stage of the proposed multistandard radio receiver architecture. The design concerns different configuration of the baseband stage according to the performances of the used analog-to-digital converters (ADC). The TQPRS allows decreasing the anti-aliasing filter order or the sampling frequency. The design of the baseband stage reveals a difference on the choice of the time quantization factor for each standard. The power consumption budget analysis demonstrates a power consumption gain of 30% regarding the power consumption of the analog baseband stage. This gain becomes 27.5% when the TQ-PRS clock and the digital canal selection stages are considered

APA, Harvard, Vancouver, ISO, and other styles

45

Tran, Mai-Thanh. "Towards hardware synthesis of a flexible radio from a high-level language." Thesis, Rennes 1, 2018. http://www.theses.fr/2018REN1S072/document.

Full text

Abstract:

La radio logicielle est une technologie prometteuse pour répondre aux exigences de flexibilité des nouvelles générations de standards de communication. Elle peut être facilement reprogrammée au niveau logiciel pour implémenter différentes formes d'onde. En s'appuyant sur une technologie dite logicielle telle que les microprocesseurs, cette approche est particulièrement flexible et assez facile à mettre en œuvre. Cependant, ce type de technologie conduit généralement à une faible capacité de calcul et, par conséquent, à des débit faibles. Pour résoudre ce problème, la technologie FPGA s'avère être une bonne alternative pour la mise en œuvre de la radio logicielle. En effet, les FPGAs offrent une puissance de calcul élevée et peuvent être reconfigurés. Ainsi, inclure des FPGAs dans le concept de radio logicielle peut permettre de prendre en charge plus de formes d'onde avec des exigences plus strictes qu'une approche basée sur la technologie logicielle. Cependant, les principaux inconvénients d’une conception à base de FPGAs sont le niveau du langage de description d'entrée qui doit typiquement être le niveau matériel, et le temps de reconfiguration qui peut dépasser les exigences d'exécution si le FPGA est entièrement reconfiguré. Pour surmonter ces problèmes, cette thèse propose une méthodologie de conception qui exploite à la fois la synthèse de haut niveau et la reconfiguration dynamique. La méthodologie proposée donne un cadre pour construire une radio flexible pour la radio logicielle à base de FPGAs et qui peut être reconfigurée pendant l'exécution
Software defined radio (SDR) is a promising technology to tackle flexibility requirements of new generations of communication standards. It can be easily reprogrammed at a software level to implement different waveforms. When relying on a software-based technology such as microprocessors, this approach is clearly flexible and quite easy to design. However, it usually provides low computing capability and therefore low throughput performance. To tackle this issue, FPGA technology turns out to be a good alternative for implementing SDRs. Indeed, FPGAs have both high computing power and reconfiguration capacity. Thus, including FPGAs into the SDR concept may allow to support more waveforms with more strict requirements than a processor-based approach. However, main drawbacks of FPGA design are the level of the input description language that basically needs to be the hardware level, and, the reconfiguration time that may exceed run-time requirements if the complete FPGA is reconfigured. To overcome these issues, this PhD thesis proposes a design methodology that leverages both high-level synthesis tools and dynamic reconfiguration. The proposed methodology is a guideline to completely build a flexible radio for FPGA-based SDR, which can be reconfigured at run-time

APA, Harvard, Vancouver, ISO, and other styles

46

Schmidt-Knorreck, Carina. "Architectures radio-logicielles appliquées aux réseaux véhiculaires." Thesis, Paris, ENST, 2012. http://www.theses.fr/2012ENST0057/document.

Full text

Abstract:

Répondre aux contraintes des architectures reconfigurables pour des systèmes véhiculaires n'est pas toujours une tâche aisée. Des solutions existent dans le domaine de la radio logicielle où des plateformes flexibles qui prennent en charge un large éventail de différentes standards de communication sans fil peuvent être conçus. Une de ces architectures est la plateforme ExpressMIMO qui est développée par Eurecom et Télécom ParisTech. Les objectifs principales de cette thèse sont de proposer le premier prototype d'un récepteur pour ExpressMIMO, d'évaluer le potentiel de la plateforme pour les standards ayant des latences critiques, d'identifier des goulots d'étranglement et de proposer des solutions pour surmonter ces limitations. Comme standard, IEEE 802.11p a été choisi qui spécifie la communication entre des véhicules. Au-delà, nous étudions une possible exécution multimodal du 802.11p et du DAB sur ExpressMIMO. Notre analyse lors des expérimentations sur une cible FPGA révèle que le Front-End Processor DSP est lourdement chargé et que le temps de configuration requis dépasse le temps d'exécution. Pour relever ce défi nous proposons un Application Specific Instruction-Set Processor (ASIP) comme solution lorsque les contraintes de latence sont fortes. Pour compléter la chaîne de réception, nous présentons enfin un premier prototype de Préprocesseur qui connecte les convertisseurs A/D et D/A avec les autres composants de la bande de base. Dans ce contexte nous présentons un convertisseur générique et flexible pour le ré-échantillonnage qui travaille sur des rapports fractionnaires de fréquence d'échantillonnage
Dealing with the requirements of reconfigurable radio architectures in the vehicular domain is a very challenging task. Solutions can be found in the context of Software Defined Radio (SDR). Under its umbrella, flexible hardware platforms that support a wide range of different wireless communication standards are designed. One of them is the OpenAirInterface ExpressMIMO platform that is developed by Eurecom and Télécom ParisTech. Main objectives of this thesis are to propose the first receiver chain prototype for ExpressMIMO, to assess the applicability of the platform for latency critical standards, to identify design bottlenecks and to propose and implement solutions to overcome the identified limitations. Standard of interest in this context is IEEE 802.11p which is required for the Car-to-Car communication. Our analysis reveals that the Front-End Processing (FEP) DSP engine is heavily charged and that the required configuration time outreaches the pure execution time for short vectors. To meet this challenge we introduce an Application Specific Instruction-Set Processor (ASIP) as the solution of choice when dealing with strong latency requirements. To complete the receiver chain we further present a first Preprocessor prototype which connects the external A/D and D/A converters with the remaining baseband engine. In this context we focus on a generic, flexible and hardware optimized Sample Rate Converter (SRC) that is operating on fractional ratios. As the combination of Car-to-Car and Car-to-Infrastructure communications within only device enables various new applications for future cars we finally investigate on a possible multimodal execution of 802.11p and DAB on the chosen target platform

APA, Harvard, Vancouver, ISO, and other styles

47

Maalej, Asma. "Apport de l'échantillonnage aléatoire à temps quantifié pour le traitement en bande de base dans un contexte radio logicielle restreinte." Electronic Thesis or Diss., Paris, ENST, 2012. http://www.theses.fr/2012ENST0022.

Full text

Abstract:

Ces travaux de recherche s’inscrivent dans le cadre de la conception de récepteurs multistandard optimisés pouvant traiter des signaux à spécifications hétérogènes. L’idée est d’appliquer l’échantillonnage aléatoire au niveau de l’étage en bande de base d’un récepteur radio logicielle restreinte afin de tirer profit de son pouvoir d’anti-repliement. La nouveauté dans ces travaux est l’étude analytique de la réduction du repliement spectral par l’échantillonnage aléatoire à temps quantifié, candidat favorable à l’implémentation matérielle. Une deuxième contribution concerne aussi l’étude analytique de l’échantillonnage pseudo-aléatoire à temps quantifié (TQ-PRS) dont l’importance réside en sa grande facilité d’implémentation matérielle. Les formulations théoriques ont permis d’estimer l’atténuation des répliques en fonction du facteur de la quantification temporelle et du facteur du sur-échantillonnage. Les mesures de l’atténuation du repliement spectral ont permis de dimensionner l’étage en bande de base d’une architecture de réception multistandard. Le dimensionnement s’intéresse à différentes configurations de l’étage en bande de base régies par les performances du convertisseur analogique numérique (ADC) utilisé.Les travaux de recherche ont démontré que l’application du TQ-PRS au niveau de l’ADC mène soit à une réduction de l’ordre du filtre anti-repliement soit à une réduction de la fréquence d’échantillonnage. Un bilan global de la consommation de puissance a permis un gain de 30% de la consommation de l’étage en bande de base analogique. En tenant compte du générateur de l’horloge TQ-PRS et de l’étage de sélection numérique du canal, ce gain devient 25%
The work presented in this Ph.D. dissertation deals with the design of multistandard radio receivers that process signals with heterogeneous specifications. The originality of these research activities comes from the application of random sampling at the baseband stage of a software defined radio receiver. The purpose behind the choice of random sampling is to take advantage of its alias-free feature. The originality of this work is the analytic proof of the alias attenuation feature of the time quantized random sampling, the implementation version of the random sampling. A second contribution concerns also the analytic study of the simplest implementation version of the random sampling, the time quantized pseudo-random sampling (TQ-PRS). Theoretical formulas allow the estimation of the alias attenuation in terms of time quantization factor and oversampling ratio. Alias attenuation measurement permits to design the baseband stage of the proposed multistandard radio receiver architecture. The design concerns different configuration of the baseband stage according to the performances of the used analog-to-digital converters (ADC). The TQPRS allows decreasing the anti-aliasing filter order or the sampling frequency. The design of the baseband stage reveals a difference on the choice of the time quantization factor for each standard. The power consumption budget analysis demonstrates a power consumption gain of 30% regarding the power consumption of the analog baseband stage. This gain becomes 27.5% when the TQ-PRS clock and the digital canal selection stages are considered

APA, Harvard, Vancouver, ISO, and other styles

48

Kaiser, Patricia. "Optimization of a Software Defined Radio multi-standard system using Graph Theory." Thesis, Supélec, 2012. http://www.theses.fr/2012SUPL0025/document.

Full text

Abstract:

Le concept de radio logicielle (SDR) est une solution pertinente pour concevoir des équipements multi-standards. Une façon de réaliser de tels équipements est d'identifier les fonctions et opérateurs communs entre les standards. Cette approche s’appelle la paramétrisation et est divisée en deux catégories : l'approche pragmatique qui est une version pratique pour créer et développer des opérateurs communs à partir d’opérateurs existants, et l'approche théorique dont l’objectif est de réaliser une exploration graphique d’un équipement multi-standards selon différents niveaux de granularité, accompagnée d’un problème d'optimisation. C’est cette dernière approche qui a constitué le sujet de base de cette thèse. Ainsi, une fonction de coût doit être optimisée afin de sélectionner les opérateurs communs entre les différentes normes, ce qui permet de proposer une configuration optimale à partir de laquelle sont déduits les opérateurs communs. Dans notre travail, nous avons dans un premier temps modélisé théoriquement la structure graphique d’un système multi-standards par un hypergraphe orienté. En outre, nous avons fourni une expression mathématique alternative de la fonction de coût suggérée, en utilisant des définitions propres à la théorie des graphes. Ensuite, nous avons montré que le problème d'optimisation associé était un problème NP sous une certaine contrainte, ce qui a entraîné une preuve d'exclusion de certaines configurations dont les coûts ne peuvent être minimaux. Ceci a constitué la deuxième contribution de cette thèse. Enfin, nous avons proposé un nouvel algorithme permettant de résoudre le problème d'optimisation donné, et dont l'intérêt est de donner une solution optimale du problème au lieu d’une solution approchée fournie par les méthodes heuristiques classiques. Un programme associé à cet algorithme a été développé en langage C, puis appliqué à plusieurs exemples de cas génériques afin d’en étudier les performances
The Software-Defined Radio (SDR) concept is emerging as a potential and efficient solution for designing flexible future-proof multi-standard systems. A way of realizing a multi-standard terminal is to identify the appropriate common functions and operators inside and between the standards. This is what's called the parametrization approach, which can be divided into two categories: the pragmatic approach which is a practical version to create and develop common operators, and the theoretical approach which represents a graphical exploration of the SDR multi-standard system at different levels of granularity accompanied with an optimization problem. It’s in this last approach where our thesis subject dwells. In this context, a suggested cost function (in previous work) has to be optimized in order to select the convenient common operators between the different standards, enabling to construct an optimal design. In our work, we theoretically model a previously proposed graph structure of an SDR multi-standard system as a directed hypergraph as well as provide an alternative mathematical formal expression of the suggested cost function, using various graph theoretical definitions and notations. Afterwards, we prove that the associated optimization problem is an NP-problem under a certain constraint, which entails a proof of exclusion of some particular design options when searching for a minimum cost design. This was the second contribution in this thesis before we finally present a new algorithm (which exploits various modelization aspects of directed hypergraphs) that can solve the optimization problem, whose interest is in it giving an exact-optimal solution to our problem instead of a near-optimal one provided by heuristics. A program code for this algorithm was developed in C-language, and then it was applied on several generic case examples in order to explore its performance skills

APA, Harvard, Vancouver, ISO, and other styles

49

Poirier-Quinot, David. "Design of a radio direction finder for search and rescue operations : estimation, sonification, and virtual prototyping." Thesis, Paris 6, 2015. http://www.theses.fr/2015PA066138/document.

Full text

Abstract:

Cette thèse étudie le design et la conception d’un Goniomètre Radio Fréquence (GRF) visant à assister les services de secours à la personne (e.g. équipes de sauvetage déblaiement), exploitant les téléphones des victimes à retrouver comme des balises de détresse radio. La conception est focalisée sur une interface audio, utilisant le son pour guider progressivement les sauveteurs vers la victime. L’ambition de la thèse est d’exploiter les mécanismes naturels propres à l’audition humaine pour améliorer les performances générales du processus de recherche plutôt que de développer de nouvelles techniques d’Estimation de Direction de Source (EDS).Les techniques d’EDS classiques sont tout d’abord exposées, ainsi qu’une série d’outils permettant d’en évaluer les performances. Basée sur ces outils, une étude de cas est proposée visant à évaluer les performances attendues d’un GRF portable, adapté aux conditions d’emploi nominales envisagées. Il est montré que les performances des techniques dites « à haute résolution » généralement utilisées pour l’EDS sont sérieusement amoindries lorsqu’une contrainte de taille/poids maximum est imposée sur le réseau d’antennes associé au GRF, particulièrement en présence de multi-trajets de propagation entre le téléphone ciblé et le tableau d’antenne.Par la suite, une étude bibliographique concernant la sonification par encodage de paramètres (Parameter Mapping Sonification) est proposée. Plusieurs paradigmes de sonification sont considérés et évalués en rapport à leur capacité à transmettre une information issue de différents designs de GRF envisagés. Des tests d’écoute sont menés, suggérant qu’après une courte phase d’entrainement les sujets sont capables d’analyser plusieurs flux audio en parallèle ainsi que d’interpréter des informations de haut niveau encodées dans des flux sonores complexes. Lesdits tests ont permis de souligner le besoin d’une sonification du GRF basée sur une hiérarchie perceptive de l’information présentée, permettant aux débutants de focaliser leur attention sans efforts et uniquement sur les données les plus importantes. Une attention particulière est portée à l’ergonomie de l’interface sonore et à son impact sur l’acceptation et la confiance de l’opérateur vis-à-vis du GRF (e.g. en ce qui concerne la perception du bruit de mesure pendant l’utilisation du GRF pendant la navigation).Finalement, un prototype virtuel est proposé, simulant une navigation basée sur le GRF dans un environnement virtuel pour en évaluer les performances (e.g. paradigmes de sonification proposés plus haut). En parallèle, un prototype physique est assemblé afin d’évaluer la validité écologique du prototype virtuel. Le prototype physique est basé sur une architecture radio logicielle, permettant d’accélérer les phases de développement entre les différentes versions du design de GRF étudiées. L’ensemble des études engageant les prototypes virtuels et physiques sont menées en collaboration avec des professionnels des opérations de recherche à la personne. Les performances des designs de GRF proposés sont par la suite comparées à celles des solutions de recherche existantes (géo-stéréophone, équipes cynotechniques, etc.).Il est montré que, dans le contexte envisagé, un simple GRF basé sur la sonification en parallèle des signaux provenant de plusieurs antennes directionnelles peut offrir des performances de navigations comparables à celles résultantes de designs plus complexes basés sur des méthodes à haute résolution. Puisque l’objectif de la tâche est de progressivement localiser une cible, la pierre angulaire du système semble être la robustesse et la consistance de ses estimations plutôt que sa précision ponctuelle. Impliquer l’utilisateur dans le processus d’estimation permet d’éviter des situations critiques où ledit utilisateur se sentirait impuissant face à un système autonome (boîte noire) produisant des informations qui lui semblent incohérentes
This research investigates the design of a radio Direction Finder (DF) for rescue operation using victims' cellphone as localization beacons. The conception is focused on an audio interface, using sound to progressively guide rescuers towards their target. The thesis' ambition is to exploit the natural mechanisms of human hearing to improve the global performance of the search process rather than to develop new Direction-Of-Arrival (DOA) estimation techniques.Classical DOA estimation techniques are introduced along with a range of tools to assess their efficiency. Based on these tools, a case study is proposed regarding the performance that might be expected from a lightweight DF design tailored to portable operation. It is shown that the performance of high-resolution techniques usually implemented for DOA estimation are seriously impacted by any size-constraint applied on the DF, particularly in multi-path propagation conditions.Subsequently, a review of interactive parameter mapping sonification is proposed. Various sonification paradigms are designed and assessed regarding their capacity to convey information related to different levels of DF outputs. Listening tests are conducted suggesting that trained subjects are capable of monitoring multiple audio streams and gather information from complex sounds. Said tests also indicate the need for a DF sonification that perceptively orders the presented information, for beginners to be able to effortlessly focus on the most important data only. Careful attention is given to sound aesthetic and how it impacts operators' acceptance and trust in the DF, particularly regarding the perception of measurement noise during the navigation.Finally, a virtual prototype is implemented that recreates DF-based navigation in a virtual environment to evaluate the proposed sonification mappings. In the meantime, a physical prototype is developed to assess the ecological validity of the virtual evaluations. Said prototype exploits a software defined radio architecture for rapid iteration through design implementations. The overall performance evaluation study is conducted in consultation with rescue services representatives and compared with their current search solutions.It is shown that, in this context, simple DF designs based on the parallel sonification of the output signal of several antennas may produce navigation performance comparable to these of more complex designs based on high-resolution methods. As the task objective is to progressively localize a target, the system's cornerstone appears to be the robustness and consistency of its estimations rather than its punctual accuracy. Involving operators in the estimation allows avoiding critical situations where one feels helpless when faced with an autonomous system producing non-sensical estimations. Virtual prototyping proved to be a sensible and efficient method to support this study, allowing for fast iterations through sonifications and DF designs implementations

APA, Harvard, Vancouver, ISO, and other styles

50

Morlat, Pierre-François. "Evaluation globale des performances d'un récepteur multi-antennes, multi-standards et multi-canaux." Lyon, INSA, 2008. http://theses.insa-lyon.fr/publication/2008ISAL0133/these.pdf.

Full text

Abstract:

Afin de permettre une amélioration des performances des transmissions radio, et donc une augmentation des débits, les algorithmes de traitement d'antennes sont depuis longtemps utilisés. De plus, la multiplication des standards de communication ainsi que la relative surcharge actuelle du spectre radioélectrique nous encourage à considérer les structures de réception multi-standards et multi-canaux. Dans un tel contexte d'interopérabilité entre les différents modes radio, le concept de Radio Logicielle correspondant à une utilisation réduite des parties hardware au profit de la partie numérique nous apparaît très intéressant. Une structure de réception combinant donc les principes de traitement multi-antennes, multi-canaux et multi-standards (appelée multi-*) à base de Radio Logicielle nous semble être particulièrement innovante et intéressante. Nous nous sommes au cours de cette thèse orienté vers l'étude d'un récepteur multi-antennes, capable de traiter des signaux suivant les standards 802. 11b et 802. 11g et présents dans une bande de 40 MHz (alors qu'un canal WLAN occupe une bande de 20 MHz). De plus, nous proposons une validation globale de notre structure envisagée, de manière à ce que chaque partie critique du récepteur ne fasse pas l'objet d'une étude séparée. Cette étude globale doit permettre de proposer un dimensionnement optimal des algorithmes prévus en fonction du compromis complexité, coût/performances. Les performances de notre structure multi-* sont donc présentés dans cette thèse. Nous considérons d'abord un environnement de ropagation réaliste que nous caractérisons. Ainsi les éventuels écarts entre les performances obtenues et les prévisions théoriques sont justifiés. Ensuite, une prise en compte des différents défauts introduits par l'étage de conversion en bande de base est également proposée et nous montrons que le traitement d'antenne permet un relâchement des contraintes hardware. Enfin, une architecture numérique capable de traiter simultanément deux canaux WLAN reçus sur plusieurs antennes est proposée en vue d'une implantation matérielle
A multi-antenna receiver structure able to deal with two 802. 11 b and/or 802. 11 g signais simultaneously in a 40 MHz bandwidth (different to the classical WLAN bandwidth 20 MHz) is defined in this thesis. This structure seems to be very relevant in order to increase QoS taking into account problem of spectral resources. Moreover, a global system evaluation scheme of the multi-* structure is proposed. So, each critical part of the receiver is not considered separately but in a global system approach. First of all, the benefits of the SIMO processing, taking into realistic propagation conditions is given in several multi-* configurations. Ln a second part of the work, it is showed the capability of the 1 x2 SI MO processing to mitigate the effect of RF impairments. After all, a numerical architecture ensuring the processing of both WLAN channels simultaneously received by the multi-branches is validate in order to develop a material demonstrator

APA, Harvard, Vancouver, ISO, and other styles

Dissertations / Theses on the topic 'Radio-logicielle'

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles