Log in

Relevant bibliographies by topics / Rekonfigurierbar / Journal articles

To see the other types of publications on this topic, follow the link: Rekonfigurierbar.

Journal articles on the topic 'Rekonfigurierbar'

Author: Grafiati

Published: 4 June 2021

Last updated: 18 February 2022

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the top 27 journal articles for your research on the topic 'Rekonfigurierbar.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Browse journal articles on a wide variety of disciplines and organise your bibliography correctly.

1

Schäfer, Stephan, Ulrich Berger, Dirk Schöttke, Thomas Kämpfe, Dietrich Krönke, and Bernd Tauber. "Flexible Erweiterung von Arbeitsräumen." atp edition 58 (July 1, 2016): 58. http://dx.doi.org/10.17560/atp.v58i07-08.575.

Full text

Abstract:

Die flexible Produktion variantenreicher Produkte erfordert anpassbare und rekonfigurierbare Anlagenkomponenten. Dies gilt für neu zu errichtende Produktionslinien und für Bestandsanlagen. Ziel des künftigen Anlagenengineerings ist es daher, die Rekonfigurierbarkeit mechatronischer Systeme auf informationstechnische Modelle in der industriellen Automation zu übertragen. Exemplarisch wird im Beitrag der Ansatz einer serviceorientierten Architektur in der Automation für eine schrittweise Migration von Teilbereichen einer Bestandsanlage zu einer rekonfigurierbaren Anlage erläutert.

APA, Harvard, Vancouver, ISO, and other styles

2

Fink, Johannes, Christian Härdtlein, and Julia Berg. "Rekonfigurierbare Verarbeitungsanlagen." ZWF Zeitschrift für wirtschaftlichen Fabrikbetrieb 115, no. 12 (December 17, 2020): 909–13. http://dx.doi.org/10.3139/104.112441.

Full text

APA, Harvard, Vancouver, ISO, and other styles

3

Berekovic, Mladen, Christian Hochberger, and Andreas Koch. "Rekonfigurierbare Architekturen." Informatik-Spektrum 31, no. 4 (June 10, 2008): 344–47. http://dx.doi.org/10.1007/s00287-008-0262-0.

Full text

APA, Harvard, Vancouver, ISO, and other styles

4

Hees, Andreas, Leon Lipp, Stefan Braunreuther, and Gunther Reinhart. "Konfigurationsmanagement für rekonfigurierbare Produktionssysteme." ZWF Zeitschrift für wirtschaftlichen Fabrikbetrieb 111, no. 1-2 (February 24, 2016): 11–14. http://dx.doi.org/10.3139/104.111459.

Full text

APA, Harvard, Vancouver, ISO, and other styles

5

Kircher, Christian, and Karl-Heinz Wurst. "Modulkonzept für rekonfigurierbare Bearbeitungs- und Steuerungssysteme." ZWF Zeitschrift für wirtschaftlichen Fabrikbetrieb 101, no. 6 (June 28, 2006): 360–65. http://dx.doi.org/10.3139/104.101031.

Full text

APA, Harvard, Vancouver, ISO, and other styles

6

Moll, Patrick, Alexander Jacob, Markus Schäfer, Sven Coutandin, Jürgen Fleischer, and Gisela Lanza. "Plattformbasiertes Geschäfts-modell für rekonfigurierbare Produktionsanlagen im Leichtbau." ZWF Zeitschrift für wirtschaftlichen Fabrikbetrieb 113, no. 9 (September 28, 2018): 580–83. http://dx.doi.org/10.3139/104.111961.

Full text

APA, Harvard, Vancouver, ISO, and other styles

7

Ahmed, Ejaz, Durga Prasad Karothu, and Panče Naumov. "Kristall-Adaptronik: Mechanisch rekonfigurierbare elastische und superelastische molekulare Kristalle." Angewandte Chemie 130, no. 29 (May 28, 2018): 8974–84. http://dx.doi.org/10.1002/ange.201800137.

Full text

APA, Harvard, Vancouver, ISO, and other styles

8

Grochowski, Marco, Hendrik Simon, Dimitri Bohlender, Stefan Kowalewski, Andreas Löcklin, Timo Müller, Nasser Jazdi, Andreas Zeller, and Michael Weyrich. "Formale Methoden für rekonfigurierbare cyber-physische Systeme in der Produktion." at - Automatisierungstechnik 68, no. 1 (January 28, 2020): 3–14. http://dx.doi.org/10.1515/auto-2019-0115.

Full text

Abstract:

ZusammenfassungDurch zunehmende Agilität im Entwicklungsprozess, kürzere Lebenszyklen und sich ändernde Kunden- und Gesetzgeberanforderungen müssen Produktionssysteme wandlungsfähig sein. Aber jede Veränderung des Systemverhaltens muss anschließend auch erneut abgesichert werden. Zur Absicherung sicherheitskritischer Funktionen eignen sich formale Verifikationsmethoden. Allerdings ist hierzu ein hoher Modellierungsaufwand notwendig, was den Einsatz formaler Verifikationsmethoden in der Praxis hemmt. Zudem empfiehlt sich eine Überprüfung der zur formalen Verifikation eingesetzten Modelle. Zur Bewältigung der Herausforderungen für die Absicherung, die eine Rekonfiguration während des Betriebs nach sich zieht, werden in diesem Beitrag zwei vielversprechende und sich gegenseitig ergänzende Ansätze für die lebenszyklusübergreifende Absicherung von Produktionssystemen vorgestellt.

APA, Harvard, Vancouver, ISO, and other styles

9

Becker, J., and Y. Manoli. "Eine FPAA-Architektur zur rekonfigurierbaren Instantiierung von zeitkontinuierlichen Analogfiltern." Advances in Radio Science 3 (May 13, 2005): 371–75. http://dx.doi.org/10.5194/ars-3-371-2005.

Full text

Abstract:

Abstract. Im Folgenden wird eine neue Methodik von FPAAs (Field Programmable Analog Arrays) gezeigt, die speziell für die Instantiierung von zeitkontinuierlichen (continuous-time, CT) Analogfiltern in Hardware entwickelt wurde. Die Chiptopologie beinhaltet 17 digital konfigurierbare analoge Blöcke (configurable analog blocks, CABs), die durch ein hexagonales Netzwerk miteinander verbunden sind. Jeder CAB ist aus einstellbaren Gm-C Integratoren aufgebaut, welche das analoge Signal sowohl formen und seinen Weg durch die Matrix festlegen, gleichzeitig aber auch die Grundbausteine für zeitkontinuierliche Hochfrequenzfilter darstellen. Intelligente Pufferspeicher für die Ein-/Ausgänge (IO-buffer) garantieren die Rekonfigurierung der Matrix mit minimaler Störung des kontinuierlichen Analogsignals. Die Architektur wird als Hardwareplattform für beliebige Schaltungen, welche aus einer gegebenen Anzahl an Gm-C-Zellen bestehen, eingeführt und verifiziert bevor eine exemplarische Instantiierung eines Butterworth Filters 4. Ordnung in Biquad Anordnung gezeigt wird.

APA, Harvard, Vancouver, ISO, and other styles

10

Hees, A., K. Zellner, and G. Reinhart. "Produktionsplanung in RMS/Production Planning in RMS - System for Production Process Planning in Reconfigurable Manufacturing Systems (RMS)." wt Werkstattstechnik online 105, no. 04 (2015): 209–14. http://dx.doi.org/10.37544/1436-4980-2015-04-51.

Full text

Abstract:

Zur Sicherung der Wettbewerbsfähigkeit in dynamischen Märkten müssen produzierende Unternehmen ihre Produktionssysteme in häufigen Intervallen anpassen. Ein Ansatz, diesen Herausforderungen zu begegnen, sind rekonfigurierbare Produktionssysteme (englisch: Reconfigurable Manufacturing Systems – RMS). Vorgestellt wird ein neuer Ansatz für die Produktionsplanung und -steuerung (PPS) in RMS – bestehend aus einem Datenmodell, einem Konfigurationsmanagement und einer Planungsmethode.   Manufacturing companies have to adapt their manufacturing systems in frequent and short intervals to secure their competitiveness in dynamic markets. One approach to ensure companies’ success are Reconfigurable Manufacturing Systems (RMS). In this context, a new approach for production planning (PPC) in RMS, consisting of a data model, a configuration management and a planning method, is described in this paper.

APA, Harvard, Vancouver, ISO, and other styles

11

Pfänder, O. A., and H. J. Pfleiderer. "Dynamische Rekonfiguration von arithmetischen Einheiten auf Bitebene." Advances in Radio Science 3 (May 13, 2005): 319–23. http://dx.doi.org/10.5194/ars-3-319-2005.

Full text

Abstract:

Abstract. Im Hinblick auf Flexibilität und Effizienz beim modernen Schaltungsentwurf lohnt es sich oft, arithmetische Basiseinheiten mit passend gewählter fixer Wortlänge so zu erweitern, daß sich in Zusammenschaltung mit anderen Elementen eine übergeordnete Funktionalität mit erweiterter Bitbreite erreichen läßt. In diesem Beitrag soll die Multiplikation als konkretes Anwendungsbeispiel herangezogen werden. Dabei liegt das Hauptaugenmerk darauf, wie mit geringem Aufwand aus einer grundlegenden starren Struktur ein dynamisch rekonfigurierbarer Multiplizierer hervorgehen kann, der sowohl für vorzeichenlose als auch vorzeichenbehaftete Zahlen in den wichtigsten Zahldarstellungen geeignet ist. Die Vorgehensweise basiert auf dem Einsatz von Multiplexern auf Bitebene.

APA, Harvard, Vancouver, ISO, and other styles

12

Pieber, Michael, Rene Neurauter, and Johannes Gerstmayr. "Aktiv rekonfigurierbares Robotersystem zum Aufbau geschlossener Strukturen in der Ebene." Forschung im Ingenieurwesen 83, no. 2 (April 4, 2019): 289–304. http://dx.doi.org/10.1007/s10010-019-00313-0.

Full text

APA, Harvard, Vancouver, ISO, and other styles

13

Trendelenburg, S., J. Becker, F. Henrici, and Y. Manoli. "Synthese von analogen Filtern auf einer rekonfigurierbaren Hardware-Architektur mittels eines Genetischen Algorithmus." Advances in Radio Science 6 (May 26, 2008): 195–99. http://dx.doi.org/10.5194/ars-6-195-2008.

Full text

Abstract:

Abstract. Rekonfigurierbare Analog-Arrays (FPAAs) sind der Versuch, die Vorteile der aus der digitalen Welt bekannten FPGAs (Flexibilität, Entwurfsgeschwindigkeit) auch für analoge Anwendungen verfügbar zu machen. Aufgrund der Vielfalt der analogen Schaltungstechnik ist die Abbildung von vorgegebenen Schaltungskonzepten auf eine FPAA-Architektur nicht immer einfach lösbar. Diese Arbeit stellt einen neuen Ansatz für die Synthese von Filtern auf einer FPAA-Architektur für zeitkontinuierliche Analogfilter mittels eines Genetischen Algorithmus (GA) vor. Anhand eines Matlab-Modells des FPAA, das eine gute übereinstimmung mit Simulationen des FPAA auf Transistorebene aufweist, wurde gezeigt, dass eine große Vielzahl verschiedener Filterstrukturen auf dieser Architektur dargestellt werden kann. Daraufhin wurde ein Genetischer Algorithmus entwickelt, der es erlaubt, aus einer gegebenen Filterspezifikation Konfigurationsdatensätze zu synthetisieren, die den gewünschten Filter auf die FPAA-Architektur abbilden.

APA, Harvard, Vancouver, ISO, and other styles

14

Henrici, F., J. Becker, and Y. Manoli. "Simulation eines rekonfigurierbaren G<sub><i>m</i></sub>-C filter arrays." Advances in Radio Science 5 (June 13, 2007): 341–45. http://dx.doi.org/10.5194/ars-5-341-2007.

Full text

Abstract:

Abstract. Es wird ein Gm-C Filter für den Einsatz in rekonfigurierbaren Analogfiltern (FPAAs) präsentiert. Das Filter ist auf den Einsatz in FPAAs mit hexagonalem Grid und auf den Verzicht auf Transmissiongates optimiert. Trotzdem können nicht nur die Parameter der instanziierten Filter geändert werden, sondern auch ihre Struktur. Beim Design des digital programmierbaren Transkonduktors musste auf die hohe Anzahl parallel geschalteter, gleichartiger Transkonduktoren und ihre parasitären Kapazitäten Rücksicht genommen werden. Ein FPAA mit 49 Gm-Zellen erreicht in Simulationen in einem 130 nm 1.2 V CMOS Prozess eine maximale Bandbreite von 164 MHz. Die Verzerrung beträgt weniger als –70 dB bei einem 50m V @1 MHz Signal.

APA, Harvard, Vancouver, ISO, and other styles

15

Pieske, Simon, Philipp Blanke, Nicolai Hoffmann, Simon Storms, and Werner Herfs. "Methodik für roboterbasierte Produkttransporte/Methodology for robot-based product transport." wt Werkstattstechnik online 110, no. 05 (2020): 328–32. http://dx.doi.org/10.37544/1436-4980-2020-05-60.

Full text

Abstract:

Aktuell werden Roboterpfade oft manuell programmiert. Vor allem der Austausch von Teilanlagen oder Anlagenkomponenten kann zu umfangreichen Änderungen im Roboterprogramm führen. Um diesen Aufwand zu reduzieren, wird eine Methodik zur dynamischen Pfadplanung entwickelt und implementiert. Hierzu werden ausschließlich serienmäßig vorhandene Schnittstellen genutzt. Die Entwicklung wird anhand einer rekonfigurierbaren Zellkulturplattform evaluiert.   Currently, robot paths are often programmed manually. In particular, the replacement of subsystems or system components can lead to extensive changes in the robot program. To reduce this effort, a methodology for dynamic path planning has been developed and implemented, using only standard interfaces. The development is evaluated on a reconfigurable cell culture platform.

APA, Harvard, Vancouver, ISO, and other styles

16

Kretzschmar, C., R. Siegmund, and D. Müller. "Adaptive Buskodierverfahren zur verlustleistungseffizienten Datenübertragung auf Bussen digitaler Systeme." Advances in Radio Science 1 (May 5, 2003): 229–34. http://dx.doi.org/10.5194/ars-1-229-2003.

Full text

Abstract:

Abstract. In diesem Beitrag wird ein Überblick ber transitionsmindernde Buskodierverfahren zur verlustleistungsminimierten Datenübertragung zwischen Modulen digitaler Systeme gegeben. Ein neues adaptives Verfahren, das Adaptive Minimum Weight Codes (AMWC) Verfahren wird vorgestellt, welches Datenworte auf einen Code mit minimalem Gewicht unter Nutzung dynamisch rekonfigurierbarer Codetabellen abbildet. Aufgrund der Anpassbarkeit der Kodiervorschrift benötigt es keine Kenntnis statistischer Parameter der zu übertragenden Datenströme und eignet sich deshalb insbesondere zur Kodierung von Datenströmen mit über der Zeit veränderlichen Parametern. Im Gegensatz zu anderen bislang publizieren adaptiven Verfahren, welche aufgrund ihres enormen Eigenverlustleistungsanteiles nicht effizient implementierbar sind, besitzt die Implementierung von AMWC einen geringeren Hardwareoverhead und verändert das Systembusinterface nicht. Der Beitrag stellt theoretische Grundlagen vor und gibt eine hardwareeffiziente Implementierung an. Experimentelle Untersuchungen ergaben eine Reduktion der Schaltaktivität um 38%.In this paper state-of-the-art transition-minimizing bus encoding schemes for power-efficient data transmission between modules of digital systems are summarized. A new adaptive scheme, the Adaptive Minimum Weight Codes (AMWC) is presented which maps data words unambiguously on a minimum weight code using dynamically reconfigurable code tables. Due to its adaptability our scheme does not require a priori knowledge about statistical parameters of data streams to be transmitted. Therefore it is especially suited for data streams with time-varying parameters. Unlike other adaptive techniques presented to date, which are infeasible to implement into hardware due to their tremendous overhead in self dissipated power, the implementation of our encoding technique requires less interface. The fundamentals of the encoding scheme and a hardware-efficient implementation are given. Experimental results showed a reduction in bus transition activity of up to 38%. hardware overhead and does not modify the system bus

APA, Harvard, Vancouver, ISO, and other styles

17

Lucke, Ulrike, Kristin Nölting, and Djamshid Tavangarian. "Strukturierte Lehr- und Lernmodelle für die Ausbildung im Fachgebiet Technische Informatik (Structured Educational Models for Computer Engineering)." it - Information Technology 47, no. 3 (January 1, 2005). http://dx.doi.org/10.1524/itit.47.3.140.65614.

Full text

Abstract:

ZusammenfassungBewährte Entwurfsmechanismen für Rechentechnik weisen einen hohen Strukturierungsgrad auf. Zentrale, bleibende Anteile werden als fest verdrahtete Hardware realisiert, während dynamische Anteile rekonfigurierbar gestaltet werden. Modularität und Interoperabilität der Komponenten spielen dabei eine wichtige Rolle. Der Entwurfsprozess setzt Technologie-unabhängig auf einem hohen Abstraktionsniveau an. Der Artikel zeigt an aktuellen eLearning-Angeboten, wie diese Erfahrungen auf die Lehre übertragen werden können.

APA, Harvard, Vancouver, ISO, and other styles

18

Luy, Johann-Friedrich. "Rekonfigurierbare Hochfrequenz-Empfänger." Frequenz 57, no. 3-4 (January 2003). http://dx.doi.org/10.1515/freq.2003.57.3-4.56.

Full text

APA, Harvard, Vancouver, ISO, and other styles

19

Teich, Jürgen. "Reconfigurable Computing Systems (Rekonfigurierbare Rechensysteme)." it - Information Technology 49, no. 3 (January 1, 2007). http://dx.doi.org/10.1524/itit.2007.49.3.139.

Full text

APA, Harvard, Vancouver, ISO, and other styles

20

Becker, Jürgen, Kurt Brändle, and Michael Ullmann. "Rekonfigurierbare Hardware und intelligente Laufzeitsysteme für adaptives Rechnen (Reconfigurable Hardware and Intelligent Run-time Systems for Adaptive Computing)." it - Information Technology 47, no. 4 (January 1, 2005). http://dx.doi.org/10.1524/itit.2005.47.4.201.

Full text

Abstract:

ZusammenfassungDer Beitrag motiviert und beschreibt den Aufbau sowie Einsatz dynamisch rekonfigurierbarer Hardwarearchitekturen in intelligenten, laufzeitadaptiven Systemen und vergleicht diese Technologien mit den relevanten organischen Aspekten der genetischen Kontrolle der Entwicklung und Funktion biologischer Zellen.

APA, Harvard, Vancouver, ISO, and other styles

21

Becker, Jürgen. "Dagstuhl-Seminar “Dynamically and Partially Reconfigurable Architectures” (Dynamisch und partiell rekonfigurierbare Architekturen)." it - Information Technology 46, no. 4 (January 1, 2004). http://dx.doi.org/10.1524/itit.46.4.218.36077.

Full text

Abstract:

SummaryThe paper addresses people from information technology, electrical engineering, computer science, and related areas. It gives an introduction and classification to fine-, coarse-, as well as multi-grain reconfigurable architectures. This data-stream-based and transport-triggered parallel computing technique in combination with dynamical and partial reconfiguration features demonstrates promising perspectives for future CMOS-based microelectronic solutions in multimedia and infotainment, mobile communication, as well as automotive application domains, among others.

APA, Harvard, Vancouver, ISO, and other styles

22

Fey, Dietmar, and Andreas Loos. "OptoRAP – eine rekonfigurierbare optoelektronische Parallelprozessor-Architektur für die Bildvorverarbeitung (OptoRAP – a Reconfigurable Optoelectronic Parallel Processor Architecture for Image Pre-Processing)." it - Information Technology 45, no. 2 (January 1, 2003). http://dx.doi.org/10.1524/itit.45.2.92.19607.

Full text

Abstract:

ZusammenfassungIntelligente Sensorchips sind dadurch gekennzeichnet, dass die Sensormatrix zusammen mit einem Signalprozessorkern auf einem Chip integriert wird. Solche Detektormatrix-Signalprozessor-Architekturen führen jedoch eine "unnatürliche" Parallel-Seriell-Wandlung durch, da ein paralleles Bild nach der Aufnahme seriell zu einem weitgehend seriell arbeitenden Signalprozessor zur Bildverarbeitung übertragen wird. Stattdessen wird in der hier vorgestellten Chip-Architektur das Bild sowohl parallel aufgenommen als auch parallel weiterverarbeitet, was zu einer wesentlichen Steigerung beim Durchsatz führt. Erreicht wird dies durch eine optoelektronische Feldrechner-Architektur, in der jedes Sensorelement mit einem lokalen Prozessorelement verbunden ist. Um die Größe eines einzelnen Prozessorelementes klein zu halten — was gleichbedeutend mit einer hohen Pixel-Auflösung ist — und dennoch eine Vielzahl von Operationen ausführen zu können, werden rekonfigurierbare Prozessorelemente angestrebt.

APA, Harvard, Vancouver, ISO, and other styles

23

Hinkelmann, Heiko, Peter Zipf, Manfred Glesner, and Thilo Pionteck. "Dynamically Reconfigurable Computing for Wireless Communication Systems (Dynamisch rekonfigurierbares Rechnen für Mobilfunksysteme)." it - Information Technology 49, no. 3 (January 1, 2007). http://dx.doi.org/10.1524/itit.2007.49.3.174.

Full text

Abstract:

In this paper we will demonstrate that dynamically reconfigurable computing is the key technology to enable small and energy-efficient hardware platforms for wireless communication systems, which provide the flexibility needed for keeping up with evolving standards and protocols. Two application-specific dynamically reconfigurable systems for WLANs and wireless sensor networks will be presented. The first architecture clearly shows that highly dynamic reconfiguration approaches can provide flexible and high-performance hardware platforms that are smaller than standard ASIC solutions. The second architecture serves as a case study for the design of energy-efficient dynamically reconfigurable computing systems.

APA, Harvard, Vancouver, ISO, and other styles

24

Dittmann, Florian, Franz J. Rammig, Martin Streubühr, Christian Haubelt, Andreas Schallenberg, and Wolfgang Nebel. "Exploration, Partitioning and Simulation of Reconfigurable Systems (Exploration, Partitionierung und Simulation rekonfigurierbarer Systeme)." it - Information Technology 49, no. 3 (January 1, 2007). http://dx.doi.org/10.1524/itit.2007.49.3.149.

Full text

Abstract:

Reconfigurable devices in large complex systems allow the reduction of the amount of required resources. They serve as run-time re-usable devices for performance critical data-oriented processes. However, the use of reconfigurable devices within large systems greatly increases the design complexity. The designer´s task gets even harder when the goal is a resource efficient solution. Constructing a good design requires the consideration of many design alternatives. With today´s complex systems and the resulting degrees of freedom the designer should be assisted by sophisticated design space exploration tools. However, all known system-level design space exploration tools do not exploit the potentials dynamic hardware reconfiguration exposes. Moreover, the implementation of selected solutions poses an additional challenge and also requires a cycle-level simulation. This paper presents a novel design methodology which is able to overcome these drawbacks by integrating state-of-the-art temporal partitioning approaches for dynamic hardware reconfiguration into system-level design space exploration.

APA, Harvard, Vancouver, ISO, and other styles

25

Oppold, Tobias, Thomas Schweizer, Julio Oliveira Filho, Sven Eisenhardt, and Wolfgang Rosenstiel. "CRC – Concepts and Evaluation of Processor-Like Reconfigurable Architectures (CRC – Konzepte und Bewertung prozessorartig rekonfigurierbarer Architekturen)." it - Information Technology 49, no. 3 (January 1, 2007). http://dx.doi.org/10.1524/itit.2007.49.3.157.

Full text

Abstract:

The CRC project focuses on the utilization of fast reconfiguration to optimize area, performance, and power. The results are quantified by a synthesizable architecture model and by a commercial architecture. In order to assure good applicability of the research, a C-compiler is co-developed with the architecture. This article provides an overview of the optimization techniques and a summary of current evaluation results.

APA, Harvard, Vancouver, ISO, and other styles

26

Claus, Christopher, Walter Stechele, and Andreas Herkersdorf. "Autovision – A Run-time Reconfigurable MPSoC Architecture for Future Driver Assistance Systems (Autovision – Eine zur Laufzeit rekonfigurierbare MPSoC Architektur für zukünftige Fahrerassistenzsysteme)." it - Information Technology 49, no. 3 (January 1, 2007). http://dx.doi.org/10.1524/itit.2007.49.3.181.

Full text

Abstract:

In this article the Autovision architecture is presented, a new Multi Processor System-on-Chip (MPSoC) architecture for future video-based driver assistance systems, using run-time reconfigurable hardware accelerator engines for video processing. According to various driving conditions (highway, city, sunlight, rain, tunnel entrance) different algorithms have to be used for video processing. These different algorithms require different hardware accelerator engines, which are loaded into the Autovision chip at run-time of the system, triggered by changing driving conditions. It was investigated how to use dynamic partial reconfiguration to load and operate the correct hardware accelerator engines in time, while removing unused engines in order to save precious chip area.

APA, Harvard, Vancouver, ISO, and other styles

27

Angermeier, Josef, Diana Göhringer, Mateusz Majer, Jürgen Teich, Sándor P. Fekete, and Jan C. van der Veen. "The Erlangen Slot Machine – A Platform for Interdisciplinary Research in Dynamically Reconfigurable Computing (ESM - Eine Hardware-Plattform für interdisziplinäre Forschung im Bereich des dynamischen rekonfigurierbaren Rechnens)." it - Information Technology 49, no. 3 (January 1, 2007). http://dx.doi.org/10.1524/itit.2007.49.3.143.

Full text

Abstract:

We introduce a hardware platform called Erlangen Slot Machine (ESM) that has been built in Erlangen within the project ReCoNodes for enabling interdisciplinary research on reconfigurable computing. For this dynamically reconfigurable computer, the cooperation partner in Braunschweig provides algorithmic solutions, in particular for the optimization of module placements and inter-module communication.

APA, Harvard, Vancouver, ISO, and other styles

We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!