Dissertations / Theses on the topic 'Sistemas embebidos'

Mestrado em Gestão de Projetos
Nos últimos 20 anos, as metodologias ágeis têm vindo a afirmar-se como uma referência metodológica nos projetos de desenvolvimento de software. Esta realidade alicia muitos gestores a identificarem a necessidade de implementar esta abordagem no desenvolvimento de sistemas embebidos. Todavia, esta tarefa torna-se complexa devido à natureza deste tipo de projetos. Por esta razão têm surgidos propostas de utilização de metodologias híbridas, que são uma abordagem de desenvolvimento que combina práticas ágeis e tradicionais. No entanto, a sua utilização atual tem sido relatada como pouco estruturada, não havendo um enquadramento claro dos benefícios para o desenvolvimento destes sistemas específicos. Assim, este estudo pretende aprofundar o conhecimento atual sobre as práticas correntes no âmbito da utilização das metodologias, explorando e mapeando-as, em particular no que toca às metodologias híbridas. Foram realizadas quatro entrevistas semi-estruturadas para ganhar um maior entendimento sobre o contexto que leva à utilização de metodologias híbridas no desenvolvimento de sistemas embebidos. Posteriormente, foi aplicado um questionário a 132 profissionais da área dos quais se 68 forneceram respostas válidas. A análise dos resultados revelou que as metodologias mais utilizadas em Portugal não diferem das anteriormente reportadas na literatura. Porém, foi possível estabelecer uma dependência estatística entre as metodologias Scrum e Waterfall, confirmando a existência e utilização da metodologia híbrida Water-Scrum-Fall
Across the last 20 years, agile methodologies have substantially increased their influence on software and systems development. This reality encourages many managers to identify the need to implement this approach in embedded systems development projects. However, this task becomes very complex due to the nature of such development projects. For this reason, efforts have been made to use hybrid methodologies, which are a development approach that combines agile and traditional practices. Nevertheless, this use has been reported as unstructured and without a clear framework for the benefits to the development of these specific systems. Thus, this study intends to expand the current knowledge about current practices in the use of methodologies, exploring and mapping them, namely concerning hybrid methodologies. Four semi-structured interviews were conducted to acquire a deeper understanding of the reasons that lead to the use of hybrid methodologies in the development of embedded systems. Subsequently, a questionnaire was applied to 132 professionals in the area of embedded system development, from which 68 provided valid answers were collected. The analysis of the results revealed that the most used methodologies in Portugal do not differ from those previously reported in the literature. Still, it was possible to establish a statistical dependence between Scrum and Waterfall methodologies, confirming the existence and application of the Water-Scrum-Fall hybrid methodology.
info:eu-repo/semantics/publishedVersion

La estimación y verificación de las prestaciones de los diseños de sistemas embebidos de la forma más rápida posible al principio del proceso de diseño es un hito de gran importancia. Por ello, esta tesis propone una nueva solución basada en simulación por anotación de código fuente, que a costa de algo de precisión, permite realizar simulaciones muy rápidas con un mínimo esfuerzo de diseño. La primera tarea realizada en esta tesis ha sido extender el lenguaje SystemC para incluir primitivas de un sistema operativo de tiempo real(RTOS) que permiten la ejecución y el refinado de módulos software. La segunda parte de la tesis se ha centrado en la generación de una librería capaz de obtener datos dinámicamente sobre las prestaciones temporales de dichos sistemas a partir del código fuente, para poder verificar el cumplimiento de las características requeridas. Junto con los elementos SW se han desarrollado componentes SystemC de alto nivel capaces de modelar los elementos principales de un sistema embebido, como buses, memorias, redes de comunicaciones, etc. Por último se han desarrollado los componentes necesarios para poder incluir toda esta infraestructura en procesos de exploración automática del proceso de diseño, de forma que en base a descripciones iniciales del sistema en formato XML. La infraestructura de simulación y estimación de rendimiento ha sido desarrollada y probada en diversos proyectos europeos.
Estimating and verifying system performance of embedded designs at the beginning of the design process is a very important task. Fast estimation tools are required in order to evaluate different design possibilities, such as HW/SW partitioning or resource allocation, to verify the fulfillment of the system constraints, or to support design space exploration flows. In this context, the thesis proposes a tool capable of simulating embedded systems using source code annotation. As a consequence, fast estimations are obtained with minimal design effort, obtaining an adequate accuracy. For developing such tool several tasks has been performed. First, the SystemC language has been extended to provide the designer with a model of a real-time operating system. This model enables the correct simulation, scheduling and debugging of embedded SW. The second element added is an infrastructure capable of estimating and annotating performance information for each basic block in the source code. This infrastructure enables obtaining timed simulations of the SW. Additionally generic TLM elements have been developed to enable creating models of the HW platforms. Finally, additional components has been developed to use the proposed tool in a complete Design Space Exploration flow. The simulation infrastructure has been developed and checked in several European projects, and in collaboration with private companies.

Actualmente, a nivel mundial el uso de sistemas embebidos tiene cada día mayor demanda. Claro ejemplo de ello se puede apreciar en los diferentes lugares en que se presenta: los móviles, los reproductores MP3, consolas de videojuegos, impresoras e incluso electrodomésticos como hornos microondas o lavadoras que contienen sistemas embebidos que facilitan su operación. Un campo de aplicación de los sistemas embebidos, es el control y automatización de máquinas industriales. Éste es el caso de las balanzas dinámicas que se abordará en el desarrollo de la presente tesis. El objetivo del sistema embebido en una balanza dinámica es adquirir los datos, analizarlos y de acuerdo a ello realizar una acción. Además de estas características, el sistema embebido brinda la posibilidad de almacenar los datos mediante un gestor de base de datos y la modificación del diseño de la interfaz. Características que se desean implementar a una máquina que carece de ellos a manera de mejoramiento tecnológico. Tomando en cuenta estas necesidades, el objetivo general de este trabajo de tesis es presentar las características importantes y fundamentales que se requiere para la selección del sistema embebido para una máquina industrial, en este caso una balanza dinámica. También dar una introducción del manejo de una herramienta de objetos gráficos para el diseño de una interfaz gráfica que es presentada a través de una pantalla táctil. Luego de la etapa de implementación del sistema se obtuvieron dos resultados importantes. Se ha logrado el control de los principales componentes de una balanza dinámica mediante una interfaz gráfica, diseñado con una herramienta de objetos gráficos llamada QT. Finalmente, se consiguió el almacenamiento de los valores de peso a través de un gestor de base de datos llamado SQLite.
Tesis

Mestrado em Engenharia Electrónica e Telecomunicações
Os sistemas integrados, ou genericamente os sistemas com reduzida capacidade de processamento e pouca memória, são actualmente sistemas economicamente acessíveis e muito divulgados. Os seus sistemas operativos estão, no entanto, ainda bastante dependentes do hardware o que faz que cada aplicação seja especialmente desenvolvida para cada tipo de sistema. Neste documento discute-se a aplicabilidade de uma máquina virtual Java em equipamentos com estas restrições. É proposta a utilização da KVM, uma solução recente da Sun, apresentam-se resultados da sua adaptação para diversos sistemas operativos e descreve-se uma implementação prática sobre um sistema embedded. Neste documento apresenta-se ainda um demonstrador baseado num sistema comercial da empresa JUMPtec para ilustrar o uso de Java em pequenos sistemas com poucos recursos. São identificados os passos para a integração da máquina virtual e mostrada a simplicidade de desenvolvimento de aplicações. Alguns exemplos de interacção com o mundo exterior desenvolvidos com base neste sistema da JUMPtec são sumariamente discutidos.
Embedded systems, or generally systems with constrained resources, are inexpensive and thus very used. However, the respective operating systems are hardware dependent and so are the applications developed for them. In this document the applicability of a Java virtual machine in this kind of systems is presented. The KVM, a recent solution of Sun, was chosen for this work due to the restricted resources it requires. The applicability of this system in several operating system is discussed and practical experiences with the KVM are presented. This document presents also a demonstrator based on a commercial embedded system from the JUMPtec company. With this demonstrator it can be shown the possibility of using Java as the programming language for small embedded systems. The steps to integrate the Java virtual machine in the system are described and the simplicity of developing programs for the target system is shown with the aid of some sample programs. Some examples of using the system with real world operations requiring input / output are presented and briefly discussed.

Atualmente, é amplamente aceito que os aglómerados abertos e as associações estelares se originam da evolução dos aglomerados embebidos. Entretanto, somente alguns poucos destes objetos sobrevivem aos Primeiros milhões de anos de existência. Diversos trabalhos de pesquisa tem sido conduzidos nos últimos anos a fim de esclarecer sob quais condições um aglomerado embebido sobrevive como um sistema gravitacionalmente ligado ou inicia um processo de expansão que pode levar à completa dissolução. Este trabalho aborda os casos dos sistemas estelares embebidos nas regiões Hn Sh2-132 e IC 1396. A análise do conteúdo estelar de ambos os objetos é feita com dados fotornétricos no infravermelho disponibilizados pelo 2MASS. Um procedimento de descontarninação por estrelas de campo é, executado para identificaias estrelas que tem maior probabilidade de serem membros dos aglomerados da amostra. A Seguir, são construidos diagramas cor-magnitude nos quais são identificadas as sequências evolutivas e posicionadas curvas isócronas teóricas para a determinação dos parâmetros de cada aglomerado. Uma análise estrutural também é conduzida por meio de perfis radiais de densidade estelar que são comparados com um modelo baseado em uma esfera isotérmica. Os resultados revelam a existência de quatro jovens aglomerados não catalogados previamente na área de Sh2-132. O cenário que se apresenta tem evidências de formação estelar sequencial numa grande estrutura hierárquica que pode fundir-se num aglomerado massivo caso suas estrelas não sejam. completamente dispersadas em consequência da expulsão do gás residual. Por outro lado. a análise do complexo Trumpler 37/IC 1396 resulta em parâmetros similares aos de aglomerados caracterizados em outros trabalhos como sistemas em dissolução. O perfil radial de densidade estelar de Trumpler 37 desvia do modelo para distâncias muito afastadas do seu centro, sugerindo um processo de expansão que pode levar o sistema a tornar-se uma associação. Finalmente, os parâmetros aqui obtidos podem servir como vínculos em modelos evolutivos de agloMerados embebidos.
Currently, it is widely accepted that open star clusters and stellar associations result from the evolution of embedded star clusters. However, only a small fraction of these objects survive to the initial million years of age. A number of research works have been carried in the last years in order to explain the conditions in that an embedded cluster survives as a gravitationally bound system or begins an expansion process that may lead to a complete dissolution. This work addresses the cases of the embedded star systern,s in the H il regions Sh2-132 and IC 1396. The analysis of the stellar content of both objects is made with infrared photometric data frorri 2MASS. A procedure of field star decontamination is performed to identify the stars that are most probable niembers of the clusters. Subsequently, colour-magnitude diagrams are built and theoretical isochrones are fixed to the evolutionary sequences. It is made a structural analysis also by means of stellar radial density profiles to compare with an isothermal sphere model. The results reveal the existence of four previously noncatalogued young clusters in the Sh2-132 area. The scenarió presented has evidente of sequential star forniation in a large hierarchical structure that may merge in to a massive cluster if its stars are not completely dispersed as a consequente of the residual gas expulsion. On the other hand, an analysis of the Trumpler 37/IC 1396 complex yields parameters similar to the oves of clusters characterized in other works as dissolving systems. The stellar radial density profile of Trumpler 37 deviates from the model for large distances from the center, suggesting an expansion process that may lead the system to become an association. Finally, the obtained pararneters can be used asconstraints to evolutionary models of embedded clusters.

Mestrado em Engenharia Electrónica e Telecomunicações
Devido à espectacular evolução da tecnologia microelectrónica ao longo das últimas décadas, actualmente é possível a construção de circuitos integrados extremamente complexos, contendo centenas de milhões de transístores. Este facto tornou o conceito de sistema integrado uma realidade. Uma das consequências da evolução da tecnologia foi a sofisticação dos dispo- sitivos lógicos programáveis como as FPGAs. Tais dispositivos facilitam a construção de sistemas complexos integrados, com a vantagem de tornar o desenvolvimento mais flexível e possibilitarem a prototipagem rápida. A crescente capacidade computacional e a redução do tamanho dos sistemas integrados levou a que estes passassem a estar embutidos em muitos dos equipamentos e aplicações do quotidiano, tais como, os transportes, a au- tomação industrial, as telecomunicações, entre outras. Mas o vasto leque de aplicabilidade dos sistemas embutidos exige requisitos computacionais muito distintos, desde sistemas simples com um microcontrolador até sistemas complexos multi-processador com várias tarefas de uma aplicação a correrem em paralelo. O desenvolvimento de um sistema embutido passa pela concepção do hardware e software necessários à aplicação alvo. A Xilinx disponibiliza a ferramenta de desenvolvimento EDK (Embedded Development Kit), que permite a construção completa de um sistema embutido especializado em FPGA. O EDK possibilita a construção de sistemas integrados uniprocessador ou multi-processador, dependendo da capacidade computacional exigida pela aplicação. A construção do sistema integrado realiza-se pela adição consecutiva de núcleos de propriedade intelectual disponibilizados pelo EDK. Entre estes núcleos encontra-se o processador sintetizável MicroBlaze, barramentos de interligação, módulos de entrada/saída, módulos de comunicação e sincronização para sistemas multi-processador, etc. A ferramenta não possui no entanto, nenhum tipo de microcontrolador com baixos requisitos de recursos de implementação que possa ser adicionado ao sistema. Um microcontrolador é uma solução compacta, de baixo custo e tipicamente orientada para a implementação de uma aplicação de controlo. De entre muitos, o microcontrolador PicoBlaze destaca-se. O PicoBlaze está optimizado para as FPGAs da Xilinx e por isso requer uma quantidade muito reduzida de recursos de implementação, pode ser completamente embutido em FPGA e combina desempenho com área ocupada de forma interessante. A importação do PicoBlaze para a ferramenta EDK sob a forma núcleo de propriedade intelectual utilizável, permitiria adquirir todas as vantagens a ele inerentes, na construção de sistemas integrados. O principal objectivo deste trabalho foi assim o desenvolvimento de uma arquitectura flexível e escalável que permitisse a comunicação e a sincronização entre o microcon- trolador PicoBlaze e o processador MicroBlaze da Xilinx. A interface FSL (Fast Simplex Link) da Xilinx permite estabelecer a comunicação entre dois núcleos, através de um par de canais ponto-a-ponto dedicados. A comunicação da arquitectura MicroBlaze-PicoBlaze realiza-se através desta interface, tirando partido do processador MicroBlaze suportar nativamente até 16 pares de canais FSL. Este facto possibilita, que um pro- cessador MicroBlaze comunique com até 16 microcontroladores PicoBlaze distintos. A ferramenta da Xilinx ISE ( Integrated Synthesis Environment) permitiu modelar, sintetizar e simular a interface FSL do PicoBlaze e todas as funcionalidades inerentes á arquitectura desenvolvida. Este novo módulo foi chamado de unidade de processamento PicoBlaze. De forma a avaliar as funcionalidades da arquitectura MicroBlaze-PicoBlaze, a unidade de processamento PicoBlaze foi importada para a ferramenta EDK, ficando disponível na forma de núcleo de propriedade intelectual utilizável. Posteriormente procedeu-se á construção do sistema integrado multi-processador MicroBlaze-PicoBlaze, que para além do processador MicroBlaze, e da unidade de processamento PicoBlaze, reúne um conjunto de periféricos, dispositivos entrada/saída e memória. Este sistema permitiu testar o funcionamento da arquitectura na FPGA. A arquitectura multi-processador MicroBlaze-PicoBlaze é flexível e es- calável, podendo ser utilizada em diversas aplicações embutidas com diferentes requisitos computacionais. As ferramentas de desenvolvimento da Xilinx (o ISE e o EDK) permitem adaptar e especializar a arquitectura á aplicação alvo desejada. Um exemplo de um sistema embutido concreto de aplicação da arquitectura é um switch ethernet. Este sistema é composto por diversos módulos, cujas funcionalidades podem ser repartidas por vários elementos de processamento, de forma a simplificar a implementação do sistema. A motivação final deste trabalho residiu em desenvolver um módulo gestor de memória dinâmica integrado em FPGA para um switch ethernet, explorando a potencialidade da arquitectura MicroBlaze-PicoBlaze nas fun- cionalidades do switch. O desenvolvimento deste módulo é apenas uma aplicação de demonstração, e insere-se dentro de um projecto amplo que visa o desenvolvimento completo de um switch ethernet para redes com características de tempo-real. ABSTRACT: Due to the great development of microelectronics technology over the recent decades, today it is possible the construction of extremely complex integrated circuits, containing several hundred millions of transistors. This made the System-on-Chip concept a reality. One of the consequences of the evolution of technology was the provision of complex logic devices such as reconfigurable FPGAs. Such devices facilitate the construction of complex Systems-on-Chip with the advantage of make the development more flexible and to allow the rapid prototyping. The increasing computational capacity and the size reduction of System-on-Chip led the microprocessors to be embedded in many of the equipment and applications in everyday life, such as, transportation, industrial automation, telecommunications, among others. But the wide range of applicability of embedded systems requires very diferent computing requirements, from simple systems with a microcontroller to complex multi-processor systems with multiple application tasks running in parallel. The development of an embedded system consists of the design of the hardware and software necessary to implement the application target. Xilinx provides the development tool EDK (Embedded Development Kit) that allows the construction of a complete and specialized embedded system built in FPGA. The EDK allows the construction of uni-processor systems-on-chip or multi-processor systems-on-chip, depending on the computational capacity required by the application. The construction of the system-on-chip is made by the addition of intellectual property cores provided by the EDK. Among these cores is the synthesizable MicroBlaze processor, buses for interconnection, input/output modules, modules for communication and synchronization of multi-processor systems, and so on. The tool doesn't have however, any type of microcontroller with low resource requirements of implementation that can be added to the system. A microcontroller is a compact solution, inexpensive and typically oriented for the implementation of an application control. Among many, the micro- controller PicoBlaze stands out. The PicoBlaze is optimized for the Xilinx FPGAs and therefore requires a very small amount of implementation re- sources, can be fully embedded in FPGA and combines performance with resources in an interesting form. Importing PicoBlaze to EDK tool in the form of usable intellectual property core, would allow to acquire all the advantages inherent to it, in the construction of systems-on-chip. The main purpose of this work was to develop a flexible and scalable architecture that provides communication and synchronization between the PicoBlaze microcontroller and the MicroBlaze processor of Xilinx. The Xilinx FSL (Fast Simplex Link) interface allows to establish the communication between two cores, through a pair of dedicated point-to-point channels. The communication of the MicroBlaze-PicoBlaze architecture takes place through this interface, taking advantage of the MicroBlaze processor supports natively up to 16 pairs of FSL channels. This fact makes possible, that a MicroBlaze processor communicates with up to 16 distinct PicoBlaze microcontrollers. The Xilinx ISE (Integrated Synthesis Environment) tool allowed to model, to synthesize and to simulate the interface of the FSL PicoBlaze and all the inherent features of the architecture developed. This new module was called PicoBlaze processing unit. In order to evaluate the features of the MicroBlaze-PicoBlaze architecture, the PicoBlaze processing unit was imported into the EDK tool, being available in the form of usable intellectual property core. Later it was performed the construction of the MicroBlaze-PicoBlaze multi-processor system-on-chip, which in addition to the MicroBlaze processor, and the PicoBlaze processing unit, it combines a set of peripherals, input/output devices and memory. This system allowed to test the functioning of the architecture in the FPGA. The MicroBlaze-PicoBlaze multi-processor architecture is flexible and sca- lable, being able to be used in diverse applications with diferent computational requirements. The development Xilinx tools (the ISE and the EDK) allow to specialize the architecture to the target application. An example of a concrete embedded system of the architecture application is an ethernet switch. This system is composed of diverse modules, whose functionalities can be distributed by several processing units, in order to simplify the system implementation. The final motivation of this work was to develop a dynamic memory manager integrated in FPGA to an ethernet switch, exploring the potentiality of the MicroBlaze-PicoBlaze architecture in functionalities of the switch. The development of this module is only an application of demonstration, and fits into a broader project that aims to develop a complete ethernet switch for networks with real-time features.

Mestrado em Engenharia Eletrónica e Telecomunicações
Low Power Wide Area Networks (LPWANs) é a designação de um conjunto de soluções que procuram ligar milhares de sistemas de baixo consumo energético, de baixo custo e de baixas necessidades de transmissão. Embora sejam colocadas no mesmo grupo, nenhuma LPWAN é igual e, como tal, é necessário determinar as características de cada uma para que seja possível identicar em que situações quais são as preferíveis. Nesta dissertação propõe-se o desenvolvimento de um sistema de baixo consumo, com uma previsão de vida de 10 anos, que irá fazer contagem de água de até 4 habitações diferentes. Este sistema faz uso das soluções LPWAN para enviar e receber mensagens. O consumo medido do sistema é dependente da sua configuração, sendo possível atingir objetivo de vida parametrizando adequadamente o hard- ware, nomeadamente no que respeita à velocidade de relógio usado para o processamento e comunicação.
Low Power Wide Area Networks (LPWANs) is the common designation of a set of solutions that seek to connect thousands of low energy, low cost and low bandwidth transmission systems. Despite belonging to the same group, LPWAN technologies are quite diverse and, as such, it is necessary to determine their characteristics to be able to identify which one is the best suited for each particular case. In this dissertation, the development of a low consumption metering system was proposed, with a life expectancy of 10 years. The system shall measure the water consumed by up to 4 di erent households and will use a LPWAN solution exchange messages with a central supervisory system. The consumption of the system depends on several con guration parameters. It is possible to reach the life expectancy through an appropriate customization of the hardware, namely by using adequate clock sources for processing and communication.

La publicación es una guía teórica y práctica para el aprendizaje de la metodología de programación y diseño de aplicaciones con sistemas embebidos de 8 bits de CPU, específicamente tomando como modelo el microcontrolador PIC18F4550 de la marca Microchip®. El libro trata de enfocar aquellos aspectos que son de suma importancia conocer para el diseño y desarrollo de hardware basado en sistemas embebidos: entender la arquitectura del microcontrolador, conocer las herramientas de desarrollo disponibles en el mercado y la Internet para el diseño de firmware, dominio del lenguaje ensamblador y dominio de un lenguaje de alto nivel como el ANSI C. También se busca explicar el funcionamiento de los módulos periféricos internos del microcontrolador y presentar ejemplos de diseño de hardware y firmware de diversas aplicaciones reales. Escanear este código con tu smartphone Sergio Salas, ingeniero electrónico y autor de esta publicación, propone el uso de dos herramientas de aprendizaje: el hardware PIC18F4550, sobre el cual se presentan diversas aplicaciones reales de diseño electrónico digital, las cuales el lector las puede tomar como referencia para implementarlas en un proyecto personal similar u otro más grande o simplemente para verificar su funcionamiento. La segunda herramienta a utilizarse es el software MPLAB X IDE de la marca Microchip® que es la interfaz de desarrollo de firmware.

Dissertação de Mestrado em Engenharia Eletrotécnica e de Computadores
O mundo que nos rodeia encontra-se repleto de tecnologia que, cada vez mais, nos proporciona conforto, apoio, segurança e rentabilidade. Foi nessas vantagens que encontrei grande admiração pela tecnologia. No meu percurso estudantil tive o privilégio de estudar numa Escola que me ofereceu a oportunidade de criar protótipos de produtos que considero úteis. Após ter concluído a Licenciatura ingressei numa Empresa onde tive também a possibilidade de criar protótipos, e a oportunidade de os transformar em produtos para venda, podendo assim juntar o meu gosto pessoal com a minha vida profissional. Neste relatório de atividade profissional irei descrever a Empresa onde trabalho, as atividades e as tarefas realizadas, os projetos em que estive envolvido, e irei ainda focar as diversas competências que foram por mim adquiridas, através de uma reflexão crítica. Pretendo também com este relatório mostrar algumas diferenças entre o mundo académico e o profissional, sendo que estas se podem complementar de forma a tomarmos as melhores decisões na nossa vida profissional.

Mestrado em Engenharia Eletrónica e Telecomunicações
Os sistemas embutidos distribuídos, devido à sua distribuição, são usados em várias áreas tais como a automação industrial, a indústria automóvel ou equipamentos médicos. Este tipo de sistemas necessita de redes dedicadas para que as várias partes do sistema comuniquem entre elas. Recentemente, vários protocolos baseados na tecnologia Ethernet têm vindo a ser desenvolvidos para esse tipo de sistemas. Esses protocolos aproveitam algumas das vantagens da Ethernet tais como uma grande largura de banda, baixo custo de produção e instalação. Alguns destes sistemas embutidos distribuídos são considerados crítico, o que significa que uma falha do sistema pode provocar resultados catastróficos, e.g. danificar equipamentos ou provocar danos em pessoas. Este tipo de sistemas necessita de grandes níveis de fiabilidade. Nesse sentido são usadas técnicas de tolerância a faltas baseadas no uso de redundância na rede e nos nós que a constituem. Foram desenvolvidos vários mecanismos de redundância sobre Ethernet. Citando alguns deles o Rapid Spanning Tree Protocol (RTSP), High-Availability Seamless redundancy protocol (HSR), Parallel Redundancy Protocol (PRP) ou Rapid Ring Recovery (RRR). O Rapid Ring Recovery é uma proposta recente. Este protocolo tem como principal vantagem o seu tempo de recuperação, uma vez que consegue recuperar de falhas nas ligações em menos de 1 milissegundo. A sua utilização está limitada a uma topologia em anel, permitindo acrescentar nós à rede sem grande complexidade. Mas ao só suportar redes em anel limita a sua utilização. Esta implementação usa a tecnologia FPGA e foi validada experimentalmente. Os resultados experimentais demonstram ser possível implementar uma RedBox, que consiste numa interface para uma rede Ethernet a funcionar com Rapid Ring Recovery, usando uma FPGA. A implementação deste equipamento foi validada experimentalmente e foi possível verificar que é possível reagir a erros nas ligações em menos de 1ms, tal como esperado.
Networked Embedded Systems (NES) are used in a broad range of application domains, from automation and industrial machinery to vehicles, medical equipment. Due to their distributed nature and environment constraints, NES often depend on dedicated networks. Recently, several Ethernet-based protocols have been developed for those systems, taking advantage of some of Ethernet’s appealing attributes, e.g. large bandwidth, cheap silicon and high availability, while removing or reducing the sources of non-determinism arising from its MAC protocol and/or from the current switched architecture. Many NES are intrinsically safety-critical, meaning that a system failure may have catastrophic results, e.g., damage to expensive equipment and/or the environment or endanger human lives. This type of systems requires high levels of reliability and integrity, which can be achieved using fault tolerance techniques, such as nodes and network redundancy. Different Ethernet redundancy mechanisms have been developed, such as Rapid Spanning Tree Protocol (RTSP), High-Availability Seamless redundancy protocol (HSR), Parallel Redundancy Protocol (PRP) or Rapid Ring Recovery (RRR). RRR is a recently proposed protocol, based on the use of multiple virtual rings, that is fully distributed, allows recovery times in the order of 1ms, is easily implementable and does not require a duplicated infrastructure. This paper presents the implementation of a redundancy box (RedBox) implementing the RRR protocol. The RedBox offers a standard Ethernet interface to the nodes locally attached to it, providing a seamless integration of the redundancy architecture. Furthermore, the RedBox allows the direct formation of the network, without depending on switches, therefore simplifying the network deployment and maintenance. The RedBox was implemented using FPGA technology and experimentally validated. The experimental results obtained show the feasibility and correction of the approach, being possible to react to errors in less than 1ms, as expected.

En esta Tesis Doctoral se presenta una arquitectura para el control visual de robots manipuladores embebida en FPGA. El objetivo fundamental de esta arquitectura es obtener una plataforma hardware y software en la que implementar controladores visuales dinámicos. Además, en la Tesis se presentan distintas contribuciones entre las que se encuentra tanto la propia arquitectura como los distintos controladores implementados y las optimizaciones de los mismos. La mayoría de los sistemas de control visual basados en imagen implementados hasta la actualidad son controladores visuales indirectos en los que la acción de control está formada por las velocidades articulares o en el espacio de la tarea a aplicar al robot para conseguir su posicionado respecto a un objeto observado. El control directo de los motores de cada articulación del robot se deja en este caso en manos del controlador interno del robot, que traducirá esas velocidades en pares articulares. En esta Tesis se trata fundamentalmente el caso de sistemas de control visual directo basados en imagen para el seguimiento de trayectorias. En este caso, la acción de control es ya directamente un vector de pares articulares, con el propósito de seguir una trayectoria previamente especificada en el espacio de la imagen. Un aspecto fundamental a la hora de mejorar el desempeño de este tipo de controladores es reducir su latencia y, para abordar este objetivo, se ha realizado el diseño, construcción, implementación y programación de la arquitectura hardware y software necesaria para dar soporte a los controladores propuestos. En la Tesis se describe en detalle una arquitectura embebida reconfigurable para el control visual dinámico de robots manipuladores basada en FPGA. Esta arquitectura puede ser fácilmente adaptada para el control de cualquier robot articular sin más que modificar ciertos módulos dependientes del hardware. La arquitectura propuesta es modular y flexible para poder adaptarse a posibles cambios que puedan producirse como consecuencia de la incorporación o modificación del driver de control, o incluso a cambios en la configuración del sistema de adquisición de datos o su control. Se ha prestado especial atención a la optimización e implementación paralela en la FPGA tanto de los controladores como los sistemas de visión artificial utilizados en la realimentación del bucle de control. Se ha optimizado cada uno de los cálculos necesarios para implementar un sistema de control visual directo basado en imagen. Se ha estudiado su paralelización y su implementación basada en FPGA Además, respecto a los sistemas de visión artificial, se propone el diseño de un cauce segmentado, que permite ejecutar en tiempo real el flujo de datos proporcionado por el digitalizador. De esta manera, la FPGA realiza el procesamiento tal como van llegando los píxeles para segmentar la imagen y etiquetar los objetos de la escena para posteriormente obtener su centroide que constituirán las características visuales empleadas por los controladores visuales directos propuestos. En estos grandes rasgos se encuadra la Tesis Doctoral, sin embargo, no sólo se ha pretendido aportar nuevos algoritmos para evitar las limitaciones de los existentes, sino que se ha evaluado el impacto de los mismos para su implantación en entornos reales. Así, se ha realizado la implementación de los distintos controladores empleando la arquitectura software y hardware propuesta para el control de dos robots. Un robot industrial comercial de 7 grados de libertad: Mitsubishi PA10, y otro robot de 3 grados de libertad cuyo diseño e implementación se ha realizado en el grupo de investigación en el que se ha desarrollado la Tesis.

Mestrado em Engenharia Electrónica e Telecomunicações
Os actuais sistemas de controlo das funções de motronica O trabalho apresentado nesta dissertação está integrado no projecto ECU2010, que tem por objectivo o desenvolvimento de um sistema de processamento paralelo escalavel e do software de apoio á sua utilização, para ser aplicado ao controlo de um motor de combustão para o desporto automóvel. Neste trabalho será desenvolvido a estrutura de hardware paralelo e os sistemas de comunicação entre os nós de processamento paralelo. Tambem faz parte deste trabalho o desenvolvimento de APIs que seram utilizadas pelo software de desenvolvimento para distribuição das funções pelos módulos, bem como implementação de funcionalidades de teste do sistema.
The work presented in this thesis was part of the project ECU2010, the aim of the project was to develop a scalable Parallel Processing System to control a combustion engine to use in Motorsport. It was also an aim of this project to develop a Software Development Environment that enables the user to implement and deploy the motronic functions on the parallel system and debug them on the hardware. My work focused on two parts, the first part was the idealization of the Parallel Processing System structure and implementation of some of the communication blocks. The second part was implementation an API for the Graphical Interface that would allow an easy handling of the hardware system. My work also focused on the motronic functions distribution and data routing between the modules that make the parallel system.

Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo presenta el dise~no, la descripci on de hardware y caracterizaci on de un coprocesador morfol ogico capaz de ejecutar las operaciones morfol ogicas de dilataci on, erosi on, apertura, cerradura, gradiente interno y gradiente externo. Este coprocesador opera sobre im agenes binarias con una rapidez de procesamiento apropiada. El trabajo parte de los conceptos de operaciones unidimensionales y bidimensionales para llegar a formular una arquitectura basada en arreglos sist olicos que permite el procesamiento de varias - las y columnas de una imagen de manera simult anea. El dise~no de este coprocesador es parametrizable y portable, siendo posible variar el n umero de procesadores elementales que componen el arreglo sist olico y sintetizar el circuito para cualquier tecnolog a disponible. Adem as, el dise~no incluye tambi en la interfaz de comunicaci on entre un procesador y el coprocesador. Finalmente, se presentan resultados de la s ntesis del circuito, as como su consumo de recursos y rapidez de procesamiento para diferentes con guraciones y plataformas.
Tesis

Apresenta-se a arquitectura e as tecnologias utilizadas numa plataforma modular para suportar aplicações na área da automação de edifícios e de espaços residenciais. A proposta visa colmatar lacunas existentes nos sistemas actualmente disponíveis e assim, poder vir a potenciar o relançamento do mercado da Domótica. É proposto um sistema distribuído com elevada flexibilidade e alta capacidade para integrar numerosos dispositivos, devidamente balizados em termos funcionais através de perfis, que, em conjunto e através de ligações lógicas entre os seus data points, garantem o funcionamento das aplicações distribuídas, assim como a total integração da informação circulante na rede. Um particular destaque merece a interface humana, que foi afastada da perspectiva tradicional, com elevada afinidade com o detalhe dos sistemas, para o nível dos serviços complexos (cenários), assim afastando os utilizadores das preocupações de conhecer o funcionamento interno do sistema. Em cada aplicação, a integração das unidades situadas nos quadros eléctricos (onde se concentram alojados os dispositivos de protecção dos circuitos de potência) é realizada através de rede baseada na tecnologia CANopen, ao passo que as múltiplas unidades dispersas pelo fogo/edifício estão associadas numa rede sem fios, com uma estrutura em cluster e baseada na norma IEEE 802.15.4.

La presente tesis tiene como objetivo principal desarrollar un controlador embebido, basado en un microcontrolador ATmega128, que permita controlar la posición de una mesa XY. Los objetivos específicos son:  Diseñar la tarjeta de desarrollo del ATmega128 donde se va a implementar el algoritmo de control y el perfil de velocidad.  Analizar la respuesta en lazo abierto del sistema de control.  Diseñar e implementar en un microcontrolador ATmega128 el algoritmo de control PID y el perfil de velocidad trapezoidal para controlar la posición de una mesa XY, usando el lenguaje de programación C.  Diseñar una interfaz en una PC, usando el software Labview, que le permita al usuario ingresar la posición a la cual quiere que se dirija el portaobjetos montado sobre el eje Y de la mesa XY. Se logró cumplir con todos los objetivos propuestos y luego de realizar las pruebas respectivas se llegaron a las siguientes conclusiones, que se explican más detalladamente en el documento.  En el ATmega128 se puede implementar desde un controlador de movimiento simple hasta uno complejo porque se pueden manejar hasta 6 ejes de movimiento.  El factor de conversión (mm/revolución), hallado experimentalmente, es diferente para cada eje porque uno soporta mayor carga que el otro.  Para implementar un algoritmo de control PID junto con un perfil de velocidad trapezoidal en un ATmega128 es más recomendable programarlo en lenguaje C que en lenguaje ensamblador.  No se alcanza error cero en estado estable porque la resolución de la señal PWM no es la óptima, pero la precisión final es aceptable.
Tesis

Mestrado em Engenharia de Computadores e Telemática
Esta dissertação, apresenta a implementação de um co-processador de utilização genérica para o executivo de tempo-real OReK. Ao longo dos 5 capítulos que constituem esta dissertação, são apresentados os objectivos do trabalho, são relembrados alguns conteúdos teóricos que fazem parte do desenvolvimento do projecto, são apresentados todos os constituintes do co-processador explicando o seu funcionamento, sendo por fim demonstrado através da avaliação temporal, como a utilização de um co-processador para aceleração das funcionalidades de um executivo de tempo-real, poderá efectivamente melhorar o seu desempenho e determinismo. Os objectivos principais deste trabalho passam por, estudar as ferramentas e plataformas necessárias ao seu desenvolvimento, especificar e projectar a arquitectura do co-processador assim como todas as suas funcionalidades internas, adaptação do executivo OReK para albergar o funcionamento em conjunção com o co-processador desenvolvido, sendo por fim, feita a validação e avaliação do sistema. Através dos resultados da avaliação do sistema com a utilização do coprocessador, é demonstrado que existe um forte melhoramento do determinismo e também do desempenho do executivo OReK. No entanto,é também demonstrado como estes resultados podem ser postos em causa, caso exista uma elevada latência, na interligação entre o processador e o co-processador, o que pode atrasar a execução de todo o sistema, podendo até mesmo prejudica-lo. Todos estes aspectos são estudados, desenvolvidos e explicados ao longo desta dissertação. ABSTRACT: This Master Thesis, presents the implementation of a generic use coprocessor for the real-time kernel OReK. For the next 5 chapters, which constitute this thesis, the work objectives are presented, the necessary theoretical contents for the project development are remembered, the coprocessor internal constitution is presented and explained, and in the end, it is demonstrated through temporal evaluation that, the use of a coprocessor can in fact, accelerate the real-time kernel functions, improving it’s performance and determinism. This work main objectives are, to study the tools and platforms necessary for the project development, specify and develop the coprocessor architecture with all the necessary internal functions, OReK kernel adaptation in order to use the coprocessor, and in the end, to validate and test the system. The system evaluation results, using the coprocessor, demonstrated the existence of a serious improvement in the determinism and performance of the OReK kernel. Meanwhile, it is also demonstrated how these results can be rendered useless, if there is a high latency in the connection between the main processor and the coprocessor, which can delay the system execution and even harming it. All of these aspects are studied, developed and explain in the course of this master thesis.

Mestrado em Engenharia Electrónica e Telecomunicações
O uso de sistemas embutidos distribuídos há muito que está generalizado, podendo os mesmos ser encontrados em àreas como a aviónica, robótica e automação industrial. Um sistema embutido distribuído implica que vários nós do sistema troquem informação entre si de forma a atingir um objectivo comum. Para efectuar a troca de informação entre os nós é normalmente usada uma rede de comunicação. A introdução desta rede nos sistemas embutidos distribuídos afecta o seu comportamento, pois, estes sistemas são normalmente sensíveis à latência e ao jitter. De forma a resolver estes problemas foram criados protocolos específicos com propriedades de tempo-real. No seio do projecto de investigação Serv-CPS está a ser desenvolvida uma arquitectura de rede baseada na tecnologia Ethernet comutada, com suporte explícito e eficiente a metodologias de gestão de tráfego orientadas a componentes. O trabalho a desenvolver nesta dissertação prevê, para além da identificação de possíveis sistemas a adoptar que possibilitem a demonstração do correcto funcionamento dos sistemas de comunicação, a implementação de um desses sistemas de forma a poder avaliar o desempenho da arquitectura de rede desenvolvida.
The use of distributed embedded systems have long been widespread, and they may be found in areas such as avionics, robotics and industrial automation. A distributed embedded system implies that multiple nodes of the system exchange information with each other in order to achieve a common goal. To make the exchange of information between nodes it is usually used a communications network. The use of this network in distributed embedded systems affects their behavior, because these systems are usually sensitive to latency and jitter. In order to solve these problems there were created specific protocols with real-time properties. Within the research project Serv-CPS, it is currently being developed a network architecture based on switched Ethernet technology, with explicit support and efficient traffic management methodologies oriented to components. The work in this dissertation provides, in addition to identifying possible systems to adopt that enable the demonstration of the correct behaviour of the communication systems, the implementation of such a system in order to be able to evaluate the performance of the network architecture developed.

El presente trabajo plantea el desarrollo del software de tiempo real del sistema embebido de la Burbuja Artificial Neonatal, en su Fase Experimental, capaz de controlar simultáneamente las múltiples variables ambientales como temperatura, porcentaje de humedad relativa, flujo y porcentaje de oxígeno; capaz de permitir la interacción con el usuario; y, capaz de monitorizar los parámetros ambientales.
Tesis

Mestrado em Engenharia Electrónica e Telecomunicações
Com crescente utilização nos últimos anos de dispositivos como as FPGAs, a construção de módulos reutilizáveis tornou-se importante para a implementação de sistemas cada vez mais complexos. Este tipo de sistemas frequentemente necessita comunicação remota para diversos fins, como por exemplo para controlo remoto, alteração de parâmetros, verificação de estados, entre outros. Nesta tese foi assim desenvolvido um bloco reutilizável que forneça aos sistemas baseados em FPGA a capacidade de comunicarem sem fios. Dentro dos sistemas implementados em FPGA, foi analisada a aplicabilidade na prática de modelos avançados de máquinas de estados finitos, para a implementação em hardware de algoritmos de controlo modulares, hierárquicos, recursivos e paralelos. Para isso, foi implementado um componente reutilizável, denominado buffer de prioridade, que é descrito em detalhe e é sintetizado a partir de uma especificação modular, hierárquica, recursiva e paralela. Nesta dissertação também é descrito um sistema para controlo automático de um parque de estacionamento. Este sistema composto pelo controlo central e pelo controlo de cada carro são inicialmente ligados directamente, dentro da mesma FPGA, para efeitos de simulação. Para a gestão dos lugares é aplicado o buffer de prioridade construído anteriormente. Por fim, é demonstrado um sistema com controlo remoto, através da implementação da interface sem fios desenvolvida entre o controlo central e o controlo dos carros. O protótipo do sistema completo foi projectado, implementado em FPGA, avaliado e testado com êxito. Os resultados pertinentes podem ser avaliados através de uma simulação visual apresentada num monitor VGA, evitando assim a necessidade de um ambiente físico dispendioso. Alguns resultados desta tese serão publicados num artigo [1] aceite para apresentação numa conferência internacional.

Mestrado em Engenharia Electrónica e Telecomunicações
O uso de sistemas embutidos está cada vez mais generalizado em diversas áreas nomeadamente na automação industrial, aviónica, automóvel e produção de energia. Estes sistemas são utilizados para controlo de processos e gestão de aplicações, como na segurança das pessoas e bens materiais, que frequentemente apresentam requisitos temporais estritos no que envolve a execução das tarefas para as quais estão destinados. É usual que muitos dos sistemas embutidos estejam inseridos numa rede distribuída, constituída assim por vários subsistemas inteligentes e autónomos que cooperam entre si e partilham uma linha de comunicação que garante a conclusão dos objectivos especificados. Vários protocolos de comunicação foram desenvolvidos de modo a proporcionarem ás redes distribuídas garantias em termos de determinismo, latência e previsibilidade. O propósito inicial da Ethernet era a sua utilização em redes de dados em sistemas domésticos e empresariais onde os requisitos temporais não são críticos. Actualmente esta tecnologia tem vindo a ser utilizada como uma solução em sistemas embutidos distribuídos, nomeadamente através da utilização de redes comutadas - Switched Ethernet Networks. De facto, a flexibilidade e velocidade desta tecnologia foram fortes motivações para que na última década tivessem sido desenvolvidos vários protocolos que permitem a sua utilização em aplicações críticas de tempo real. É no entanto necessário um ponto de equilíbrio entre desempenho, custo e fiabilidade para aplicação da Ethernet nestes sistemas. Esta dissertação apresenta o desenvolvimento de uma infraestrutura que permite a utilização da Ethernet em sistemas embutidos de tempo real para tráfego periódico e esporádico suportado numa rede em anel. Os nodos da rede foram desenvolvidos em módulos que são inseridos no kernel de sistemas Linux. É especificada a rede desenvolvida, a estrutura interna dos nodos presentes na mesma como também os mecanismos aplicados para cumprimentos de tempo real periódico e utilização eficiente da largura de banda. Com o objectivo de validar a implementação e avaliar o seu desempenho, foram realizadas diversas experiências, cujos resultados se encontram também presentes nesta dissertação.
Nowadays, the use of embedded systems has become ubiquitous in various industrial fields including automation, avionics, automotive and energy production industries. These systems are commonly used for process control and application management that need strict time requirements in order to execute properly and ensure people's and material safety. Usually due to structural constraints and efficient resources management many embedded systems are implemented in a distributed network composed by several smart and autonomous subsystems with different functionalities that cooperate together to achieve a common goal. The Ethernet was initially developed to be used in household and business data networks where the time constraint are not critical. Currently this technology has been largely used as a solution in embebbed distributed systems, namely by using Switched Ethernet. In fact communication speed and technology flexibility motivated the development of several protocols to be used in real time applications in the past decades. However the use of Ethernet technology in these systems requires a compromise between performance, cost and reliability. This dissertation presents the development of a infrastructure that uses Ethernet in real time embebbed systems to support periodic and sporadic traffic in a ring topology based network. The network nodes were designed in modules that are included in the kernel of the Linux system. It also specie’s the network developed, the internal structure of the nodes and all the procedures used to assure the periodic real time communications and the efficient use of the bandwidth. In order to validate and evaluate the implementation several tests were conducted and are also presented in this document.

Mestrado em Engenharia Electrónica e Telecomunicações
O avançar da tecnologia na área dos sistemas digitais, que se traduziu num aumento significativo da velocidade e numa diminuição dos consumos e das dimensões, levou ao aparecimento do conceito de SoC (System on Chip). Como o próprio nome indica, estes sistemas são compostos por diversos componentes, todos na mesma pastilha de silício (microprocessadores, memórias, ADC, controladores I/O, etc.). Nesta dissertação pretende-se comparar alguns desses sistemas e analisar as suas vantagens e desvantagens, quando comparados com outras soluções existentes. Ao longo deste trabalho são feitas comparações de desempenho entre um processador embutido numa FPGA, uma FPGA e um PC. Para tal são usados algoritmos com base em máquinas de estados finitos.
The advance of the technology in the area of digital systems, which as translated itself in a significant increase of the speed and in a decrease in consumptions and dimensions, has led to the appearing of the SoC concept (System on Chip). As the name indicates, these systems are composed by several components, all in the same silicon wafer (microprocessors, memories, ADC, I/O controllers, etc.). In this dissertation it is intended to compare some of those systems, and analyze their advantages and disadvantages, when compared with other existing solutions. Throughout this work, comparisons between an embedded processor, a FPGA and a PC are made. In order to do this Finite-State Machine based algorithms are used.

Mestrado em Engenharia Electrónica e Telecomunicações
Inserido no projecto ECU2010, este documento visa determinar a melhor solução possível para implementação de armazenamento de informação e comunicações de elevado débito para aplicações no âmbito do desporto automóvel. O projecto ECU2010 tem como objectivo a pesquisa de uma nova arquitectura de unidades de controlo electrónico (ECU) para desporto automóvel especialmente centrado no controlo de motores de combustão interna. A nova arquitectura proposta deverá de ser capaz de fazer o controlo de um motor de combustão interna usando os mais modernos modelos de controlo, mas sendo baseada numa modelo de processamento distribuído, composta por módulos de processamento auto-suficientes ao nível de comunicações e armazenamento e de sensores/actuadores com inteligência capazes de processamento prévio de dados. A comunicação entre módulos não será abordada neste documento nem a comunicação com os elementos periféricos de actuação e/ou natureza sensorial, mas sim a comunicação entre os módulos de processamento e um dispositivo de controlo e monitorização, doravante chamado de Anfitrião, que tipicamente será um computador pessoal ou PDA. De igual forma este documento debruçar-se-á sobre uma solução para o armazenamento em massa de informação, principalmente focada no armazenamento de dados históricos resultantes de variáveis de monitorização, processamento intermédio e de actuação. O objectivo deste documento será produzir um conjunto de blocos de electrónica digital reconfiguráveis implementando as funcionalidades atrás mencionadas numa FPGA da Xilinx modelo Spartan 3E, que em conjunto com hardware desenvolvido para o efeito fazem a interface com os dispositivos de suporte e comunicação definidos no documento.
This dissertation is written in the scope of ECU2010 project, and aims to determine the best possible solution for information storage and high speed communications for automotive motorsports applications. The ECU2010 is centred on the research of a new architecture of electronic control units (ECU) for motor sport, focussing on control of internal combustion engines. The proposed new architecture should be capable of controlling an internal combustion engine using the state-of-the art control models, but based on a distributed processing model consisting on self-sufficient processing modules in terms of communications, storage and intelligent enabled sensors/actuators, which of which is able to produce low-level data processing. Communication between modules is not discussed herein, neither communication with the peripheral sensors/actuators. Instead, focus will be given to the communication between the processing modules and a control and monitoring device, hereinafter called the Host, that will be typically a personal computer or PDA. This document will analyse and propose a solution for information mass storage and retrieval to a host system, mainly focused on historical data produced by variable monitoring and processing. The purpose of this document outcome is to produce a set of reconfigurable digital electronic IP cores, implementing features mentioned above in a Spartan 3E Xilinx FPGA.

Mestrado em Engenharia de Computadores e Telemática
IoT assume que dispositivos limitados, tanto em capacidades computacionais como em energia disponível, façam parte da sua infraestrutura. Dispositivos esses que apresentam menos capacidades e mecanismos de defesa do que as máquinas de uso geral. É imperativo aplicar segurança nesses dispositivos e nas suas comunicações de maneira a prepará-los para as ameaças da Internet e alcançar uma verdadeira e segura Internet das Coisas, em concordância com as visões atuais para o futuro. Esta dissertação pretende ser um pequeno passo nesse sentido, apresentando alternativas para proteger as comunicações de dispositivos restritos numa perspetiva de performance assim como avaliar o desempenho e a ocupação de recursos por parte de primitivas criptográficas quando são aplicadas em dispositivos reais. Dado que a segurança em diversas ocasiões tem de se sujeitar aos recursos deixados após a implementação de funcionalidades, foi colocada uma implementação de exposição de funcionalidades, recorrendo ao uso de CoAP, num dispositivo fabricado com intenção de ser usado em IoT e avaliada de acordo com a sua ocupação de recursos.
IoT comprehends devices constrained in both computational capabilities and available energy to be a part of its infrastructure. Devices which also present less defense capabilities and mechanisms than general purpose machines. It’s imperative to secure such devices and their communications in order to prepare them for the Internet menaces and achieve a true and secure Internet of Things compliant with today’s future visions. This dissertation intends to be a small step towards such future by presenting alternatives to protect constrained device’s communications in a performance related perspective as well as benchmarks and evaluation of resources used by cryptographic primitives when implemented on real devices. Due to security being on multiple occasions subjected to the resources available only after functionalities implementation, a minimalist implementation of functionalities exposure through the use of CoAP was also deployed in an IoT intended device and assessed according to resource overhead.

Mestrado em Engenharia Eletrónica e Telecomunicações
A utilização de sistemas embutidos distribuídos em diversas áreas como a robótica, automação industrial e aviónica tem vindo a generalizar-se no decorrer dos últimos anos. Este tipo de sistemas são compostos por vários nós, geralmente designados por sistemas embutidos. Estes nós encontram-se interligados através de uma infra-estrutura de comunicação de forma a possibilitar a troca de informação entre eles de maneira a concretizar um objetivo comum. Por norma os sistemas embutidos distribuídos apresentam requisitos temporais bastante exigentes. A tecnologia Ethernet e os protocolos de comunicação, com propriedades de tempo real, desenvolvidos para esta não conseguem associar de uma forma eficaz os requisitos temporais das aplicações de tempo real aos requisitos Quality of Service (QoS) dos diferentes tipos de tráfego. O switch Hard Real-Time Ethernet Switching (HaRTES) foi desenvolvido e implementado com o objetivo de solucionar estes problemas devido às suas capacidades como a sincronização de fluxos diferentes e gestão de diferentes tipos de tráfego. Esta dissertação apresenta a adaptação de um sistemas físico de modo a possibilitar a demonstração do correto funcionamento do sistema de comunicação, que será desenvolvido e implementado, utilizando um switch HaRTES como o elemento responsável pela troca de informação na rede entre os nós. O desempenho da arquitetura de rede desenvolvida será também testada e avaliada.
The use of distributed embedded systems in several areas like robotics, industrial automation and avionics has become more common in current years. These type of system consists of several intelligent nodes, generally designated by embedded systems. This nodes are interconnected through a communication infrastructure in order to enable the exchange of information between them in order to achieve a common target. In general the distributed embedded systems demonstrate highly demanding temporal constraints. Ethernet technology and its communication protocols, with real time properties, can't e ciently associate the temporal constraints of real time applications to the QoS demands of di erent types of traf- c. The Hard Real-Time Ethernet Switching (HaRTES) was developed and implemented in order to solve these problems due to its capabilities as synchronization of di erent ows and management of di erent types of tra c. This dissertation shows the adaptation of a physical system in order to enable the demonstration of the correct way of the communication system to work, which is going to be developed and implemented with a HaRTES switch as the responsible element of the exchange of information in the network between nodes. The performance of the architecture of the developed network will also be tested and assessed.

Mestrado em Engenharia Electrónica e Telecomunicações
Neste trabalho apresentamos uma síntese que descreve o estado de arte dos Serviços Municipalizados de Aveiro, bem como um levantamento dos cenários de aplicação de um sistema de telecontagem. Nesta dissertação também nos é apresentado uma proposta de implementação de um sistema de telecontagem.
We present a summary that describes the state of the art Municipal Services of Aveiro, and a survey of application scenarios of a telemetry system. This dissertation is also presented in a proposal to implement a telemetry system.

Doutoramento em Engenharia Informática
Os Sistemas Embarcados Distribuídos (SEDs) estão, hoje em dia, muito difundidos em vastas áreas, desde a automação industrial, a automóveis, aviões, até à distribuição de energia e protecção do meio ambiente. Estes sistemas são, essencialmente, caracterizados pela integração distribuída de aplicações embarcadas, autónomas mas cooperantes, explorando potenciais vantagens em termos de modularidade, facilidade de manutenção, custos de instalação, tolerância a falhas, entre outros. Contudo, o ambiente operacional onde se inserem estes tipos de sistemas pode impor restrições temporais rigorosas, exigindo que o sistema de comunicação subjacente consiga transmitir mensagens com garantias temporais. Contudo, os SEDs apresentam uma crescente complexidade, uma vez que integram subsistemas cada vez mais heterogéneos, quer ao nível do tráfego gerado, quer dos seus requisitos temporais. Em particular, estes subsistemas operam de forma esporádica, isto é, suportam mudanças operacionais de acordo com estímulos exteriores. Estes subsistemas também se reconfiguram dinamicamente de acordo com a actualização dos seus requisitos e, ainda, têm lidar com um número variável de solicitações de outros subsistemas. Assim sendo, o nível de utilização de recursos pode variar e, desta forma, as políticas de alocação estática tornam-se muito ineficientes. Consequentemente, é necessário um sistema de comunicação capaz de suportar com eficácia reconfigurações e adaptações dinâmicas. A tecnologia Ethernet comutada tem vindo a emergir como uma solução sólida para fornecer comunicações de tempo-real no âmbito dos SEDs, como comprovado pelo número de protocolos de tempo-real que foram desenvolvidos na última década. No entanto, nenhum dos protocolos existentes reúne as características necessárias para fornecer uma eficiente utilização da largura de banda e, simultaneamente, para respeitar os requisitos impostos pelos SEDs. Nomeadamente, a capacidade para controlar e policiar tráfego de forma robusta, conjugada com suporte à reconfiguração e adaptação dinâmica, não comprometendo as garantias de tempo-real. Esta dissertação defende a tese de que, pelo melhoramento dos comutadores Ethernet para disponibilizarem mecanismos de reconfiguração e isolamento de tráfego, é possível suportar aplicações de tempo-real críticas, que são adaptáveis ao ambiente onde estão inseridas.Em particular, é mostrado que as técnicas de projecto, baseadas em componentes e apoiadas no escalonamento hierárquico de servidores de tráfego, podem ser integradas nos comutadores Ethernet para alcançar as propriedades desejadas. Como suporte, é fornecida, também, uma solução para instanciar uma hierarquia reconfigurável de servidores de tráfego dentro do comutador, bem como a análise adequada ao modelo de escalonamento. Esta última fornece um limite superior para o tempo de resposta que os pacotes podem sofrer dentro dos servidores de tráfego, com base unicamente no conhecimento de um dado servidor e na hierarquia actual, isto é, sem o conhecimento das especifidades do tráfego dentro dos outros servidores. Finalmente, no âmbito do projecto HaRTES foi construído um protótipo do comutador Ethernet, o qual é baseado no paradigma “Flexible Time-Triggered”, que permite uma junção flexível de uma fase síncrona para o tráfego controlado pelo comutador e uma fase assíncrona que implementa a estrutura hierárquica de servidores referidos anteriormente. Além disso, as várias experiências práticas realizadas permitiram validar as propriedades desejadas e, consequentemente, a tese que fundamenta esta dissertação.
Distributed Embedded Systems are nowadays pervasive and used in a wide range of areas from industrial automation, to automotive systems, avionics, energy distribution and environment protection. They are characterized by the integration of intelligent, cooperative and embedded applications, exploiting potential advantages in terms of composability, maintainability, installation cost, fault-tolerance among others. Still their operational environment may impose stringent timeliness and predictability constraints, pushing the capacity of the underlying communication system to provide timely message delivery. With their growing complexity, integration and heterogeneity, current DES often include subsystems that operate sporadically, or that endure operational mode changes according to environment stimuli, or that reconfigure dynamically according to on-line requirements update, or finally that need handling a variable number of requests from other subsystems or environment. Therefore, the level of resources utilization may vary dynamically and thus, static resource allocation policies become very inefficient. Consequently such emerging applications require on-line changes to the communication requirements. Switched Ethernet technology has been emerging as a solid solution to ensure the stringent timeliness constrains exhibited by DES, as proven by the number of real-time Ethernet protocols that have been developed in the last decade. However, none gathers the needed features to provide efficient bandwidth usage while meeting DES requirements, particularly the capacity to control and police traffic in a robust way, while supporting on-line reconfiguration and adaptation according to environment stimuli without compromising the real-time guarantees. This dissertation supports the thesis that by enhancing Ethernet switches to provide reconfiguration and traffic isolation mechanisms it is possible to support the emerging hard real-time applications that are adaptable and reactive to the environment.In particular, we show that component-based design techniques, supported on server-based hierarchical traffic scheduling can be applied within Ethernet switches to achieve those desired properties. We provide a means to instantiate a reconfigurable hierarchy of traffic servers within a switch and we present an analysis that is tuned to this scheduling model. The analysis provides us with an upper bound to the response time that packets within a server can suffer, based solely on the knowledge of the traffic in that server and of the current servers hierarchy, i.e., without knowledge of the traffic specifics within the other servers. Finally, a prototype of the switch was built within the HaRTES project, which is based on the Flexible Time-Triggered paradigm and allows a flexible merging of a synchronous phase for traffic polled by the switch and an asynchronous phase that implements the hierarchical server framework referred before. Several practical experiments allowed validating the desired properties and, consequently, the thesis.

Ingeniero Civil Mecánico
El presente trabajo de título tiene como objetivo estudiar el comportamiento térmico y el diseño de un intercambiador de calor plano dispuestos en estructuras termo-activas en el contexto de túneles, específicamente en el túnel de la Línea 4 del Metro de Santiago. Es decir, estudiar el comportamiento de tubos por el que circula un refrigerante, los cuales se introducen en la estructura de concreto (estructura termo-activa) que sostiene el túnel en el momento de su construcción. La gran ventaja de este sistema es que no se tienen costos de perforación o construcción de la estructura termo-activa ya que los tubos se instalan antes de que sea vertido el concreto y luego es el mismo concreto el que le da soporte a los tubos. Y al mismo tiempo la estructura de concreto, que está rodeada de alguna fuente de calor, transmite esa energía al fluido refrigerante que circula por el tubo. En el caso del presente estudio se modela un serpentín de tubos en zig-zag embebido en la estructura de concreto que le da soporte al túnel de la línea 4 del Metro de Santiago, específicamente en el tramo comprendido entre la estación Tobalaba y la estación Grecia. Por lo tanto el modelo tiene las dimensiones de dicho túnel, considera las condiciones ambientales dentro del túnel y las características propias del suelo donde se encuentra ubicado. El estudio considera solo absorción de calor, por lo que solo sirve para calefacción. Esto debido a que la temperatura promedio del aire al interior del túnel es de 20°C en invierno y 30°C en verano. Por lo tanto el líquido refrigerante que circula por los tubos embebidos, en este caso agua, absorbe calor desde dos fuentes, el suelo que rodea la estructura de concreto por el exterior y la otra fuente es el aire caliente que circula dentro del túnel. Al analizar los resultados obtenidos de la modelaciones se puede observar la importancia de la separación con que se instalan los tubos y la velocidad de flujo del refrigerante. La separación de tubos incide directamente con la cantidad de metros de tubo instalado y por consiguiente la cantidad de área de transferencia. Para velocidades altas de flujo de refrigerante aumenta la transferencia por convección debido a dos cosas, el aumento de flujo másico y el aumento de la turbulencia. Como resultado final se obtiene que con 10 metros de túnel, en invierno se puede llegar a absorber 6.900 [W] y en verano 10.300 [W], de los cuales en promedio el 75% provienen del aire caliente del túnel. Además se obtiene que en un kilómetro de túnel se puede llegar a reducir la temperatura del aire 5°C en invierno y 8°C en verano.

Model predictive control(MPC) has been, since its introduction in the late 70’s, a well accepted control technique, especially for industrial processes, which are typically slow and allow for on-line calculation of the control inputs. Its greatest advantage is its ability to consider constraints, on both inputs and states, directly and naturally. More recently, the improvements in processor speed have allowed its use in a wider range of problems, many involving faster dynamics. Nevertheless, implementation of MPC algorithms on embedded systems with resources, size, power consumption and cost constraints remains a challenge. In this thesis, High-Level Synthesis (HLS) is used to implement implicit MPC algo-rithms for linear (LMPC) and nonlinear (NMPC) plant models, considering constraints on both control inputs and states of the system. The algorithms are implemented in the Zynqr -7000 All Programmable System-on-a-Chip(AP SoC) ZC706 Evaluation Kit, targetingXilinx’sZynqr-7000 AP SoC which contains a general purpose Field Programmable GateArray(FPGA). In order to solve the optimization problema teach sampling instant, an Interior-PointMethod(IPM) isused. The main computation cost of this method is the solution of a system of linear equations. A minimum residual (MINRES) algorithm is used for the solution of this system of equations taking into consideration its special structure in order to make it computationally efficient. A library was created for the linear algebra operations required for the IPM and MINRES algorithms. The implementation is tested on trajectory tracking case studies. Results for the linear cases how good performance and implementation metrics, as well as computation times within the considered sampling periods. For the nonlinear case, although a high computation time was needed, the algorithm performed well on the case study presented. Because of resources constraints, implementation of the nonlinear algorithm on higher order systems was precluded.
Tesis

Engenharia Eletrónica e Telecomunicações
Em Portugal, ao contrário da tendência mundial, a apicultura é um sector de atividade que tem vindo a registar um crescimento sistemático. Contudo, o aumento de atividade veio acompanhado de um aumento do número de furtos de colmeias dos apiários. Os apiários encontram-se, regra geral, em locais remotos e isolados, como pinhais e zonas montanhosas, o que dificulta a sua vigilância e facilita a prática de furtos. Surge então a necessidade de existirem sistemas de vigilância eletrónica que detetem o furto e avisem o apicultor em tempo útil, por forma a desincentivar o roubo. Existem já em comercialização diversos sistemas de vigilância para colmeias que detetam o roubo e informam o apicultor, permitindo também, em alguns casos, conhecer a localização da colmeia em tempo-real. No entanto, estes sistemas são dispendiosos, quer em termos de instalação quer de exploração, implicando neste último caso uma avultada despesa com telecomunicações. Por esta razão, estes sistemas não lograram ainda atingir uma penetração significativa no mercado da apicultura. No âmbito desta dissertação pretende desenvolver-se um sistema de vigilância com capacidade de localização, que combine eficiência e baixo custo. Na presente dissertação começa-se por introduzir conceitos básicos de apicultura, seguindo-se o Estado da Arte, onde se expõem e comparam alguns dos sistemas que se encontram em comercialização, e se avalia o impacto económico da aquisição e encargos mensais em telecomunicações associados a estes sistemas. De seguida, é descrita a arquitetura do sistema que se propõe desenvolver, seguida da escolha dos componentes a utilizar, da previsão de custos do sistema e do estudado do impacto económico para o apicultor com a sua aquisição e exploração. No capítulo seguinte descreve-se o software desenvolvido, após o que se apresentam e analisam os resultados de diversos testes realizados com um protótipo do sistema. Para finalizar, são sugeridos alguns melhoramentos a realizar no futuro, bem como apresentadas as conclusões.
In Portugal, unlike the world trend, beekeeping is experiencing a sustained growth. However, the increase in activity was accompanied by an increase in the number of stolen bee hives from apiaries. Apiaries are generally deployed in remote and isolated places, such as forests and mountains, which makes it difficult to monitor them, allowing thefts to occur more easily. Thus, there is a need for electronic surveillance systems capable of detect the theft and warn the beekeeper promptly, to discourage theft. There are several surveillance systems for hives on the market, which detect the theft and inform the beekeeper. Some of these systems also allow real-time tracking of the stolen hives. However, these systems are costly and involving large fees with telecommunications, reason why their penetration on the market is very small. In this dissertation it is intended to develop a surveillance system with localization capability that combines efficiency and low cost. It by introducing basic concepts of beekeeping, followed by the State of Art, where some of the systems present on the market are reviewed and compared. It is also analyzed the economic impact of acquiring and maintaining the proposed system. Next, it is described the global system architecture and selected components, followed by an estimate of the system cost and economic impact of its deployment. Afterwards, the developed software is presented and the results of several experiments, carried out on a prototype system implementation, are presented and analyzed. This dissertation concludes with a few suggestions for improvements and conclusions.

Mestrado em Engenharia Eletrónica e Telecomunicações
Com o aumento da prevalência das tecnologias IoT e a perseguição constante da automação de todas as ações simples do nosso dia-a-dia, a existência sensores simples e com pouco consumo de energia no nosso mundo tem tendência a tornar-se omnipresente. Uma área de estudo interessante seria como controlar eficientemente a luminosidade e a temperatura de uma sala. A solução mais óbvia seria dispersar vários sensores equidistantes pela área a examinar, contudo a rede seria demasiado complexa do que seria expectável para um problema desta dimensão. Neste caso quantidade não é uma resposta adequada para um problema com esta dinâmica. Um sensor único capaz de analisar uma área extensa é a solução ideal. Felizmente, com uma câmara é possível monitorizar a luminosidade e se tiver capacidade de deteção de infravermelhos também é possível controlar a temperatura. Este documento examina a possibilidade e viabilidade de produção de um sensor único baseado numa câmara com tecnologia CCD ou CMOS com o objetivo de automatizar e regular a luminosidade e a temperatura de uma sala.
With the increase in the prevalence of IoT technologies and constant pursue of automation of all simple actions in our day-to-day life, the existence of simple sensors and with little energy consumption have a tendency of becoming omnipresent. An interesting field of study would be how to efficiently control the lighting and the temperature of a room. The most obvious solution would be to disperse several equidistant sensors through the area, however the network demand for such a task is too complex for a problem of this dimension. In this case, quantity is not an adequate answer for a problem with this dynamic. A unique sensor capable of analyzing an extended area is the ideal solution. Fortunately, with a camera it is possible to monitor lighting, and should it have infrared detection capabilities is also possible to control the temperature. This document examines the possibility and production viability of a unique sensor based on a camera with either CCD or CMOS technology with the objective of automate and regulate the luminosity and temperature of a room.

Doutoramento em Engenharia Informática
Wireless communication technologies have become widely adopted, appearing in heterogeneous applications ranging from tracking victims, responders and equipments in disaster scenarios to machine health monitoring in networked manufacturing systems. Very often, applications demand a strictly bounded timing response, which, in distributed systems, is generally highly dependent on the performance of the underlying communication technology. These systems are said to have real-time timeliness requirements since data communication must be conducted within predefined temporal bounds, whose unfulfillment may compromise the correct behavior of the system and cause economic losses or endanger human lives. The potential adoption of wireless technologies for an increasingly broad range of application scenarios has made the operational requirements more complex and heterogeneous than before for wired technologies. On par with this trend, there is an increasing demand for the provision of cost-effective distributed systems with improved deployment, maintenance and adaptation features. These systems tend to require operational flexibility, which can only be ensured if the underlying communication technology provides both time and event triggered data transmission services while supporting on-line, on-the-fly parameter modification. Generally, wireless enabled applications have deployment requirements that can only be addressed through the use of batteries and/or energy harvesting mechanisms for power supply. These applications usually have stringent autonomy requirements and demand a small form factor, which hinders the use of large batteries. As the communication support may represent a significant part of the energy requirements of a station, the use of power-hungry technologies is not adequate. Hence, in such applications, low-range technologies have been widely adopted. In fact, although low range technologies provide smaller data rates, they spend just a fraction of the energy of their higher-power counterparts. The timeliness requirements of data communications, in general, can be met by ensuring the availability of the medium for any station initiating a transmission. In controlled (close) environments this can be guaranteed, as there is a strict regulation of which stations are installed in the area and for which purpose. Nevertheless, in open environments, this is hard to control because no a priori abstract knowledge is available of which stations and technologies may contend for the medium at any given instant. Hence, the support of wireless real-time communications in unmanaged scenarios is a highly challenging task. Wireless low-power technologies have been the focus of a large research effort, for example, in the Wireless Sensor Network domain. Although bringing extended autonomy to battery powered stations, such technologies are known to be negatively influenced by similar technologies contending for the medium and, especially, by technologies using higher power transmissions over the same frequency bands. A frequency band that is becoming increasingly crowded with competing technologies is the 2.4 GHz Industrial, Scientific and Medical band, encompassing, for example, Bluetooth and ZigBee, two lowpower communication standards which are the base of several real-time protocols. Although these technologies employ mechanisms to improve their coexistence, they are still vulnerable to transmissions from uncoordinated stations with similar technologies or to higher power technologies such as Wi- Fi, which hinders the support of wireless dependable real-time communications in open environments. The Wireless Flexible Time-Triggered Protocol (WFTT) is a master/multi-slave protocol that builds on the flexibility and timeliness provided by the FTT paradigm and on the deterministic medium capture and maintenance provided by the bandjacking technique. This dissertation presents the WFTT protocol and argues that it allows supporting wireless real-time communication services with high dependability requirements in open environments where multiple contention-based technologies may dispute the medium access. Besides, it claims that it is feasible to provide flexible and timely wireless communications at the same time in open environments. The WFTT protocol was inspired on the FTT paradigm, from which higher layer services such as, for example, admission control has been ported. After realizing that bandjacking was an effective technique to ensure the medium access and maintenance in open environments crowded with contention-based communication technologies, it was recognized that the mechanism could be used to devise a wireless medium access protocol that could bring the features offered by the FTT paradigm to the wireless domain. The performance of the WFTT protocol is reported in this dissertation with a description of the implemented devices, the test-bed and a discussion of the obtained results.
As tecnologias de comunicação sem fios tornaram-se amplamente adoptadas, surgindo em aplicações heterógeneas que vão desde a localização de vítimas, pessoal médico e equipamentos em cenários de desastre à monitorização da condição física de máquinas em ambientes industrials. Muito frequentemente, as aplicações exigem uma resposta limitada no tempo que, geralmente, em sistemas distribuídos, é substancialmente dependente do desempenho da tecnologia de comunicação utilizada. Estes sistemas tendem a possuir requisitos de tempo-real uma vez que a comunicação de dados tem de ser conduzida dentro de limites temporais pré-definidos que, quando não cumpridos, podem comprometer o correcto funcionamento do sistema e resultar em perdas económicas ou colocar em risco vidas humanas. A potencial adopção de tecnologias sem-fios para um crescente número de cenários traduz-se num aumento da complexidade e heterogeneidade dos requisitos operacionais relativamente às tecnologias cabladas. A acompanhar esta tendência verifica-se uma crescente procura de sistemas distribuídos, caracterizados quer por uma boa relação custo-eficácia, quer pela simplicidade de instalação, manutenção e adaptação. Ao mesmo tempo, estes sistemas tendem a requerer flexibilidade operacional, que apenas pode ser assegurada se a tecnlogia de comunicação empregue supportar transmissões de dados dispoletadas quer por eventos (event-triggered), quer por tempo (timetriggered) e se, ao mesmo tempo, em funcionamento, permitir a alteração dos parâmetros de comunicação correspondentes. Frequentemente, as aplicações com comunicações sem fios caracterizam-se por exigências de instalação que apenas podem ser endereçadas usando alimentação através de baterias e/ou mecanismos de recolha de energia do ambiente envolvente. Estas aplicações têm tipicamente requisitos exigentes de autonomia e de tamanho, impedindo o recurso a baterias de grande dimensão. Dado que o suporte de comunicações pode representar uma parte significativa dos requisitos de energia da estação, o uso de tecnologias de comunicação de elevado consumo não é adequado. Desta forma, nestas aplicações, as tecnologias de comunicação de curto-alcance tornaram-se amplamente adoptadas uma vez que, apesar de se caracterizarem por taxas de transmissão inferiores, consomem apenas uma fracção da energia das tecnologias de maior alcance. resumo Em geral, os requisitos de pontualidade da comunicação de dados podem ser cumpridos através da garantia da disponibilidade do meio no instante em que qualquer estação inicie uma transmissão. Em ambientes controlados esta disponibilidade pode ser garantida, na medida em que existe um controlo de quais as estações que foram instaladas na área e qual a sua função. Contrariamente, em ambientes abertos, tal controlo é difícil de garantir uma vez que não existe conhecimento a priori de que estações ou tecnologias podem competir pelo meio, tornando o suporte de comunicações de temporeal um desafio difícil de implementar em cenários com estações de comunicação não controladas. As comunicações de baixo consumo têm sido o foco de um esforço de investigação bastante amplo, por exemplo, no domínio das redes de sensores sem fios. Embora possam permitir uma maior autonomia a estações baseadas em baterias, estas tecnologias são reconhecidas como sendo negativamente influenciadas por tecnologias semelhantes competindo pelo mesmo meio e, em particular, por tecnologias que utilizem níveis de potência de transmissão mais elevados em bandas de frequências comuns. De forma cada vez mais acentuada, a banda industrial, científica e médica (ISM) dos 2.4 GHz tem-se tornado mais saturada com tecnologias que competem entre si pelo acesso ao meio tais como, por exemplo, Bluetooth e ZigBee, dois padrões de comunicação que são a base de vários protocolos de tempo-real. Apesar destas tecnologias aplicarem mecanismos para melhorar a sua coexistência, são vulneráveis a transmissões de estações não controladas que usem as mesmas tecnologias ou que usem tecnologias com níveis de potência de transmissão mais elevados, impedindo, desta forma, o suporte de comunicações de tempo-real fiáveis em ambientes abertos. O protocolo de comunicação sem fios flexível disparado por tempo (WFTT) é baseado numa arquitectura mestre/múltiplo escravo alavancado na flexibilidade e pontualidade promovidas pelo paradigma FTT e na captura e manutenção determinística do meio suportadas pela técnica de bandjacking (captura de banda). Esta tese apresenta o protocolo WFTT e argumenta que este permite suportar serviços de comunicação de tempo-real com requisitos elevados de fiabilidade em ambientes abertos onde várias tecnologias de comunicação baseadas em contenção disputam o acesso ao meio. Adicionalmente, esta tese reivindica que é possível suportar comunicações sem-fios simultaneamente flexíveis e pontuais em ambientes abertos. O protocolo WFTT foi inspirado no paradigma FTT, do qual importa os serviços de alto nível como, por exemplo, o controlo de admissão. Após a observação da eficácia da técnica de bandjacking em assegurar o acesso ao meio e a correspondente manutenção, foi reconhecida a possibilidade de utilização deste mecanismo para o desenvolvimento de um protocolo de acesso ao meio, capaz de oferecer as funcionalidades do paradigma FTT em meios de comunicação sem-fios. O desempenho do protocolo WFTT é reportado nesta tese com uma descrição dos dispositivos implementados, da bancada de ensaios desenvolvida e dos resultados obtidos.

Mestrado em Engenharia Electrónica e Telecomunicações
O interesse no uso da Ethernet como uma rede de comunicação para sistemas industriais com propriedades de tempo-real tem vindo a crescer. No entanto a Ethernet como defenida na norma IEEE 802.3 não assegura o cumprimento de requisitos temporais exigentes. Apesar do uso de redes segmentadas eliminar o indeterminismo causado pelo protocolo CSMA/CD, os switches tradicionais possuem alguns inconvenientes que afectam negativamente as suas capacidades de comunicação em tempo-real, como por exemplo a ocorrência e possível overflow de filas nos seus portos de saída. Várias empresas e grupos de investigação começaram então a desenvolver protocolos que tentam aproveitar algumas propriedades da tecnologia Ethernet (elevada largura de banda, baixo custo) enquanto a tornam útil para aplicações de tempo-real. Todavia as garantias oferecidas por estes protocolos são estáticas, pouco flexíveis e não oferecem mecanismos de gestão dinâmica de qualidade de serviço (QoS). Surgiu então o projecto HaRTES (PTDC/EEA-ACR/73307/2006), financiado pela Fundação para a Ciência e Tecnologia (FCT), que tem como objectivo o desenvolvimento de um switch Ethernet com recurso à tecnologia FPGA, capaz de fornecer serviços de comunicação tempo-real, com grande flexibilidade, gestão dinâmica de recursos e utilização de largura de banda eficiente. O recurso a FPGAs provém da existência de várias funcionalidades do switch que requerem uma elevada previsibilidade, determinismo e velocidade na sua execução, sendo portanto preferíel a sua execução em hardware. As FPGAs possuem também um conjunto interessante de vantagens tais como a possibilidade de projecto de dispositivos com propriedades específicas, uma grande flexibilidade e capacidade lógica, bem como custos NRE (Nonrecurring engineering) baixos. No entanto a plataforma de hardware utilizada no desenvolvimento do switch HaRTES (NetFPGA), possuiu um número de portos Ethernet reduzido. Contudo existe a possibilidade de ligar várias plataformas através de ligações série multi-gigabit entre as suas FPGAs. O presente trabalho propõe o desenvolvimento de uma ligação de alta velocidade entre FPGAs, para permitir a integração de diversas plataformas NetFPGA como um único componente lógico com propriedades de tempo real, permitindo aumentar o número de portos existentes no switch HaRTES. Esta ligação tería obviamente de suportar um protocolo de comunicações tempo real bem como possuir latências e jitter reduzidos de modo a não prejudicar a qualidade temporal do projecto. Os testes realizados à ligação desenvolvida mostram valores baixos de latência e jitter, e uma gestão do tráfego dos portos homogénea, tal como desejado. Após a sua integração no projecto, testes comparativos mostraram que o uso da ligação multi-gigabit para transferir pacotes entre portos de diferentes NetFPGAs resulta num aumento de latência (de 5 ms para 7ms aproximadamente), consequência esperada pois os pacotes são processados por um maior número de lógica. Todavia a utilização da ligação permitiu a redução do valor médio de jitter de 0,92 ms para 0,28 ms aproximadamente.
The interest in using Ethernet as a communication network for industrial systems with real-time properties has been growing; however Ethernet as defined in IEEE 802.3 does not ensure compliance with strict timeliness requirements. Although the use of segmented networks eliminates the non-determinism caused by the CSMA/CD protocol, traditional switches have some drawbacks that affect negatively their real-time communication capabilities, such as the occurrence and possible over ow of queues in the output ports. Several companies and research groups began to develop protocols to take advantage of some properties of Ethernet technology (high-bandwidth, low cost) while they make it useful for real-time applications. Yet the guarantees offered by these protocols are static, infl exible and offer no dynamic quality of service (QoS) mechanisms. The HaRTES project (PTDC/EEA-ACR/73307/2006), financed by the Foundation for Science and Technology (FCT), aims to develop an Ethernet switch using the FPGA technology, capable of providing real-time communication services with great flexibility, resources management and efficient use of bandwidth. The use of FPGAs comes from the existence of several features in the switch that require a high predictability, determinism and speed in their execution thus being preferable to execute them in hardware. Also FPGAs have an interesting range of advantages such as the ability to design devices with specific properties, a tremendous fl exibility and large logic capacity as well as low nonrecurring engineering (NRE) costs. However the hardware platform used in developing the switch HaRTES (NetFPGA) has a small number of Ethernet ports. There is however the possibility of linking multiple platforms through multi-gigabit serial links between their FPGAs. This paper proposes the development of a high-speed link between FPGAs, to enable the integration of several NetFPGAs as a single logical component with real-time properties, allowing the increase of the number of ports on the switch HaRTES. This link will obviously support a real-time communication protocol featuring low latency and jitter so it won't impair the quality of time behavior of the real-time switch. Initial link tests show low levels of latency and jitter and homogeneous traffic management, as desired. However after its integration into the project HaRTES comparative tests showed that the use of the link for transferring packets between ports of different NetFPGAs has an increase effect on the latency (from 5 ms to 7 ms approximately), a result that was expected given the increase in logic which by packets must be prosecuted. However the use of this link provided a reduction in global jitter from 0,92 ms to 0,28 ms

Mestrado em Engenharia Eletrónica e Telecomunicações
O presente documento aborda algumas metodologias de desenvolvimento de projetos e de sistemas embutidos, com enfoque em algumas técnicas para melhorar os produtos e serviços de modo a satisfazer as necessidades dos clientes. Ao longo dos últimos anos, os requisitos funcionais de sistemas compostos por software registaram um aumento extensivo, devido ao avanço de várias tecnologias usadas em dispositivos. Num mundo cada vez mais competitivo, o nível de procura para o desenvolvimento de sistemas de gestão mais eficientes com o objetivo de garantir vantagem competitiva também aumentou. De forma a competir em mercados exigentes, as organizações precisam de adotar estratégias, visando a criação de valor das suas principais funções empresariais de modo a garantir a satisfação dos clientes. A competição pelo mercado exige às organizações que estas procurem alternativas para melhorar as suas metodologias de desenvolvimento. Desta forma, foi organizado o necessário para o desenvolvimento de software embutido no âmbito do desenvolvimento de processos por forma a resolver os métodos atuais, analisando criticamente essas metodologias. Este trabalho foi também desenvolvido em ambiente organizacional, providenciado pela empresa Exatronic. No fim, obtém-se um conjunto de princípios para uma metodologia de desenvolvimento para este tipo de sistemas, com a possibilidade de ser aplicada às atividades da empresa.
Over the past few years, the functional requirements of systems comprised of software have increased extensively, due to the advancement of various technologies used in devices. In an ever increasingly competitive environment, the level of demand for the development of more efficient management systems as a means to achieve high levels of competitive advantage is also increasing. In order to compete in highly unpredictable markets, organizations need to adopt appropriate strategies, aiming at creating value out of their main business functions to guaranty high levels of customer service. Markets competition is driving organizations to find alternatives to improve their development methodologies. The object of study focuses on a topic regarding the methodologies for project development and embedded development necessary to answer customer needs of products and services. The goal is to organize what needs to be done in embedded software development from the standpoint of development process by addressing current methodologies and critically analysing them. This work was also developed in an organizational environment, provided by the organization Exatronic. In the end, principles for a development methodology for this type of systems is obtained, with the possibility to be applied within the organization's activity.

Mestrado em Engenharia Eletrónica e Telecomunicações
Nos dias de hoje o paradigma transversal a qualquer atividade económica é o de otimização de recursos e maximização da produção. Na produção agrícola isto não é exceção e por esse motivo os mecanismos de monitorização de parâmetros que enunciem a rentabilidade e qualidade da produção começam a ser indispensáveis e preponderantes no sucesso do negócio. No cultivo da Salicórnia, uma planta holófita cujo cultivo intensivo tem vindo a crescer na zona da Ria de Aveiro, um dos parâmetros cuja sua rentabilidade pode estar ligada é ao parâmetro da salinidade, mais concretamente do solo e da água de irrigação. É por isso desejada, a fim de maximizar a sua produtividade, uma solução que permita a monitorização deste indicador a fim de fornecer dados que permitam entender de que forma a salinidade influencia o crescimento da planta. A técnica mais popular para obter este indicador é a da sua determinação indireta a partir da condutividade elétrica. Nesta dissertação desenvolveu-se um protótipo autónomo, altamente personalizável, de baixo consumo, baixo custo, capaz de realizar medições de condutividade, com funcionalidades de alarmística e geolocalização. A comunicação é feita utilizando uma recente tecnologia de comunicação denominada por SIGFOX. Dada a versatilidade que o indicador de condutividade tem na monitorização da qualidade da água, existe um vasto número de aplicações onde esta solução pode também ser aplicada, como por exemplo, na monitorização da qualidade da água doce ou na monitorização de poluentes junto a zonas industriais. O resultado do trabalho efetuado demonstra que todas as funcionalidades propostas foram implementadas com sucesso, que as especificações de medição de condutividade foram cumpridas e que a comunicação SIGFOX é uma solução de fácil e rápida implementação e por isso vantajosa neste tipo de sistemas.
Nowadays, the status quo in any economic activity is the resource opti- mization and production maximization. In agricultural production this is no exception thus, the mechanisms to monitor the parameters, which can in uence the production's pro tability and quality, start to become imperative and crucial in business success. In the farming of Salicornia, an halophyte plant which the intensive farming has been growing in the region of Ria de Aveiro, one of the parameters that can be connected to the plant's productivity is the Sa- linity, more speci cally, soil and water salinity. Therefore it is desired a solution that can monitor this indicator in order to provide enough data to understand how salinity a ects Salicornia's growth. The most popular technique to estimate this value is by measuring the electrical conductivity. In this thesis, it was developed an autonomous prototype, highly custo- mizable, low powered, low cost, which is able to measure the electrical conductivity with geolocation and alarmistic features. The wireless communication is achieved using a recent IoT technology named SIG- FOX. Considering the versatility of electrical conductivity in the assessment of the water quality, this solution can be applied to several other sce- narios, like sweet water and water pollutants monitoring. The outcome of this work shows that all the features have been succes- sfully implemented, the conductivity measurement requirements have been ful lled and it was proved that SIGFOX's implementation is easy, fast and therefore a good solution for wireless communication in similar scenarios.