Dissertations / Theses: 'SIW Circuits'

1

Parment, Frédéric. "Guides d’onde Intégrés au Substrat (SIW) multicouches à haute performance pour des circuits millimétriques à faible coût." Thesis, Université Grenoble Alpes (ComUE), 2016. http://www.theses.fr/2016GREAT077/document.

Full text

Abstract:

La technologie SIW, introduite dans les années 2000, suscite aujourd’hui un très vif intérêt pour la conception de circuits micro-ondes compacts, intégrés, faible coût et blindés par nature. Cependant, les guides d’onde métalliques, qui offrent de bien meilleures performances en termes de pertes d’insertion et de tenue en puissance, malgré un coût bien plus important, sont encore incontournables pour de nombreuses applications millimétriques. Afin de proposer une alternative intégrée et faible coût au guide d’onde rectangulaire, et de permettre une large exploitation du spectre millimétrique, cette thèse propose une nouvelle structure SIW appelée SIW creux. Cette nouvelle structure a été étudiée théoriquement et expérimentalement. Aux fréquences millimétriques, comparativement au SIW, le SIW creux offre des pertes d’insertion trois fois plus faible ainsi qu’une tenue en puissance moyenne quatre fois plus importante. De nombreux dispositifs passifs SIW creux ont été conçus en prenant avantage du procédé de circuit imprimé multicouche mis en œuvre. Des coupleurs, déphaseurs, diviseurs de puissance, antennes et filtres ont été réalisés basés sur la technologie introduite. Leurs performances sont théoriquement et expérimentalement comparées avec leur contrepartie SIW afin de démontrer les avantages de la nouvelle technologie proposée The substrate integrated waveguide (SIW) technology, introduced in the early 2000s, has presently trigged a huge interest from academia to industry with the focus on the design and development of low-loss, compact, integrated, self-packaged and low-cost microwave and millimeter-wave circuits, antennas and systems. However, the classical metallic waveguide technology, which offers better performances such as lower insertion loss and higher power handling, has still been used in the design of microwave and millimeter-wave systems, despite its higher cost and bulky structure. To offer a highly integrated, further loss-reduced, low-cost alternative to the conventional waveguide and also to allow a wide-spread use of the millimeter-wave spectrum, this thesis research introduces a new SIW structure called Air-Filled SIW (AFSIW). This new structure has been theoretically and experimentally studied in details with a substantial amount of results. At millimeter wave frequencies, compared to the SIW topologies, the proposed AFSIW scheme exhibits a substantially lower insertion loss (three times, for example) and a much higher average power handling capability (four times, for example). Numerous AFSIW passive components have been investigated designed and demonstrated, which take advantages of the well-established multilayer printed circuit board (PCB) fabrication process. Couplers, phase shifters, power dividers, antennas and filters have been modeled, designed, prototyped and measured based on the introduced technology. Their performances have theoretically and experimentally been compared with their SIW counterparts to demonstrate and validate the benefits of the proposed technology

APA, Harvard, Vancouver, ISO, and other styles

2

Ismail, Alhzzoury Ahmad. "Contribution à la modélisation des structures SIW et SINRD pour application micro-ondes et télécommunication." Phd thesis, Toulouse, INPT, 2013. http://oatao.univ-toulouse.fr/9701/1/ismail_alhzzoury.pdf.

Full text

Abstract:

Les développements technologiques en télécommunication et microondes tendent depuis plusieurs années vers la miniaturisation des circuits, une réduction des coûts, des masses et des pertes dans ces dispositifs. Les circuits SIW (Substrate Integrated Waveguide) s’inscrivent tout à fait dans cette mouvance et font à l’heure actuelle l’objet de nombreux sujets de recherche avec des applications directes dans l’industrie. Les circuits SINRD (Substrate Integrated Non Radiative Dielectric) utilisent eux les propriétés du substrat usiné (insertion de trous) pour la propagation du signal et des fonctions de l’électronique peuvent également être développées avec cette technologie. La conception de ces circuits passe généralement par des outils peu performants car non dédiés. Dans ce travail de thèse, une méthode numérique dédiée à ces circuits est développée. Elle est validée par comparaison à d’autres méthodes numériques et des mesures. Elle présente des temps de calcul très faibles. De nouveaux dispositifs pour des applications en télécommunications spatiales bas coûts et faibles pertes peuvent ainsi être développés grâce à elle.

APA, Harvard, Vancouver, ISO, and other styles

3

Ismail, Alhzzoury Ahmad. "Contribution à la modélisation des structures SIW et SINRD pour application micro-ondes et télécommunications." Phd thesis, Institut National Polytechnique de Toulouse - INPT, 2013. http://tel.archives-ouvertes.fr/tel-00871985.

Full text

Abstract:

Les développements technologiques en télécommunication et microondes tendent depuis plusieurs années vers la miniaturisation des circuits, une réduction des coûts, des masses et des pertes dans ces dispositifs. Les circuits SIW (Substrate Integrated Waveguide) s'inscrivent tout à fait dans cette mouvance et font à l'heure actuelle l'objet de nombreux sujets de recherche avec des applications directes dans l'industrie. Les circuits SINRD (Substrate Integrated Non Radiative Dielectric), utilisent eux les propriétés du substrat usiné (insertion de trous) pour la propagation du signal et des fonctions de l'électronique peuvent également être développées avec cette technologie. La conception de ces circuits passe généralement par des outils peu performants car non dédiés. Dans ce travail de thèse, une méthode numérique dédiée à ces circuits est développée. Elle est validée par comparaison à d'autres méthodes numériques et des mesures. Elle présente des temps de calcul très faibles. De nouveaux dispositifs pour des applications en télécommunications spatiales bas coût et faibles pertes peuvent ainsi être développés grâce à elle.

APA, Harvard, Vancouver, ISO, and other styles

4

Zheng, Tianyu. "Periodic SIW lines with degenerate band edge for the excitation of giant resonances." Thesis, Sorbonne université, 2020. https://accesdistant.sorbonne-universite.fr/login?url=http://theses-intra.upmc.fr/modules/resources/download/theses/2020SORUS087.pdf.

Full text

Abstract:

Dans cette thèse, nous décrivons la conception de guides d'onde intégrés au substrat (substrate integrated substrates, SIW) qui supportent des dégénérescences du quatrième ordre en bord de bandes interdites du diagramme de Brillouin (degenerate band edge, DBE). Le DBE conduit à des « résonances géantes » et à résonateurs à fort facteur de qualité. Le choix de la technologie SIW peut permettre l'utilisation du concept DBE dans les circuits intégrés hyperfréquences et aux ondes millimétriques. Les applications de ce concept sont nombreuses : résonateurs à fort facteur de qualité, oscillateurs robustes aux charges externes, capteurs à directivité et sensibilité élevées. Ici nous caractérisons un type de cellules élémentaires qui permet de concevoir un point DBE après une analyse de plusieurs types de cellules. Sur la base de ces résultats, plusieurs conceptions de SIW qui supportent une DBE sont présentées. On considère l'influence des pertes, des perturbations géométriques et l’effet dû à la troncature de la ligne périodique. Les caractéristiques DBE typiques, telles que l'amplification du champ et une forte augmentation du facteur Q et du retard de groupe par rapport au nombre de cellules sont observées dans un résonateur tronqué, dans des situations sans perte et avec perte. Des transitions nécessaires pour alimenter les lignes SIWs sont conçues et permettent d’effectuer les mesures de prototypes qui valident pleinement les analyses théoriques. Enfin, la procédure de conception est également appliquée à un guide d'ondes intégré multicouche, particulièrement adapté aux applications à ondes millimétrique, montrant la versatilité de la méthodologie proposée In this thesis, we describe the synthesis of periodic substrate-integrated waveguide (SIW) supporting degenerate band edge (DBE) points. The DBE point is a special fourth-order degenerate point encountered at the edge of the stopband in a periodic structure, which leads to field enhancement and high-Q resonances. The choice of SIW technology can lead to the use of the DBE concept in microwave and mm-wave integrated circuits, given the easy fabrication, low profile and low-cost features of this technology. Applications of this concept will be oscillators having low threshold currents and being robust to external loading, and sensors with high directivity and sensitivity. Conditions for the design of a unit cell providing a DBE point are given after an analysis of several kinds of unit cells. Based on these guidelines, several SIWs-DBE designs are presented. The influence of losses, of geometrical perturbations, and of truncation are considered. Typical DBE characteristics, such as field enhancement and a steep increase of Q factor and group delay vs. the number of cells in a truncated resonator are observed in lossless and lossy situations. Feeding transitions are designed to feed the SIWs-DBE lines and to perform measurements which fully validate the theoretical analyses. Finally, the design procedure is also applied to a multilayer integrated waveguide, particularly suitable for integrated millimeter-wave applications, showing the versatility of the proposed methodology

APA, Harvard, Vancouver, ISO, and other styles

5

Zhang, Jingwen. "Système antennaire millimétrique actif bas coût basé sur la technologie guide d’onde intégré au substrat creux pour application de télécommunication satellite." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT002.

Full text

Abstract:

La technologie des guides d’ondes et celle des circuits imprimés (PCB en anglais) constituent deux jalons dans l’histoire de l’ingénierie des micro-ondes. Les guides d’ondes sont à l’origine de différents types de dispositifs passifs tels que les antennes ou les filtres alors que la technologie des PCB a permis d’intégrer les composants actifs tels que les amplificateurs ou les mélangeurs sur de petits volumes. Les composants passifs basés sur les guides d’ondes présentent des avantages tels que de faibles pertes d’insertion, une capacité de tenue en puissance élevée et un blindage intrinsèque. La technologie des guides d’ondes intégrés au substrat (SIW en anglais) proposée dans les années 2000 a réduit la taille des guides d’ondes volumiques en combinant deux technologies : les guides d’ondes métalliques et les PCBs. Elle permet d’obtenir des pertes d’insertion relativement faibles, un blindage intrinsèque et de faibles dimensions. Le SIW simplifie l’intégration des dispositifs passifs basés sur des guides d’ondes avec les dispositifs actifs sur PCB. Afin d’optimiser ses performances, la technologie SIW a évolué avec l’introduction du guide d’ondes intégré au substrat rempli d’air (AFSIW en anglais). La cavité d’air à l’intérieur de l’AFSIW permet de réduire considérablement les pertes diélectriques. L’AFSIW a alors été appliquée à la conception de dispositifs passifs tels que des filtres, antennes ou déphaseurs.Ces dispositifs sont conçus sur un plan unique et leurs interconnexions pour concevoir un système, tel qu’un émetteur ou récepteur radiofréquence (RF) nécessitant l’association de composants, se fait également sur le même plan. Toutefois, la structure multicouche de l’AFSIW offre de nouvelles possibilités de conceptions en utilisant ses couches inférieure et supérieure. Les composants peuvent être empilés et connectés par des transitions verticales. Le travail de cette thèse exploite la structure multicouche de l’AFSIW pour « verticaliser » un système. L’exploitation des couches inférieure et supérieure est étudiée d’une part pour la connexion de composants et d’autre part pour leur conception individuelle.Pour la connexion de composants, la plupart des transitions entre SIW, AFSIW et lignes micro ruban sont réalisées sur le même plan mais cela augmente considérablement la longueur des circuits. Au contraire, la transition entre la cavité de l’AFSIW et la ligne micro ruban proposée dans cette thèse peut être utilisée pour superposer des composants passifs et actifs sur le plan vertical en utilisant le substrat de la couche supérieure de l’AFSIW pour réduire le volume occupé.Pour la conception de composants, les couches inférieure et supérieure de l’AFSIW sont utiles pour réaliser des composants multi-cavités comme des filtres d’ordre élevé. Le couplage inter cavité d’un filtre se faisant classiquement sur le même plan, l’ordre du filtre augmentant, sa longueur augmente aussi. La transition entre cavités empilées proposé dans cette thèse offre une autre possibilité pour la conception de tels composants quand l’espace horizontal alloué serait insuffisant.L’objectif global de cette thèse est de fournir une nouvelle possibilité pour l’organisation spatiale d’un émetteur-récepteur RF. Afin de fournir une preuve de concept, la conception d’une antenne est aussi proposée permettant d’aboutir à un système comprenant l’ensemble : antenne, filtre et amplificateur. Chaque composant et cavités résonantes du filtre sont situés sur des couches différentes. Comparés à l’état de l’art où les composants sont connectés sur un même plan horizontal, les résultats obtenus démontrent la possibilité de connecter verticalement des composants. Ces deux approches de connexion de composants (exploitant le plan horizontal et vertical) offrent plus de liberté pour une utilisation optimale de l’espace 3D, particulièrement critique pour les communications spatiales en raison des contraintes sur le volume occupé dans les satellites Waveguide technology and printed circuit board (PCB) technology are two milestones in the engineering history of microwave technology. Waveguides are at the origin of different types of passive devices such as antennas or filters while PCB technology has made it possible to integrate today's active components such as amplifiers or mixers on very small volumes. Passive components based on waveguide technology have advantages such as low insertion losses, high power handling capability and auto-blind. Substrate-integrated waveguide (SIW) technology proposed in the early 2000s reduced the size of volume waveguides by combining two technologies: metallic waveguides and PCBs. It allows for relatively low insertion losses, auto-blind and small dimensions. The introduction of SIW technology simplifies the integration of passive waveguide-based devices with active PCB-based devices. To further optimize its performance, SIW technology has evolved with the introduction in 2014 of the air-filled substrate integrated waveguide (AFSIW). The cavity placed inside the AFSIW significantly reduces dielectric losses. Since 2014, this technology has been applied to the design of various passive devices such as filters, antennas or phase shifters.These devices are individually designed on a single plane and their connections to each other to design a system, such as a radio frequency transmitter or receiver which requires the association of several components, is also done on the same plane. However, the multilayer structure of AFSIW offers new possibilities for designing these systems using its lower and upper layers. Components can be stacked and connected using vertical transitions. The work of this thesis exploits the multilayer structure of AFSIW to “verticalize” a system. The use of the lower and upper layers is studied on the one hand for the connection of the different components of a system and on the other hand for the design of components individually.For connecting different components, most of the transitions between SIW, AFSIW and various microstrip lines are made on the same plane but this significantly increases the circuit length. On the contrary, the transition between the AFSIW cavity and the micro strip line proposed in this thesis can be used to achieve the superposition of passive and active components on the vertical plane using the substrate of the upper layer of the AFSIW allowing to reduce the occupied volume.For designing individual components, the bottom and top layers of AFSIW are useful for making multi-cavity components such as high-order filters. The coupling between each cavity of a filter classically taking place on the same plane, as the order of the filter increases, its length also increases. The transition between stacked cavities proposed in this thesis offers another possibility for the design of such components in the case where the allocated horizontal space is insufficient.The overall objective of this thesis is to provide a new possibility for the spatial organization of a radio frequency transceiver. In order to provide a proof of concept, the design of an antenna is also proposed in this thesis leading to a system comprising the assembly: antenna, filter and amplifier. Each component is located on a different layer and the filter's resonant cavities are also positioned on different layers. Compared to the state of the art where the components are connected on the same horizontal plane, the results obtained demonstrate the possibility of connecting components vertically. These two approaches to connecting components (exploiting both the horizontal and vertical plane) thus offer more degrees of freedom for optimal use of 3D space, which is particularly critical for spatial communications due to occupied volume constraints at satellite level

APA, Harvard, Vancouver, ISO, and other styles

6

Regard, Charles. "Qualification accélérée des composants SiP." Thesis, Bordeaux 1, 2010. http://www.theses.fr/2010BOR14097/document.

Full text

Abstract:

NXP Semiconductor à Caen ayant des compétences dans le développement destechnologies System in Package (SiP) et NXP Semiconductor à Eindhoven ayant unespécialité en qualification virtuelle, deux partenariats ont été mis en place pour réaliser uneétude sur la qualification accélérée des composants SiP. Une thèse orientée simulations a étéréalisée à l'université de Delft (Pays-Bas) par Xiaosong Ma et dirigée par Kaspar Jansen, enparallèle une thèse plus expérimentale a été réalisée avec l'université de Bordeaux 1 parCharles Regard, à Caen, et dirigée par Hélène Frémont. Ces deux thèses ont été effectuées enproche collaboration. Dans un premier temps, des véhicules de test ont été définisconjointement. Puis un ensemble de caractérisations des matériaux et de simulations a étémené à Delft, alors que des essais expérimentaux de qualification et des analyses dedéfaillance étaient menés à Caen. Tout au long de ces deux thèses, des échanges constants ontété entretenus afin de corréler les simulations par les expérimentations. Ce besoin industrield'étude sur la qualification des composants SiP vient de la très forte augmentation del'intégration des fonctions au sein des équipements mobiles. En effet la technologie SiPpermet de répondre dans des délais intéressants aux nécessités de miniaturisation imposéespar ces nouveaux développements.L'objectif de ce travail de thèse est donc de mettre en place des méthodes et destechniques pour optimiser la qualification des composants System in Package (SiP) NXP Semiconductor at Caen, which has System in Package (SiP) technologiesdevelopment competences and NXP Semiconductor at Eindhoven, which has virtualqualification specialization jointed to study fast reliability qualification of SiP products. Athesis focused on simulations started at TU Delft University (Netherlands) with Xiaosong Madirected by Kaspar Jansen and another thesis focused on experimentation started atBordeaux 1 University with Charles Regard directed by Hélène Frémont. These thesis werelead on close collaboration. In a first time, the tests vehicles were defined by both the PhDstudents. Then materials characterizations and simulations were performed at TU Delft, andexperimental qualification tests and physical analyses were performed in Caen. A long ofthese thesis, constant exchanges allowed to correlate simulations by experimentation. Thisindustrial need of SiP product qualification study is due to the strong increase of functionsintegration into mobile equipments. Thus the SiP technology allows to provide in relativeshort time miniaturized products imposed by the new developments.This thesis work's goal is to get methods and techniques to optimize System inPackage (SiP) reliability qualification

APA, Harvard, Vancouver, ISO, and other styles

7

Kargarrazi, Saleh. "High Temperature Bipolar SiC Power Integrated Circuits." Doctoral thesis, KTH, Integrerade komponenter och kretsar, 2017. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-201618.

Full text

Abstract:

In the recent decade, integrated electronics in wide bandgap semiconductor technologies such as Gallium Nitride (GaN) and Silicon Carbide (SiC) have been shown to be viable candidates in extreme environments (e.g high-temperature and high radiation). Such electronics have applications in down-hole drilling, automobile-, air- and space- industries. In this thesis, integrated circuits (ICs) in bipolar 4H-SiC for high-temperature power applications are explored. In particular, device modelling, circuit design, layout design, and measurements are discussed for a range of circuits including operational amplifiers, linear voltage regulators, drivers for power switches, and power converters with integrated control. The circuits were demonstrated and tested from 25 °C up to 500 °C. Circuit design in bipolar SiC technology involves challenges such as the fabrication process’ uncertainties and incomplete models of the devices. Furthermore, high temperature modelling of the integrated devices is needed for circuit design and simulation. From the circuit design viewpoint, techniques such as negative-feedback, temperature-insensitive biasing, buffering and Darlington stages, and amplifiers with fewer gain stages, were shown to be useful for high-temperature IC design in bipolar SiC. It is shown that the linear voltage regulator can be improved by using a tailored high-current lateral Darlington power device in the same fabrication process. This results in a high temperature high current power supply solution. Moreover, the drivers can be improved by design in order to provide higher voltage levels and peak currents for the power devices (bipolar and MOSFET based). In addition, a DC-DC converter with fully integrated hysteretic control is designed taking advantage of several sub-circuits such as operational amplifier, Schmitt trigger and driver for the power switch. This study is followed by preliminary experimental results for the converter and controller IC. QC 20170213

APA, Harvard, Vancouver, ISO, and other styles

8

Suvanam, Sethu Saveda. "Radiation Hardness of 4H-SiC Devices and Circuits." Doctoral thesis, KTH, Integrerade komponenter och kretsar, 2017. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-199907.

Full text

Abstract:

Advances in space and nuclear technologies are limited by the capabilities of the conventional silicon (Si) electronics. Hence, there is a need to explore materials beyond Si with enhanced properties to operate in extreme environments. In this regards, silicon carbide (4H-SiC), a wide bandgap semiconductor, provides suitable solutions. In this thesis, radiation effects of 4H-SiC bipolar devices, circuits and dielectrics for SiC are investigated under various radiation types. We have demonstrated for the first time the radiation hardness of 4H-SiC logic circuits exposed to extremely high doses (332 Mrad) of gamma radiation and protons. Comparisons with previously available literature show that our 4H-SiC bipolar junction transistor (BJT) is 2 orders of magnitude more tolerant under gamma radiation to existing Si-technology. 4H-SiC devices and circuits irradiated with 3 MeV protons show about one order of magnitude higher tolerance in comparison to Si. Numerical simulations of the device showed that the ionization is most influential in the degradation process by introducing interface states and oxide charges that lower the current gain. Due to the gain reduction of the BJT, the voltage reference of the logic circuit has been affected and this, in turn, degrades the voltage transfer characteristics of the OR-NOR gates. One of the key advantages of 4H-SiC over other wide bandgap materials is the possibility to thermally grow silicon oxide (SiO2) and process device in line with advanced silicon technology. However, there are still questions about the reliability of SiC/SiO2 interface under high power, high temperature and radiation rich environments. In this regard, aluminium oxide (Al2O3), a chemically and thermally stable dielectric, has been investigated. It has been shown that the surface cleaning treatment prior to deposition of a dielectric layer together with the post dielectric annealing has a crucial effect on interface and oxide quality. We have demonstrated a new method to evaluate the interface between dielectric/4H-SiC utilizing an optical free carrier absorption technique to quantitative measure the charge carrier trapping dynamics. The radiation hardness of Al2O3/4H-SiC is demonstrated and the data suggests that Al2O3 is better choice of dielectric for devices in radiation rich applications. QC 20170119

APA, Harvard, Vancouver, ISO, and other styles

9

Soong, Chia-Wei. "ELECTRICAL CHARACTERIZATION OF SiC JFET-BASED INTEGRATED CIRCUITS." Case Western Reserve University School of Graduate Studies / OhioLINK, 2014. http://rave.ohiolink.edu/etdc/view?acc_num=case1386674317.

Full text

APA, Harvard, Vancouver, ISO, and other styles

10

Barrera-Gonzalez, Claudia Patricia. "Variable swing optimal parallel links minimal power, maximal density for parallel links /." Access to citation, abstract and download form provided by ProQuest Information and Learning Company; downloadable PDF file, 120 p, 2009. http://proquest.umi.com/pqdweb?did=1818417501&sid=11&Fmt=2&clientId=8331&RQT=309&VName=PQD.

Full text

APA, Harvard, Vancouver, ISO, and other styles

11

Kimoto, Daiki. "Characterization and Modeling of SiC Integrated Circuits for Harsh Environment." Thesis, KTH, Skolan för informations- och kommunikationsteknik (ICT), 2017. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-223422.

Full text

Abstract:

Elektronik för extrema miljöer, som kan användas vid hög temperatur, hög strålning och omgivning med frätande gaser, har varit starkt önskvärd vid utforskning av rymden och övervakning av kärnreaktorer. Kiselkarbid (SiC) är en av kandidaterna inom material för extrema miljöer på grund av sin höga temperatur- och höga strålnings-tolerans. Syftet med denna avhandling är att karakterisera 4H-SiC MOSFETar vid hög temperatur och att konstruera SPICE modeller för 4H-SiC MOSFETar. MOSFET-transistorer karakteriserades till 500°C. Med användande av karaktäristik för en 4H-SiC NMOSFET med L/W = 10 µm / 50 µm, anpassades en SPICE LEVEL 2 kretsmodell. Modellen beskriver DC karakteristiska av 4H- SiC MOSFETar mellan 25ºC och 450ºC. Baserat på SPICE-kretsmodellen simulerades egenskaper för operationsförstärkare och digitala inverterar. Därutöver analyserades driften av pseudo-CMOS vid hög temperatur och principen för konstruktion av pseudo-CMOS föreslogs. Arean och utbytet (s.k. yield) av pseudo-CMOS integrerade kretsar uppskattades och det visar sig att SiC pseudo-CMOS integrerade kretsar kan använda mindre area än SiC CMOS integrerade kretsar. Harsh environment electronics, which can be operated at high-temperature, high-radiation, and corrosive gas environment, has been strongly desired in space exploration and monitoring of nuclear reactors. Silicon Carbide (SiC) is one of the candidates of materials for harsh environment electronics because of its high-temperature and high-radiation tolerance.‌ The objective of this thesis is to characterize 4H-SiC MOSFETs at high- temperature and to construct SPICE models of the 4H-SiC MOSFETs. The MOSFET devices were characterized up to 500ºC. Using the characteristic of a 4H-SiC NMOSFET with L/W = 10 µm/50 µm, a SPICE LEVEL 2 circuit model was constructed. This model describes the DC characteristic of the 4H-SiC MOSFETs in the range of 25 – 450ºC. Based on the SPICE circuit model, the characteristics of operational amplifiers and digital inverters were simulated. Furthermore, the operation of pseudo-CMOS at high-temperature was analyzed and the operation principle of pseudo-CMOS was suggested. The device area and yield of pseudo-CMOS integrated circuits were estimated and it is shown that SiC pseudo-CMOS integrated circuits can use less area than SiC CMOS integrated circuits.

APA, Harvard, Vancouver, ISO, and other styles

12

Qi, Feng. "Peripheral Circuits Study for High Temperature Inverters Using SiC MOSFETs." The Ohio State University, 2016. http://rave.ohiolink.edu/etdc/view?acc_num=osu1460991531.

Full text

APA, Harvard, Vancouver, ISO, and other styles

13

Rajgopal, Srihari. "FABRICATION AND CHARACTERIZATION OF 4H-SiC JFET-BASED INTEGRATED CIRCUITS." Case Western Reserve University School of Graduate Studies / OhioLINK, 2019. http://rave.ohiolink.edu/etdc/view?acc_num=case154350167704502.

Full text

APA, Harvard, Vancouver, ISO, and other styles

14

Ma, Thi Thuong Huyen. "Evaluation of DC supply protection for efficient energy delivery in low voltage applications." Thesis, Lyon, 2018. http://www.theses.fr/2018LYSE1055/document.

Full text

Abstract:

Actuellement, il y a une baisse du prix des ressources énergétiques distribuées, en particulier l'énergie solaire photovoltaïque, conduisant à la croissance significative de leur capacité d'installation dans de nombreux pays. D'autre part, les politiques encourageant l'efficacité énergétique ont favorisé le développement de charges DC dans les zones domestiques, telles que l'éclairage LED, les ordinateurs,, les téléphones, les téléviseurs, les moteurs DC efficaces et les véhicules électriques. Grace à ce changement, le système de distribution de microgrid DC devient plus attractive que le système de distribution à courant alternatif traditionnel. Les avantages principaux du microgrid DC sont l'efficacité énergétique plus élevée, plus facile à intégrer avec les sources d'énergie distribuées et le système de stockage. Alors que de nombreuses recherches se concentrent sur les stratégies de contrôle et la gestion de l'énergie dans le microgrid DC, sa protection reçoit une attention insuffisante et un manque de réglementation et d'expériences. La protection dans les réseaux DC est plus difficile que dans le réseau AC en raison de l'arc continu, de la valeur plus élevée du courant de courtcircuit et du taux de défaut de montée. En outre, dans les réseaux distribués à courant continu sont composés de nombreux dispositifs de commutation électroniques et semi-conducteurs, qui ne supportent le courant de défaut que quelques dizaines de microsecondes. Les disjoncteurs mécaniques, qui ont un temps de réponse de quelques dizaines de millisecondes, ne semblent pas satisfaire aux exigences de sécurité du microréseau à courant continu. L'absence d'un dispositif de protection efficace constitue un obstacle au développement du microgrid DC dans le système distribué. Cette thèse propose un disjoncteur DC auto-alimenté à courant continu utilisant normalement JFET SiC, qui offre un excellent dispositif de protection pour les microgrids DC grâce à son temps de réponse rapide et ses faibles pertes à l'état passant. La conception du disjoncteur DC à semi-conducteurs vise à répondre à deux objectifs: temps de réponse rapide et fiabilité. Les spécifications conçues et les énergies critiques qui entraînent la destruction du disjoncteur sont identifiées sur la base des résultats mesurés d'un JFET populaire dans le commerce. Un pilote de protection très rapide et fiable basé sur une topologie à convertisseur flyback avant est utilisé pour générer une tension négative suffisante pour tourner et maintenir le JFET SiC. Le convertisseur sera activé chaque fois que le disjoncteur détecte des défauts de court-circuit en détectant la tension de drain-source de JFET et crée une tension négative s'applique à la porte de JFET. Pour éviter une défaillance de la porte par surtension au niveau de la grille du JFET, la tension de sortie du convertisseur de retour vers l'avant est régulée à l'aide de la mesure coté primaire. Les résultats expérimentaux sur le prototype du disjoncteur DC ont validé les principes de fonctionnement proposés et ont confirmé que le disjoncteur DC à semi-conducteurs proposé peut interrompre le défaut en 3 μs. D'un autre côté, un modèle du JFET normalement activé dans l'environnement Matlab/Simulink est construit pour étudier les comportements du SSCB pendant une durée de court-circuit. L'accord entre la simulation et les résultats expérimentaux confirment que ce modèle JFET peut être utilisé pour simuler le fonctionnement d'un disjoncteur DC et dans l'étude du fonctionnement du microgrid DC pendant le processus de défaut et de compensation Currently, there is a drop in the price of distributed energy resources, especially solar PVs, which leads to a significant growth of the installed capacities in many countries. On the other hand, policies encouraging energy efficiency have promoted the development of DC loads in domestic areas, such as LEDs lighting, computers, telephones, televisions, efficient DC motors and electric vehicles. Corresponding to these changes in sources and loads, DC microgrid distribution system becomes more attractive than the traditional AC distribution system. The main advantages of the DC microgrid are higher energy efficiency, easier in integrating with distributed energy sources and storage systems. While many studies concentrate on the control strategies and energy management in the DC microgrid, the protection still receives inadequate attention and lack of regulations and experiences. Protection in DC grids is more complex than AC grids due to the continuous arc, higher short circuit current value and fault rate of rising. Furthermore, the DC distributed grids are composed of many electronic and semiconductor switching devices, which only sustain the fault currents of some tens of microseconds. Mechanical circuit breakers, which have a response time in tens of milliseconds, seem not to meet the safety requirement of DC microgrids. The lack of effective protection devices is a barrier to the development of DC microgrids in the distributed systems. This thesis proposes a self-power solid state DC circuit breaker using normally-on SiC JFET, which offers a great protection device for DC microgrids due to its fast response time and low on-state losses. The design of the solid state DC circuit breaker aims to meet two objectives: fast response time and high reliability. The designed specifications and critical energies that result in the destruction of the circuit breaker are identified on the basis of the experiments of a commercial normally-on JFET. In addition, a very fast and reliable protection driver based on a forward-flyback converter topology is employed to generate a sufficient negative voltage to turn and hold off the SiC JFET. The converter will be activated whenever short-circuit faults are detected by sensing the drain-source voltage, then creating a negative voltage applied to the gate of JFET. To avoid gate failure by overvoltage at the gate of JFET, the output voltage of the forward-flyback converter is regulated using Primary Side Sensing technique. Experimental results validated the working principle of the proposed solid state DC circuit breaker with fault clearing time less than 3 μs. Additionally, a model of the normally-on JFET in Matlab/Simulink environment is built for exploring the behaviors of the solid-state DC circuit breaker during short-circuit faults. The agreement between the simulation and experimental results confirms that this JFET model can be appropriately used for the investigation of solid state DC circuit breaker operations and DC microgrids in general during fault evens and clearing fault processes

APA, Harvard, Vancouver, ISO, and other styles

15

Alexandru, Mihaela. "4H-SiC Integrated circuits for high temperature and harsh environment applications." Doctoral thesis, Universitat Politècnica de Catalunya, 2013. http://hdl.handle.net/10803/129635.

Full text

Abstract:

Silicon Carbide (SiC) has received a special attention in the last decades thanks to its superior electrical, mechanical and chemical proprieties. SiC is mostly used for applications where Silicon is limited, becoming a proper material for both unipolar and bipolar power device able to work under high power, high frequency and high temperature conditions. Aside from the outstanding theoretical and practical advantages still to be proved in SiC devices, the need for more accurate models for the design and optimization of these devices, along with the development of integrated circuits (ICs) on SiC is indispensable for the further success of modern power electronics. The design and development of SiC ICs has become a necessity since the high temperature operation of ICs is expected to enable important improvements in aerospace, automotive, energy production and other industrial systems. Due to the last impressive progresses in the manufacturing of high quality SiC substrates, the possibility of developing ICs applications is now feasible. SiC unipolar transistors, such as JFETs and MESFETs show a promising potential for digital ICs operating at high temperature and in harsh environments. The reported ICs on SiC have been realized so far with either a small number of elements, or with a low integration density. Therefore, this work demonstrates that by means of our SiC MESFET technology, multi-stage digital ICs fabrication containing a large number of 4H-SiC devices is feasible, accomplishing some of the most important ICs requirements. The ultimate objective is the development of SiC digital building blocks by transferring the Si CMOS topologies, hence demonstrating that the ICs SiC technology can be an important competitor of the Si ICs technology especially in application fields in which high temperature, high switching speed and harsh environment operations are required. The study starts with the current normally-on SiC MESFET CNM complete analysis of an already fabricated MESFET. It continues with the modeling and fabrication of a new planar-MESFET structure together with new epitaxial resistors specially suited for high temperature and high integration density. A novel device isolation technique never used on SiC before is approached. A fabrication process flow with three metal levels fully compatible with the CMOS technology is defined. An exhaustive experimental characterization at room and high temperature (300ºC) and Spice parameter extractions for both structures are performed. In order to design digital ICs on SiC with the previously developed devices, the current available topologies for normally-on transistors are discussed. The circuits design using Spice modeling, the process technology, the fabrication and the testing of the 4H-SiC MESFET elementary logic gates library at high temperature and high frequencies are performed. The MESFET logic gates behavior up to 300ºC is analyzed. Finally, this library has allowed us implementing complex multi-stage logic circuits with three metal levels and a process flow fully compatible with a CMOS technology. This study demonstrates that the development of important SiC digital blocks by transferring CMOS topologies (such as Master Slave Data Flip-Flop and Data-Reset Flip-Flop) is successfully achieved. Hence, demonstrating that our 4H-SiC MESFET technology enables the fabrication of mixed signal ICs capable to operate at high temperature (300ºC) and high frequencies (300kHz). We consider this study an important step ahead regarding the future ICs developments on SiC. Finally, experimental irradiations were performed on W-Schotthy diodes and mesa-MESFET devices (with the same Schottky gate than the planar SiC MESFET) in order to study their radiation hardness stability. The good radiation endurance of SiC Schottky-gate devices is proven. It is expected that the new developed devices with the same W-Schottky gate, to have a similar behavior in radiation rich environments.

APA, Harvard, Vancouver, ISO, and other styles

16

Ericson, Matthias, and Johan Silverudd. "Design of measurement circuits for SiC experiment : KTH student satellite MIST." Thesis, KTH, Skolan för informations- och kommunikationsteknik (ICT), 2016. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-191137.

Full text

Abstract:

SiC in Space is one of the experiments on KTH’s miniature satellite, MIST. The experiment carries out tests on bipolar junction transistors of silicon and silicon carbide. This thesis describes how the characteristics of a transistor can be measured using analog circuits. The presented circuit design will work as a prototype for the SiC in Space experiment. The prototype measures the base current, the collector current, the base-emitter voltage as well as the temperature of the transistor. This thesis describes how a test circuit may be designed. The selected design has been constructed in incremental steps, with each design choice explained. Different designs have been developed. The designs have been verified with simulations. We have also constructed and tested three different prototypes on breadboards and printed circuit boards. SiC in Space är ett av experimenten på KTHs miniatyrsatellit, MIST. Experimentet utför test på bipolära transistorer av kisel och kiselkarbid. Detta examensarbete förklarar hur transistorns karakteristik kan mätas med analoga kretsar. Den framtagna kretsdesignen kommer att fungera som en prototyp till SiC in Space-experimentet. Prototypen mäter basströmmen, kollektorströmmen, bas-emitter-spänningen samt temperaturen för transistorn. Detta examensarbete förklarar hur en testkrets kan designas. Den valda designen byggs i inkrementella steg, där varje designval förklaras. Olika designer har utvecklats. Designerna har verifierats genom simuleringar. Vi har också konstruerat och testat tre olika prototyper på kopplingsdäck och kretskort.

APA, Harvard, Vancouver, ISO, and other styles

17

Cameron, Thomas P. (Thomas Philip) Carleton University Dissertation Engineering Electrical. "Circuit factor compensation for saw filters using modal analysis." Ottawa, 1988.

Find full text

APA, Harvard, Vancouver, ISO, and other styles

18

Guo, Yu-yau. "Behavioral modeling and simulaitons [sic] of mixed-signal integrated circuits with process variations and physical defects /." View online ; access limited to URI, 2003. http://0-wwwlib.umi.com.helin.uri.edu/dissertations/dlnow/3115630.

Full text

APA, Harvard, Vancouver, ISO, and other styles

19

Iqbal, Muzammil. "Intrachip global communication evaluation of challenges and optical solutions /." Access to citation, abstract and download form provided by ProQuest Information and Learning Company; downloadable PDF file, 209 p, 2007. http://proquest.umi.com/pqdweb?did=1251904841&sid=2&Fmt=2&clientId=8331&RQT=309&VName=PQD.

Full text

APA, Harvard, Vancouver, ISO, and other styles

20

Peftitsis, Dimosthenis. "On Gate Drivers and Applications of Normally-ON SiC JFETs." Doctoral thesis, KTH, Elektrisk energiomvandling, 2013. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-122679.

Full text

Abstract:

In this thesis, various issues regarding normally-ON silicon carbide (SiC)Junction Field-Effect Transistors (JFETs) are treated. Silicon carbide powersemiconductor devices are able to operate at higher switching frequencies,higher efficiencies, and higher temperatures compared to silicon counterparts.From a system perspective, these three advantages of silicon carbide can determinethe three possible design directions: high efficiency, high switchingfrequency, and high temperature.The structure designs of the commercially-available SiC power transistorsalong with a variety of macroscopic characteristics are presented. Apart fromthe common design and performance problems, each of these devices suffersfrom different issues and challenges which must be dealt with in order to pavethe way for mass production. Moreover, the expected characteristics of thefuture silicon carbide devices are briefly discussed. The presented investigationreveals that, from the system point-of-view, the normally-ON JFET isone of the most challenging silicon carbide devices. There are basically twoJFET designs which were proposed during the last years and they are bothconsidered.The state-of-the-art gate driver for normally-ON SiC JFETs, which wasproposed a few years ago is briefly described. Using this gate driver, theswitching performance of both Junction Field-Effect Transistor designs wasexperimentally investigated.Considering the current development state of the available normally-ONSiC JFETs, the only way to reach higher current rating is to parallel-connecteither single-chip discrete devices or to build multichip modules. Four deviceparameters as well as the stray inductances of the circuit layout might affectthe feasibility of parallel connection. The static and dynamic performance ofvarious combinations of parallel-connected normally-ON JFETs were experimentallyinvestigated using two different gate-driver configurations.A self-powered gate driver for normally-ON SiC JFETs, which is basicallya circuit solution to the “normally-ON problem” is also shown. This gatedriver is both able to turn OFF the shoot-through current during the startupprocess, while it also supplies the steady-state power to the gate-drivecircuit. From experiments, it has been shown that in a half-bridge converterconsisting of normally-ON SiC JFETs, the shoot-through current is turnedOFF within approximately 20 μs.Last but not least, the potential benefits of employing normally-ON SiCJFETs in future power electronics applications is also presented. In particular,it has been shown that using normally-ON JFETs efficiencies equal 99.8% and99.6% might be achieved for a 350 MW modular multilevel converter and a40 kVA three-phase two-level voltage source converter, respectively.Conclusions and suggestions for future work are given in the last chapterof this thesis. I denna avhandling behandlas olika aspekter av normally–ON junction–field–effect–transistorer (JFETar) baserade på kiselkarbid (SiC). Effekthalvledarkomponenteri SiC kan arbeta vid högre switchfrekvens, högre verkningsgradoch högre temperatur än motsvarigheterna i kisel. Ur ett systemperspektivkan de tre nämnda fördelarna användas i omvandlarkonstruktionen för attuppnå antingen hög verkningsgrad, hög switchfrekvens eller hög temperaturtålighet.Såväl halvledarstrukturen som de makroskopiska egenskaperna för kommersiellttillgängliga SiC–transistorer presenteras. Bortsett från de vanligakonstruktions–och prestandaproblemen lider de olika komponenterna av ettantal tillkortakommanden som måste övervinnas för att bana väg för massproduktion.Även framtida SiC–komponenter diskuteras.Ur ett systemperspektiv är normally-ON JFETen en av de mest utmanandeSiC-komponenterna. De två varianter av denna komponent som varittillgängliga de senaste åren har båda avhandlats.State–of–the–art–drivdonet för normally-ON JFETar som presenteradesför några år sedan beskrivs i korthet. Med detta drivdon undersöks switchegenskapernaför båda JFET-typerna experimentellt.Vid beaktande av det aktuella utvecklingsstadiet av de tillgängliga normally–ON JFETarna i SiC, är det möjligt att uppnå höga märkströmmar endastom ett antal single–chip–komponenter parallellkopplas eller om multichipmodulerbyggs. Fyra komponentparametrar samt strö-induktanser för kretsenkan förutses påverka parallellkopplingen. De statiska och dynamiska egenskapernaför olika kombinationer av parallellkopplade normally-ON JFETarundersöks experimentellt med två olika gate–drivdonskonfigurationer.Ett självdrivande gate-drivdon för normally-ON JFETar presenteras också.Drivdonet är en kretslösning till “normally–ON–problemet”. Detta gatedrivdonkan både stänga av kortslutningsströmmen vid uppstart och tillhandahållaströmförsörjning vid normal drift. Med hjälp av en halvbrygga medkiselkarbidbaserade normally–ON JFETar har det visats att kortslutningsströmmenkan stängas av inom cirka 20 μs.Sist, men inte minst, presenteras de potentiella fördelarna med användningenav SiC-baserade normally-ON JFETar i framtida effektelektroniskatillämpningar. Speciellt visas att verkningsgrader av 99.8% respektive 99.5%kan uppnås i fallet av en 350 MW modular multilevel converter och i en40 kVA tvånivåväxelriktare. Sista kaplitet beskriver slutsatser och föreslagetframtida arbete. QC 20130527

APA, Harvard, Vancouver, ISO, and other styles

21

Regard, C. "Qualification accélérée des composants SiP." Phd thesis, Université Sciences et Technologies - Bordeaux I, 2010. http://tel.archives-ouvertes.fr/tel-00990883.

Full text

Abstract:

NXP Semiconductor à Caen ayant des compétences dans le développement destechnologies System in Package (SiP) et NXP Semiconductor à Eindhoven ayant unespécialité en qualification virtuelle, deux partenariats ont été mis en place pour réaliser uneétude sur la qualification accélérée des composants SiP. Une thèse orientée simulations a étéréalisée à l'université de Delft (Pays-Bas) par Xiaosong Ma et dirigée par Kaspar Jansen, enparallèle une thèse plus expérimentale a été réalisée avec l'université de Bordeaux 1 parCharles Regard, à Caen, et dirigée par Hélène Frémont. Ces deux thèses ont été effectuées enproche collaboration. Dans un premier temps, des véhicules de test ont été définisconjointement. Puis un ensemble de caractérisations des matériaux et de simulations a étémené à Delft, alors que des essais expérimentaux de qualification et des analyses dedéfaillance étaient menés à Caen. Tout au long de ces deux thèses, des échanges constants ontété entretenus afin de corréler les simulations par les expérimentations. Ce besoin industrield'étude sur la qualification des composants SiP vient de la très forte augmentation del'intégration des fonctions au sein des équipements mobiles. En effet la technologie SiPpermet de répondre dans des délais intéressants aux nécessités de miniaturisation imposéespar ces nouveaux développements.L'objectif de ce travail de thèse est donc de mettre en place des méthodes et destechniques pour optimiser la qualification des composants System in Package (SiP).

APA, Harvard, Vancouver, ISO, and other styles

22

Luo, Tien-ying. "Electrical and physical analysis of ultra-thin in-situ steam generated (ISSG) SiO₂ and nitride/oxide stacks for ULSI application /." Digital version accessible at:, 2000. http://wwwlib.umi.com/cr/utexas/main.

Full text

APA, Harvard, Vancouver, ISO, and other styles

23

Moulis, Sylvain. "Lithographie par division de pas de réseau pour les circuits logiques avancés." Thesis, Lyon, INSA, 2014. http://www.theses.fr/2014ISAL0111/document.

Full text

Abstract:

Aujourd'hui, les outils de lithographie utilisés dans l'industrie arrivent à leur limite de résolution en simple exposition. Pour continuer à diminuer les dimensions, il faut utiliser des techniques de double exposition, mais cela entraîne une explosion des coûts de fabrication. Cette thèse se focalise sur les aspects de modélisation de deux techniques, Sidewall Image Transfer et Directed Self-Assembly, qui sont pressenties pour permettre à l'industrie de continuer la réduction des dimensions des transistors, tout en minimisant les coûts Today, the lithographic tools used in industry came to their resolution limit in single patterning. In order to continue the reduction of dimensions, it is necessary to use double patterning, but this increase drastically the cost of manufacturing. This thesis focus on the modelisation aspects of two techniques, Sidewal Image Transfer and Directed Self-Assembly, that can help the industry continuing making transistors even smaller, while keeping the costs manageable

APA, Harvard, Vancouver, ISO, and other styles

24

Ciabatti, Ernesto. "Life-long genetic and functional access to neural circuits." Thesis, University of Cambridge, 2018. https://www.repository.cam.ac.uk/handle/1810/275645.

Full text

Abstract:

Network dynamics are thought to be the substrate of brain information processing and of mental representations. Moreover, network-wide dysfunctions are recognized to be at the core of several psychiatric and neurodegenerative disorders. Yet, our ability to target specific networks for functional or genetic manipulations remains limited. The development of monosynaptically-restricted Rabies virus, G-deleted Rabies virus (ΔG-Rabies), has greatly facilitated the anatomical investigation of neural circuits, revealing the network synaptic structure upstream of defined neuronal populations. However, the inherent cytotoxicity of the Rabies virus largely restrains its use to the mere structural characterisation of neural networks. To overcome this limitation, I generated novel tools that allow the manipulation of neural networks for the entire life of the animal, without affecting neuronal and circuit properties. I first developed a viral system obtained by engineering the Rabies virus genome to eliminate its cytotoxicity. This led to the generation of a Self-inactivating Rabies virus (SiR) that transcriptionally disappears from the infected neurons while leaving permanent genetic access to the traced network. I showed that SiR provides a virtually unlimited temporal window for the functional manipulation of neural circuits in vivo without adverse effects on neuronal physiology. To further expand our ways of intervening on neural networks function I then developed a completely virus-free system, named Genetically-Encoded TransSynaptic Shuttle (GETSS), which is the only specific genetically-encoded transsynaptic tracer to date. In this thesis, I established novel approaches that provide, for the first time, the functional and genetic access to traced network elements in vivo for the lifetime of the animal, with no cytotoxic effects, no changes in the electrophysiological properties of the traced neurons and no adverse effects on network function. This opens new horizons in the functional investigation of neural circuits and potentially represent the first approaches to experimentally monitor neural circuit remodelling in vivo.

APA, Harvard, Vancouver, ISO, and other styles

25

Ållebrand, Björn. "On SiC JFET converters : components, gate-drives and main-circuit considerations /." Stockholm, 2005. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-558.

Full text

APA, Harvard, Vancouver, ISO, and other styles

26

Ohn, Sungjae. "Circuits and Modulation Schemes to Achieve High Power-Density in SiC Grid-connected Converters." Diss., Virginia Tech, 2019. http://hdl.handle.net/10919/89550.

Full text

Abstract:

The emergence of silicon-carbide (SiC) devices has been a 'game changer' in the field of power electronics. With desirable material properties such as low-loss characteristics, high blocking voltage, and high junction temperature operation, they are expected to drastically increase the power density of power electronics systems. Recent state-of-the-art designs show the power density over 17 ; however, certain factors limit the power density to increase beyond this limit. In this dissertation, three key factors are selected to increase the power density of SiC-based grid-connected three-phase converters. Throughout this dissertation, the techniques and strategies to increase the power density of SiC three-phase converters were investigated. Firstly, a magnetic integration method was introduced for the coupled inductors in the interleaved three-phase converters. Due to limited current-capacity compared to the silicon insulated-gate bipolar transistors (Si-IGBTs), discrete SiC devices or SiC modules, operate in parallel to handle a large current. When three-phase inverters are paralleled, interleaving can be used, and coupled inductors are employed to limit the circulating current. In Chapter 2, the conventional integration method was extended to integrate three coupled inductors into two; one for differential-mode circulating current and the other for common-mode circulating current. By comparing with prior research work, a 20% reduction in size and weight is demonstrated. From Chapter 3 to Chapter 5, a full-SiC uninterruptible power supply (UPS) was investigated. With the high switching frequency and fast switching dynamics of SiC devices, strategies on electromagnetic inference become more important, compared to Si-IGBT based inverters. Chapter 3 focuses on a common-mode equivalent circuit model for a topology and pulse width modulation (PWM) scheme selection, to set a noise mitigation strategy in the design phase. A three terminal common-mode electromagnetic interference (EMI) model is proposed, which predicts the impact of the dc-dc stage and a large battery-rack on the output CM noise. Based on the model, severe deterioration of noise by the dc-dc stage and battery-rack can be predicted. Special attention was paid on the selection of the dc-dc stage's topology and the PWM scheme to minimize the impact. With the mitigation strategy, a maximum 16 dB reduction on CM EMI can be achieved for a wide frequency range. In Chapter 4, an active PWM scheme for a full-SiC three-level back-to-back converter was proposed. The PWM scheme targets the size reduction of two key components: dc-link capacitors and a common-mode EMI filter. The increase in switching frequency calls for a large common-mode EMI filter, and dc-link capacitors in the three-level topology may take a considerable portion in the total volume. To reduce the common-mode noise emission, different combinations of the voltage vectors are investigated to generate center-aligned single pulse common-mode voltage. By such an alignment of common-mode voltage with different vector combinations, noise cancellation between the rectifier and the inverter can be maximally utilized, while the balancing of neutral point voltage can be achieved by the transition between the combinations. Also, to reduce the size of the dc-link capacitor for the three-level back-to-back converter, a compensation algorithm for neutral point voltage unbalance was developed for both differential-mode voltage and the common-mode voltage of the ac-ac stage. The experimental results show a 4 dB reduction on CM EMI, which leads to a 30% reduction on the required CM inductance value. When a 10% variation of neutral point voltage can be handled, the dc-link capacitance can be reduced by 56%. In Chapter 5, a 20 kW full-SiC UPS prototype was built to demonstrate a possible size-reduction with the proposed PWM scheme, as well as a selection of topologies and PWM schemes based on the model. The power density and efficiency are compared with the state-of-the-art Si-IGBT based UPSs. Chapter 6 seeks to improve power density by a change in a modulation method. Triangular conduction mode (TCM) operation of the three-level full-SiC inverter was investigated. The switching loss of SiC devices is reported to be concentrated on the turn-on instant. With zero-voltage turn-on of all switches, the switching frequency of a three-level three-phase SiC inverter can be drastically increased, compared to the hard-switching operation. This contributes to the size-reduction of the filter inductors and EMI filters. Based on the design to achieve a 99% peak efficiency, a comparison was made with a full-SiC three-level inverter, operating in continuous conduction mode (CCM), to verify the benefit of the soft switching scheme on the power density. A design procedure for an LCL filter of paralleled TCM inverters was developed. With 3.5 times high switching frequency, the total weight of the filter stage of the TCM inverter can be reduced by 15%, compared to that of the CCM inverter. Throughout this dissertation, techniques for size reduction of key components are introduced, including coupled inductors in parallel inverters, an EMI filter, dc-link capacitors, and the main boost inductor. From Chapter 2 to 5, the physical size or required value of these key components could be reduced by 20% to 56% by different schemes such as magnetic integration, EMI mitigation strategy through modeling, and an active PWM scheme. An optimization result for a full-SiC UPS showed a 40% decrease in the total volume, compared to the state-of-the-art Si-IGBT solution. Soft-switching modulation for SiC-based three-phase inverters can bring a significant increase in the switching frequency and has the potential to enhance power-density notably. A three-level three-phase full-SiC 40 kW PV inverter with TCM operation contributed to a 15% reduction on the filter weight. Doctor of Philosophy The power density of a power electronics system is regarded as an indicator of technological advances. The higher the power density of the power supply, the more power it can generate with the given volume and weight. The size requirement on power electronics has been driven towards tighter limits, as the dependency on electric energy increases with the electrification of transportation and the emergence of grid-connected renewable energy sources. However, the efficiency of a power electronics system is an essential factor and is regarded as a trade-off with the power density. The size of power electronics systems is largely impacted by its magnetic components for filtering, as well as its cooling system, such as a heatsink. Once the switching frequency of power semiconductors is increased to lower the burden on filtering, more loss is generated from filters and semiconductors, thus enlarging the size of the cooling system. Therefore, considering the efficiency has to be maintained at a reasonable value, the power density of Si-based converters appears to be saturated. With the emergence of wide-bandgap devices such as silicon carbide (SiC) or gallium nitride (GaN), the switching frequency of power devices can be significantly increased. This is a result of superior material properties, compared to Si-based power semiconductors. For grid-connected applications, SiC devices are adopted, due to the limitations of voltage ratings in GaN devices. Before commercial SiC devices were available, the power density of SiC- based three-phase inverters was expected to go over 20 𝑘𝑊 𝑑𝑚3 ⁄ . However, the state-of-the art designs shows the power density around 3 ~ 4 𝑘𝑊 𝑑𝑚3 ⁄ , and at most 17 𝑘𝑊 𝑑𝑚3 ⁄ . The SiC devices could increase the power density, but they have not reached the level expected. The adoption of SiC devices with faster switching was not a panacea for power density improvement. This dissertation starts with an analysis of the factors that prevent power density improvement of SiC-based, grid-connected, three-phase inverters. Three factors were identified: a limited increase in the switching frequency, large high-frequency noise generation to be filtered, and smaller but still significant magnetic components. Using a generic design procedure for three-phase inverters, each chapter seeks to frame a strategy and develop techniques to enhance the power density. For smaller magnetic components, a magnetic integration scheme is proposed for paralleled ac-dc converters. To reduce the size of the noise filter, an accurate modeling approach was taken to predict the noise phenomena during the design phase. Also, a modulation scheme to minimize the noise generation of the ac-ac stage is proposed. The validity of the proposed technique was verified by a full-SiC three-phase uninterruptible power supply with optimized hardware design. Lastly, the benefit of soft-switching modulation, which leads to a significant increase in switching frequency, was analyzed. The hardware optimization procedure was developed and compared to hard-switched three-phase inverters.

APA, Harvard, Vancouver, ISO, and other styles

27

Noborio, Masato. "Fundamental Study on SiC Metal-Insulator-Semiconductor Devices for High-Voltage Power Integrated Circuits." 京都大学 (Kyoto University), 2009. http://hdl.handle.net/2433/78006.

Full text

APA, Harvard, Vancouver, ISO, and other styles

28

Phankong, Nathabhat. "Characterization of SiC Power Transistors for Power Conversion Circuits Based on C-V Measurement." 京都大学 (Kyoto University), 2010. http://hdl.handle.net/2433/126807.

Full text

APA, Harvard, Vancouver, ISO, and other styles

29

Patil, Amita C. "Silicon Carbide JFET Integrated Circuit Technology for High-Temperature Sensors." Cleveland, Ohio : Case Western Reserve University, 2009. http://rave.ohiolink.edu/etdc/view?acc_num=case1238786695.

Full text

APA, Harvard, Vancouver, ISO, and other styles

30

Barazi, Yazan. "Fast short-circuit protection for SiC MOSFETs in extreme short-circuit conditions by integrated functions in CMOS-ASIC technology." Thesis, Toulouse, INPT, 2020. http://www.theses.fr/2020INPT0091.

Full text

Abstract:

Les transistors de puissance grands gaps tels que les MOSFETs SiC et HEMT GaN repoussent les compromis classiques en électronique de puissance. Brièvement, des gains significatifs ont été démontrés par les transistors SiC et GaN: meilleurs rendements, couplés à une augmentation des densités de puissance offertes par la montée en fréquence de découpage. Les MOSFET SiC à haute tension présentent des spécificités telles qu'une faible tenue en court-circuit (SC) par rapport aux IGBT Si et un oxyde de grille aminci, et une tension de commande rapprochée grillesource élevée. La polarisation négative sur la grille à l'état bloqué crée un stress supplémentaire qui réduit la fiabilité du MOSFET SiC. La forte polarisation positive de la grille provoque un courant de saturation de drain important en cas de SC. Ainsi, cette technologie fait émerger des besoins spécifiques de surveillance et de protection ultra-rapides. Pour cela, le travail de cette thèse se focalise sur deux études pour surmonter ces contraintes toute en gardant un bon compromis de performances entre « niveau d’intégration technologique ‘CMS/ASIC-CMOS’–rapidité–robustesse ». La première, regroupe un ensemble de solutions nouvelles permettant une détection du courtcircuit sur le cycle de commutation, sur la base d'une architecture conventionnelle de commande rapprochée dite à 2 niveaux de tension. La deuxième étude est plus exploratoire et basée sur une nouvelle architecture de gate–driver, dite multi-niveaux, à faible niveau de stress pour le MOSFET SiC tout en maintenant les performances dynamiques. Les travaux portent tout d’abord sur l’environnement du SiC MOSFET, (caractérisation et propriétés de comportement en SC par simulations orientées "circuit" de type PLECS™ et LTSpice™), puis présentent une étude bibliographique sur les commandes rapprochées dites Gate Driver, une étude approfondie a été réalisée sur les court-circuits type I & II (Hard switch fault) (Fault under Load) ; regroupés dans un premier chapitre du manuscrit. Un banc de test réalisé antérieurement au sein du laboratoire, a permis de compléter et de valider l’étude d'analyse-simulation et de préparer des stimuli test pour l'étape de conception des nouvelles solutions. Inspirée par la méthode de Gate charge apparue pour les IGBTs en silicium et évoquée pour les MOSFETs SiC, cette première approche fait l'objet d'un travail de conception, de dimensionnement et de prototypage. Cette méthode de référence permet une détection de type HSF en moins de 200ns sous 0-600V avec des composants 1,2kV allant de 80 mOhm à 120mOhm. S'agissant des nouvelles méthodes de détection rapides et intégrées, les travaux de cette thèse se focalisent particulièrement sur la conception d’un circuit ASIC CMOS. Pour cela, la conception d’un gate driver adapté est essentiel. Un ASIC est conçu en technologie X-Fab XT-0,18μm SOICMOS sous Cadence™, et puis mis en boitier et assemblé sur PCB conçu pour les besoins de tests et adaptable au banc principal. La conception du gate driver a considéré de nombreuses fonctions (détection du SC, SSD Soft shut down, buffer segmenté, AMC Active Miller Clamp", …). Du point de vue de la détection du SC, les fonctions nouvelles de surveillance intégrées concernent la méthode de dérivation temporelle de VGS qui est basée sur une détection par un circuit dérivateur analogique RC sur la séquence de plateau avec deux variantes. Une deuxième méthode nouvelle partiellement intégrée dans l'ASIC a été conçu, non développé dans ce mémoire dans le but d’une valorisation. En marge de cette étude principale, une étude exploratoire a porté sur une nouvelle architecture modulaire de commande rapprochée à plusieurs niveaux de tension de polarisation tirant profit de l'isolation SOI et des transistors CMOS à basse tension pour piloter le MOSFETs SiC et améliorer leur fiabilité grâce à une sélection active et dynamique à plusieurs niveaux sur les séquences de commutation et les états marche/arrêt Wide bandgap power transistors such as SiC MOSFETs and HEMTs GaN push furthermore the classical compromises in power electronics. Briefly, significant gains have been demonstrated: better efficiency, coupled with an increase in power densities offered by the increase in switching frequency. HV SiC MOSFETs have specific features such as a low short-circuit SC withstand time capability compared to Si IGBTs and thinner gate oxide, and a high gate-to-source switching control voltage. The negative bias on the gate at the off-state creates additional stress which reduces the reliability of the SiC MOSFET. The high positive bias on the gate causes a large drain saturation current in the event of a SC. Thus, this technology gives rise to specific needs for ultrafast monitoring and protection. For this reason, the work of this thesis focuses on two studies to overcome these constraints, with the objective of reaching a good performance compromise between “CMS/ASIC-CMOS technological integration level-speed–robustness”. The first one, gathers a set of new solutions allowing a detection of the SC on the switching cycle, based on a conventional switch control architecture with two voltage levels. The second study is more exploratory and is based on a new gate-driver architecture, called multi-level, with low stress level for the SiC MOSFET while maintaining dynamic performances. The manuscript covers firstly the SiC MOSFET environment, (characterization and properties of SC behavior by simulation using PLECS and LTSpice software) and covers secondly a bibliographical study on the Gate drivers. And last, an in-depth study was carried out on SC type I & II (hard switch fault) (Fault under Load) and their respective detection circuits. A test bench, previously carried out in the laboratory, was used to complete and validate the analysis-simulation study and to prepare test stimuli for the design stage of new solutions. Inspired by the Gate charge method that appeared for Si IGBTs and evoked for SiC MOSFETs, this method has therefore been the subject of design, dimensioning and prototyping work, as a reference. This reference allows an HSF type detection in less than 200ns under 400V with 1.2kV components ranging from 80 to 120mOhm. Regarding new rapid and integrated detection methods, the work of this thesis focuses particularly on the design of a CMOS ASIC circuit. For this, the design of an adapted gate driver is essential. An ASIC is designed in X-Fab XT-0.18 SOICMOS technology under Cadence, and then packaged and assembled on a PCB. The PCB is designed for test needs and adaptable to the main bench. The design of the gate driver considered many functions (SC detection, SSD, segmented buffer, an "AMC", ...). From the SC detection point of view, the new integrated monitoring functions concern the VGS time derivative method which is based on a detection by an RC analog shunt circuit on the plateau sequence with two approaches: the first approach is based on a dip detection, i.e. the presence or not of the Miller plateau. The second approach is based on slope detection, i.e. the variability of the input capacitance of the power transistor under SC-HSF compared to normal operation. These methods are compared in the third chapter of the thesis, and demonstrate fault detection times between 40ns and 80ns, and preliminary robustness studies and critical cases are presented. A second new method is partially integrated in the ASIC, was designed. This method is not developed in the manuscript for valorization purposes. In addition to the main study, an exploratory study has focused on a modular architecture for close control at several bias voltage levels taking advantage of SOI isolation and low voltage CMOS transistors to drive SiC MOSFETs and improve their reliability through active and dynamic multi-level selection of switching sequences and on/off states

APA, Harvard, Vancouver, ISO, and other styles

31

Li, Xuebin. "Epitaxial graphene films on SiC : growth, characterization, and devices /." Diss., Atlanta, Ga. : Georgia Institute of Technology, 2008. http://hdl.handle.net/1853/24670.

Full text

Abstract:

Thesis (Ph.D.)--Physics, Georgia Institute of Technology, 2008. Committee Chair: de Heer, Walter; Committee Member: Chou, Mei-Yin; Committee Member: First, Phillip; Committee Member: Meindl, James; Committee Member: Orlando, Thomas

APA, Harvard, Vancouver, ISO, and other styles

32

André, Mikael, and Hannes Paulsson. "Design of microcontroller circuit and measurement software for SiC and MOREBAC experiment." Thesis, KTH, Skolan för informations- och kommunikationsteknik (ICT), 2016. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-188836.

Full text

Abstract:

This paper describes the development of an experiment to test the characteristics and functionality of Silicon Carbide (SiC) components in a space environment. The experiment is a part the "Miniature Student Satellite" (MIST) project, and the "Work on Venus" project, both situated at KTH, Stockholm, Sweden The paper primarily covers the development and implementation of the experiments microcontroller and its software, whilst the construction and development of the test circuit for the transistors is carried out at the same time by another team, and therefore described in a separate paper. A microcontroller is selected for this experiment after consideration is taken to both the Low Earth Orbit environment where the experiment will take place, end the power consumption restrictions due to the limited amount of power available at the satellite itself. The software on the microcontroller is then developed to read temperature and voltage input from the different transistors under test, and transform the input data to a readable format sent to the satellites On Board Computer, which can then communicate the readings to the Earth Base Station. Apart from the software of the SiC experiment, a similar software solution on a similar microcontroller is developed for another experiment called MOREBAC, which will be placed on the same satellite. The main difference between the MOREBAC project and SiC in Space will be the type of data read on the input, the number of inputs and the format of the package sent to the On Board Computer. The final stage of the work for this thesis is the design and construction of a Printed Circuit Board. The board contains the microcontroller and connected components, the transistors to be tested, as well as power supplying components, covered in yet another thesis work. Den här rapporten beskriver utvecklingen av ett experiment vars uppgift är att testa karaktäristiken och funktionaliteten hos Kiselkarbid(SiC)-komponenter i rymden. Experimentet, som går under namnet SiC in Space, är en del av "Minitature Student Satellite"-projektet (MIST), samt projektet "Working on Venus", vilka båda utförs på KTH, Stockholm, Sverige. Rapporten avhandlar huvudsakligen utvecklingen och implementationen av experimentets mikrokontroller samt den tillhörande mjukvaran, samtidigt som testkretsen för den transistor som undersökts utvecklades i ett annat projekt, och är således avhandlat i en annan rapport. En mikrokontroller valdes ut för projektet baserat både klimatet i "Low Earth Orbit" där satelliten kommer att befinna sig, samt de krav som ställdes på strömförbrukningen baserat på den begränsade strömförsörjningen på själva satelliten. Mjukvaran på mikrokontrollern utvecklades sedan för att avläsa temperaturvärden och spänningsnivåer vid testpunkter på transistorerna, för att sedan översätta denna data till ett läsbart format samt skicka den till satellitens omborddator, som i sin tur kan skicka datan till basstationen på jorden. Utöver den mjukvara som utvecklats till SiC in Space, utvecklades även en liknande lösning för ett annat experiment på satelliten, kallat MOREBAC. Den huvudsakliga skillnaden mellan de två mjukvarulösningarna är att de testpunkter som ska läsas av på MOREBAC skiljer sig både i antal och i utförande från de testpunkter som ska läsas på SiC in Space, samt det datapaket som sedan skickas till omborddatorn. Det slutgiltiga steget under detta projekt var sedan att designa och konstruera ett kretskort (PCB). Kretskortet innehåller både den mikrokontroller som avhandlas i denna rapport, transistorerna som ska testas, samt en strömförsörjningslösning som utvecklats i ytterligare ett parallellt projekt.

APA, Harvard, Vancouver, ISO, and other styles

33

Mogniotte, Jean-François. "Conception d'un circuit intégré en SiC appliqué aux convertisseur de moyenne puissance." Thesis, Lyon, INSA, 2014. http://www.theses.fr/2014ISAL0004/document.

Full text

Abstract:

L’émergence d’interrupteurs de puissance en SiC permet d’envisager des convertisseurs de puissance capables de fonctionner au sein des environnements sévères tels que la haute tension (> 10 kV ) et la haute température (> 300 °C). Aucune solution de commande spécifique à ces environnements n’existe pour le moment. Le développement de fonctions élémentaires en SiC (comparateur, oscillateur) est une étape préliminaire à la réalisation d’un premier démonstrateur. Plusieurs laboratoires ont développé des fonctions basées sur des transistors bipolaires, MOSFETs ou JFETs. Cependant les recherches ont principalement portées sur la conception de fonctions logiques et non sur l’intégration de drivers de puissance. Le laboratoire AMPERE (INSA de Lyon) et le Centre National de Microélectronique de Barcelone (Espagne) ont conçu un MESFET latéral double grille en SiC. Ce composant élémentaire sera à la base des différentes fonctions intégrées envisagées. L’objectif de ces recherches est la réalisation d’un convertisseur élévateur de tension "boost" monolithique et de sa commande en SiC. La démarche scientifique a consisté à définir dans un premier temps un modèle de simulation SPICE du MESFET SiC à partir de caractérisations électriques statique et dynamique. En se basant sur ce modèle, des circuits analogiques tels que des amplificateurs, oscillateurs, paires différentielles, trigger de Schmitt ont été conçus pour élaborer le circuit de commande (driver). La conception de ces fonctions s’avère complexe puisqu’il n’existe pas de MESFETs de type P et une polarisation négative de -15 V est nécessaire au blocage des MESFETs SiC. Une structure constituée d’un pont redresseur, d’un boost régulé avec sa commande basée sur ces différentes fonctions a été réalisée et simulée sous SPICE. L’ensemble de cette structure a été fabriqué au CNM de Barcelone sur un même substrat SiC semi-isolant. L’intégration des éléments passifs n’a pas été envisagée de façon monolithique (mais pourrait être considérée pour les inductances et capacités dans la mesure où les valeurs des composants intégrés sont compatibles avec les processus de réalisation). Le convertisseur a été dimensionné pour délivrer une de puissance de 2.2 W pour une surface de 0.27 cm2, soit 8.14 W/cm2. Les caractérisations électriques des différents composants latéraux (résistances, diodes, transistors) valident la conception, le dimensionnement et le procédé de fabrication de ces structures élémentaires, mais aussi de la majorité des fonctions analogiques. Les résultats obtenus permettent d’envisager la réalisation d’un driver monolithique de composants Grand Gap. La perspective des travaux porte désormais sur la réalisation complète du démonstrateur et sur l’étude de son comportement en environnement sévère notamment en haute température (> 300 °C). Des analyses des mécanismes de dégradation et de fiabilité des convertisseurs intégrés devront alors être envisagées The new SiC power switches is able to consider power converters, which could operate in harsh environments as in High Voltage (> 10kV) and High Temperature (> 300 °C). Currently, they are no specific solutions for controlling these devices in harsh environments. The development of elementary functions in SiC is a preliminary step toward the realization of a first demonstrator for these fields of applications. AMPERE laboratory (France) and the National Center of Microelectronic of Barcelona (Spain) have elaborated an elementary electrical compound, which is a lateral dual gate MESFET in Silicon Carbide (SiC). The purpose of this research is to conceive a monolithic power converter and its driver in SiC. The scientific approach has consisted of defining in a first time a SPICE model of the elementary MESFET from electric characterizations (fitting). Analog functions as : comparator, ring oscillator, Schmitt’s trigger . . . have been designed thanks to this SPICE’s model. A device based on a bridge rectifier, a regulated "boost" and its driver has been established and simulated with the SPICE Simulator. The converter has been sized for supplying 2.2 W for an area of 0.27 cm2. This device has been fabricated at CNM of Barcelona on semi-insulating SiC substrate. The electrical characterizations of the lateral compounds (resistors, diodes, MESFETs) checked the design, the "sizing" and the manufacturing process of these elementary devices and analog functions. The experimental results is able to considerer a monolithic driver in Wide Band Gap. The prospects of this research is now to realize a fully integrated power converter in SiC and study its behavior in harsh environments (especially in high temperature > 300 °C). Analysis of degradation mechanisms and reliability of the power converters would be so considerer in the future

APA, Harvard, Vancouver, ISO, and other styles

34

Moumen, Sabrine. "Etude de la robustesse de transistors JFET à base de SiC vis-à-vis de stress électriques." Phd thesis, École normale supérieure de Cachan - ENS Cachan, 2012. http://tel.archives-ouvertes.fr/tel-00744849.

Full text

Abstract:

Les travaux de cette thèse ont été menés dans le cadre d'une collaboration entre les laboratoires SATIE et LTN IFSTTAR. Ils portent principalement, sur l'étude de la robustesse des composants JFET SiC de puissance pour des applications de découpage à haute fréquence, forte puissance surfacique et à haute température lorsqu'ils sont soumis à des régimes extrêmes de fonctionnement. Les travaux présentés traitent également de façon plus générale l'étude de la durée de vie de packaging dédiés à ce type de composants et adaptés à la haute température pour des applications aéronautiques. La robustesse de différents lots des VJFETs SiC d'un fabricant particulier (SemiSouth) a été étudiée en régimes d'avalanche et de court circuit afin de déterminer les énergies que peuvent supporter ces composants dans ces modes de fonctionnement particuliers en cherchant notamment à quantifier la température du cristal et à mettre en évidence les mécanismes physiques à l'origine des défaillances. Nous avons ainsi également développé un modèle éléments finis thermique afin d'estimer la température de jonction du JFET SiC lors des régimes extrêmes pour chercher à relier l'apparition de la défaillance à la température. Finalement, nous décrivons des mécanismes physiques à l'origine des dégradations lors de la répétition de tels régimes extrêmes de fonctionnement expliquant à terme la destruction par vieillissement des transistors. Un substrat céramique à base de Si3N4 a été le support des études menées dans le cadre de cette thèse sur le packaging. Nous avons caractérisé les dégradations de ces substrats par des analyses acoustiques après vieillissement par cyclage thermique de forte amplitude. Un modèle thermomécanique a été développé afin d'estimer les contraintes mécaniques dans l'assemblage et valider les résultats expérimentaux obtenus. Enfin, nous avons également initiés des travaux de diagnostic thermique sur des puces JFET SiC, par des mesures d'impédance thermique pouvant être utilisées pour la détection de défauts de délaminage dans un assemblage de puissance.

APA, Harvard, Vancouver, ISO, and other styles

35

Zhu, Xingguang Williams John R. "Alternative growth and interface passivation techniques for SiO2 on 4H-SiC." Auburn, Ala, 2008. http://hdl.handle.net/10415/1494.

Full text

APA, Harvard, Vancouver, ISO, and other styles

36

Caleffo, Ricardo Caranicola. "Estudo e aplicação de guias de ondas integrados ao substrato em frequências de micro-ondas." Universidade de São Paulo, 2016. http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062016-075629/.

Full text

Abstract:

Esse trabalho de pesquisa apresenta um estudo detalhado sobre guias de ondas integrados ao substrato (SIW) operando em frequências de micro-ondas com base na teoria de guias de ondas retangulares (RWG). O estudo sobre guias SIW associa equações apresentadas na literatura e utiliza simulações eletromagnéticas para desenvolver um procedimento de projeto bem definido. É considerada a integração entre guias SIW e linhas de transmissão de microfita, projetando-se transições entre essas duas estruturas com o propósito de prover casamento de impedância e de viabilizar a caracterização em frequências de micro-ondas. São apresentadas considerações sobre processos de fabricação de circuitos SIW em substratos constituídos por laminados de alta frequência. Uma vez estabelecidos os procedimentos de fabricação e os critérios de projeto, a tecnologia SIW é aplicada ao projeto de três guias de ondas SIW nas bandas S e X, que foram fabricados empregando laminados de alta-frequência. Foram projetados dois filtros SIW passa-faixa empregando cavidades ressonantes e postes metálicos indutivos. Os dois filtros operam na frequência central de 10,61 GHz, sendo que um deles tem banda de passagem de 7,5%e é de 3ª ordem e o outro filtro tem banda de passagem de 15%, sendo de 5ª ordem. Foram realizadas comparações entre o desempenho simulado e experimental das estruturas SIW projetadas. Os resultados de simulações eletromagnéticas e experimentais demonstraram boa concordância. Os projetos em tecnologia SIW apresentados neste trabalho de pesquisa possuem perdas de retorno melhores que 10 dB na banda de operação e perdas por inserção de 1,0 dB a 1,5 dB. É apresentada a análise da sensibilidade do desempenho dos guias de ondas e filtros SIW projetados a desvios dimensionais típicos do processo de fabricação por microfresagem mecânica. Com os resultados experimentais e de simulação foi possível validar os procedimentos de projeto e de fabricação de circuitos SIW operando em frequências de micro-ondas. This research work presents a detailed study about substrate integrated waveguide (SIW) operating in microwave frequencies based on rectangular waveguides (RWG) theory. The study about SIW associates equations presented at the literature and uses electromagnetic simulations to develop a well-defined design procedure. Is considered the integration between substrate integrated waveguides and microstrip line, designing transitions between these two structures with the aim to provide impedance matching and make possible the characterization in microwave frequencies. Considerations are made about the manufacturing process of the SIW circuits on planar dielectric substrate. Once established a manufacturing process and a design procedure, the SIW technology is applied in three waveguides to operate in S and X bands. Was designed two band-pass filters with central frequency of 10,61 GHz, where one of them has band-pass of 7,5% and it is third order filter and the another one has band-pass of 15,0% and it is five order filter. Was made comparison between simulated results and experimental results for the all designed structures. The simulated results and the experimental results shown good agreement. The projects in SIW technology shown in this research work has return loss better than 10dB in the operation band and insertion loss between 1,0 dB and 1,5dB. Is shown a sensibility analysis of the waveguides and filters performance in SIW technology to evaluate the layout differences caused by manufacturing process. With the experimental results and simulation results was possible validate the design procedures and the manufacturing process of the SIW circuits operating in microwave frequencies.

APA, Harvard, Vancouver, ISO, and other styles

37

Aurangabadkar, Nilesh Kirti Kumar. "Simulations of analog circuit building blocks based on radiation and temperature-tolerant SIC JFET Technologies." Master's thesis, Mississippi State : Mississippi State University, 2003. http://library.msstate.edu/etd/show.asp?etd=etd-05162003-114102.

Full text

APA, Harvard, Vancouver, ISO, and other styles

38

Zhang, Mi. "Funtional [sic] characterization and theoretical modeling of the Caenorhadditis elegans egg-laying circuit." Diss., Connect to a 24 p. preview or request complete full text in PDF format. Access restricted to UC campuses, 2007. http://wwwlib.umi.com/cr/ucsd/fullcit?p3274829.

Full text

Abstract:

Thesis (Ph. D.)--University of California, San Diego and San Diego State University, 2007. Title from first page of PDF file (viewed March 27, 2008). Available via ProQuest Digital Dissertations. Vita. Includes bibliographical references (p. 93-102).

APA, Harvard, Vancouver, ISO, and other styles

39

Boige, François. "Caractérisation et modélisation électrothermique compacte étendue du MOSFET SiC en régime extrême de fonctionnement incluant ses modes de défaillance : application à la conception d'une protection intégrée au plus proche du circuit de commande." Thesis, Toulouse, INPT, 2019. http://www.theses.fr/2019INPT0084/document.

Full text

Abstract:

Le défi de la transition vers une énergie sans carbone passe, aujourd’hui, par un recours systématique à l’énergie électrique avec au centre des échanges l’électronique de puissance. Pour être à la hauteur des enjeux, l'électronique de puissance nécessite des composants de plusen plus performants pour permettre un haut niveau d'intégration, une haute efficacité énergétique et un haut niveau de fiabilité. Aujourd’hui, le transistor de puissance, du type MOSFET, en carbure de silicium (SiC) est une technologie de rupture permettant de répondre aux enjeux d’intégration et d’efficacité par un faible niveau de perte et une vitesse de commutation élevée. Cependant, leur fiabilité non maitrisée et leur faible robustesse aux régimes extrêmes du type court-circuit répétitifs freinent aujourd’hui leur pénétration dans les applications industrielles. Dans cette thèse, une étude poussée du comportement en court-circuit d'un ensemble exhaustif de composants commerciaux, décrivant toutes les variantes structurelles et technologiques en jeu, a été menée sur un banc de test spécifique développé durant la thèse, afin de quantifier leur tenue au courtcircuit. Cette étude a mis en lumière des propriétés à la fois génériques et singulières aux semiconducteurs en SiC déclinés en version MOSFET tel qu’un courant de fuite dynamique de grille et un mode de défaillance par un court-circuit grille-source amenant, dans certaines conditions d'usage et pour certaines structures de MOSFET, à un auto-blocage drain-source. Une recherchesystématique de la compréhension physique des phénomènes observés a été menée par une approche mêlant analyse technologique interne des composants défaillants et modélisation électrothermique fine. Une modélisation électrothermique compacte étendue à la prise en compte des modes de défaillance a été établie et implémentée dans un logiciel de type circuit. Ce modèle a été confronté à de très nombreux résultats expérimentaux sur toutes les séquences temporelles décrivant un cycle de court-circuit jusqu'à la défaillance. Ce modèle offre un support d'analyse intéressant et aussi une aide à la conception des circuits de protection. Ainsi, à titre d'application, un driver doté d'une partie de traitement numérique a été conçu et validé en mode de détection de plusieurs scénarii de court-circuit mais aussi potentiellement pour la détection de la dégradation de la grille du composant de puissance. D’autres travaux plus exploratoires ont aussi été menés en partenariat avec l’Université de Nottingham afin d’étudier l'impact de régimes de court-circuit impulsionnels répétés sur le vieillissement de puces en parallèle présentant des dispersions. La propagation d'un premier mode de défaillance issu d'un composant "faible" a aussi été étudiée. Ce travail ouvre la voie à la conception de convertisseurs intrinsèquement sûrs et disponibles en tirant parti des propriétés atypiques et originales des semi-conducteurs en SiC et du MOSFET en particulier Nowaday, the challenge of the transition to carbon-free energy involves a systematic use of electrical energy with power electronics at the heart of the exchanges. To meet the challenges, power electronics requires increasingly high-performance devices to provide a high level of integration, high efficiency and a high level of reliability. Today, the power transistor, of the MOSFET type, made of silicon carbide (SiC) is a breakthrough technology that allows us to meet the challenges of integration and efficiency through their low level of loss and high switching speed. However, their limited reliability and low robustness at extreme operating conditions such as repetitive short-circuits are now hindering their expansion in industrial applications. In this thesis, an in-depth study of the short-circuit behaviour of an exhaustive set of commercial devices, describing all the structural and technological variants involved, was carried out on a specific test bench developed during the thesis, in order to quantify their short-circuit resistance. This study highlighted both generic and singular properties of SiC semiconductors for every Mosfet version such as a dynamic gate leakage current and a failure mode by a short-circuit grid-source leading, under certain conditions of use and for certain Mosfet structures, to a self-blocking drain-source. A systematic research of the physical understanding of the observed mechanisms was carried out by an approach combining an internal technological analysis of the failed devices and a fine electrothermal modelling. A compact electrothermal modeling extended to failure mode consideration has been established and implemented in circuit software. This model was confronted with numerous experimental results describing a short-circuit cycle up to failure. This model offers an interesting analytical support and also helps the design of protection circuits. Thus, as an application, a driver equipped with a digital processing part has been designed and validated in detection mode for several short-circuit scenarios but also potentially for the detection of the degradation of the power component grid. Other more exploratory work has also been carried out in partnership with the University of Nottingham to study the impact of repeated pulse short-circuit regimes on the aging of parallel chips with dispersions. The propagation of a first failure mode from a "weak" device was also studied. This work paves the way for the design of intrinsically safe and available converters by taking advantage of the atypical and original properties of SiC semiconductors and Mosfet in particular

APA, Harvard, Vancouver, ISO, and other styles

40

Chen, Cheng. "Studies of SiC power devices potential in power electronics for avionic applications." Thesis, Université Paris-Saclay (ComUE), 2016. http://www.theses.fr/2016SACLN045.

Full text

Abstract:

Mes travaux de thèse dans les laboratoires SATIE de ENS de Cachan et Ampère de l’INSA de Lyon se sont déroulés dans le cadre du projet Gestion OptiMisée de l'Energie (GENOME) pour étudier le potentiel de certains composants de puissance (JFET, MOSFET et BJT) en carbure de silicium (SiC) dans des convertisseurs électroniques de puissance dédiés à des applications aéronautiques suite au développement de l'avion plus électrique. La première partie de mes travaux étudie la robustesse de MOSFET et BJT en SiC soumis à des régimes de court circuit. Pour les MSOFET SiC, en soumettant ces transistors à la répétition de plusieurs courts-circuits, nous observons une évolution du courant de fuite de grille qui semble être un bon indicateur de vieillissement. Nous définissons une énergie critique répétitive pour évaluer la robustesse à la répétition de plusieurs courts-circuits. Aucun effet significatif de la température ambiante n’a pu être mis en évidence sur la robustesse des MOSFET et BJT SiC sous contraintes de court-circuit. Pour les MOSFET, nous avons également constaté une élévation significative du courant de fuite de grille en augmentant de 600V à 750V la tension, ce qui se traduit également par une défaillance plus rapide. Après ouverture des boîtiers des MOSFET Rohm ayant présenté un court-circuit entre grille et source après défaillance, on remarque une fusion de la métallisation de source qui vient effectivement court-circuiter grille et source. Dans ce mode de défaillance particulier, le court-circuit entre grille et source auto-protège la puce en lui permettant de s’ouvrir.La deuxième partie de ce mémoire est consacrée à l’étude de JFET, MSOFET et BJT SiC en régime d’avalanche. Les JFET de SemiSouth et les BJT de Fairchild présentent une bonne robustesse à l’avalanche. Mais le test d'avalanche révèle la fragilité du MOSFET Rohm puisqu’il entre en défaillance avant d’entrer en régime d’avalanche. La défaillance du MOSFET Rohm et sa faible robustesse en régime d’avalanche sont liées à l’activation du transistor bipolaire parasite. Le courant d'avalanche n’est qu’une très faible partie du courant dans l’inductance et circule du drain/collecteur à la grille/base pour maintenir le transistor en régime linéaire. Une résistance de grille de forte valeur diminue efficacement le courant d'avalanche à travers la jonction drain-grille pour le JFET.La troisième partie concerne l’étude de la commutation de BJT SiC à très haute fréquence de découpage. Nous avons dans un premier temps cherché à valider des mesures de pertes par commutation. Après avoir vérifié l'exactitude de la méthode électrique par rapport à une méthode calorimétrique simplifiée, nous montrons que la méthode électrique est adaptée à l’estimation des pertes de commutation mais nécessite beaucoup d’attention. En raison de mobilité élevée des porteurs de charge dans le SiC, nous montrons que le BJT SiC ne nécessite pas l’utilisation de diode d’anti-saturation. Enfin, aucune variation significative des pertes de commutation n’a pu être constatée sur une plage de température ambiante variant de 25°C à 200°C.La quatrième partie concentre l’étude du comportement de MOSFET SiC sous contraintes HTRB (High Temperature Reverse Bias) et dans une application diode-less dans laquelle les transistors conduisent un courant inverse à travers le canal, exception faite de la phase de temps mort pendant laquelle c’est la diode de structure qui assurera la continuité du courant dans la charge. Les résultats montrent que la diode interne ne présente aucune dégradation significative lors de la conduction inverse des MOSFET. Le MOSFET Cree testé montre une dérive de la tension de seuil et une dégradation de l’oxyde de grille qui sont plus significatives lors des essais dans l’application diode-less que sous des tests HTRB. La dérive de la tension de seuil est probablement due au champ électrique intense régnant dans l’oxyde et aux pièges de charge dans l'oxyde de grille My PhD work in laboratories SATIE of ENS de Cachan and Ampère of INSA de Lyon is a part of project GEstioN OptiMisée de l’Energie (GENOME) to investigate the potential of some Silicon carbide (SiC) power devices (JFET, MOSFET and BJT) in power electronic converters dedicated to aeronautical applications for the development of more electric aircraft.The first part of my work investigates the robustness of MOSFET and SiC BJT subjected to short circuit. For SiC MOSFETs, under repetition of short-term short circuit, a gate leakage current seems to be an indicator of aging. We define repetitive critical energy to evaluate the robustness for repetition of short circuit. The effect of room temperature on the robustness of SiC MOSFET and BJT under short circuit stress is not evident. The capability of short circuit is not improved by reducing gate leakage current for MOSFET, while BJT shows a better robustness by limiting base current. For MSOFET, a significant increase in gate leakage current accelerates failure for DC voltage from 600V to 750V. After opening Rohm MOSFETs with a short circuit between gate and source after failure, the fusion of metallization is considered as the raison of failure. In this particular mode of failure, the short circuit between gate and source self-protects the chip and opens drain short current.The second part of the thesis is devoted to the study of SiC JFET, MSOFET and BJT in avalanche mode. The SemiSouth JFET and Fairchild BJT exhibit excellent robustness in the avalanche. On the contrary, the avalanche test reveals the fragility of Rohm MOSFET since it failed before entering avalanche mode. The failure of Rohm MOSFET and its low robustness in avalanche mode are related to the activation of parasitic bipolar transistor. The avalanche current is a very small part of the current in the inductor. It flows from the drain/collector to the gate/base to drive the transistor in linear mode. A high-value gate resistance effectively reduces the avalanche current through the drain-gate junction to the JFET.The third part of this thesis concerns the study of switching performance of SiC BJT at high switching frequency. We initially attempted to validate the switching loss measurements. After checking the accuracy of the electrical measurement compared to calorimetric measurement, electrical measurement is adopted for switching power losses but requires a lot of attention. Thanks to high carrier charge mobility of SiC material, SiC BJT does not require the use of anti-saturation diode. Finally, no significant variation in switching losses is observed over an ambient temperature range from 25°C to 200°C.The fourth part focuses on the study of SiC MOSFET behavior under HTB (High Temperature Reverse Bias) and in diode-less application in which the transistors conduct a reverse current through the channel, except for the dead time during which the body diode ensure the continuity of the current in the load. The results show that the body diode has no significant degradation when the reverse conduction of the MOSFET. Cree MOSFET under test shows a drift of the threshold voltage and a degradation of the gate oxide which are more significant during the tests in the diode-less application than under HTRB test. The drift of the threshold voltage is probably due to intense electric field in the oxide and the charge traps in the gate oxide

APA, Harvard, Vancouver, ISO, and other styles

41

Lin, Limin. "A study of gate dielectrics for wide-bandgap semiconductors GaN & SiC /." Click to view the E-thesis via HKUTO, 2007. http://sunzi.lib.hku.hk/hkuto/record/B3932252X.

Full text

APA, Harvard, Vancouver, ISO, and other styles

42

Lin, Limin, and 林立旻. "A study of gate dielectrics for wide-bandgap semiconductors: GaN & SiC." Thesis, The University of Hong Kong (Pokfulam, Hong Kong), 2007. http://hub.hku.hk/bib/B3932252X.

Full text

APA, Harvard, Vancouver, ISO, and other styles

43

Guédon, Florent Dominique. "Power converters with normally-on SiC JFETs." Thesis, University of Cambridge, 2012. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.610394.

Full text

APA, Harvard, Vancouver, ISO, and other styles

44

Wang, Li Kang. "Design of ultra-wideabnd [sic] bandpass filter with reconfigurable bandwidth and notch using microstrip and slotline structure." Thesis, University of Macau, 2017. http://umaclib3.umac.mo/record=b3691126.

Full text

APA, Harvard, Vancouver, ISO, and other styles

45

Niu, Shiqin. "Conception, optimisation et caractérisation d’un transistor à effet de champ haute tension en Carbure de Silicium." Thesis, Lyon, 2016. http://www.theses.fr/2016LYSEI136/document.

Full text

Abstract:

La thèse intitulée "Conception, caractérisation et optimisation d’un transistor à effet de champ haute tension en Carbure de Silicium (SiC) et de leur diode associée", s’est déroulée au sein du laboratoire AMPERE sous la direction du Prof. D. PLANSON. Des premiers démonstrateurs de JFET ont été réalisés. Le blocage du JFET n'est pas efficace, ceci étant lié aux difficultés de réalisation technologique. Le premier travail a consisté en leur caractérisation précise puis en leur simulation, en tenant compte des erreurs de processus de fabrication. Ensuite, un nouveau masque a été dessiné en tenant en compte des problèmes technologiques identifiés. Les performances électriques de la nouvelle génération du composant ont ainsi démontré une amélioration importante au niveau de la tenue en tension. Dans le même temps, de nouveaux problèmes se sont révélés, qu’il sera nécessaire de résoudre dans le cadre de travaux futurs. Par ailleurs, les aspects de tenue en court-circuit des JFETs en SiC commercialement disponibles ont été étudiés finement. Les simulations électrothermiques par TCAD ont révélé les modes de défaillances. Ceci a permis d'établir finalement des modèles physiques valables pour les JFETs en SiC Silicon carbide (SiC) has higher critical electric field for breakdown and lower intrinsic carrier concentration than silicon, which are very attractive for high power and high temperature power electric applications. In this thesis, a new 3.3kV/20A SiC-4H JFET is designed and fabricated for motor drive (330kW). This breakdown voltage is beyond the state of art of the commercial unipolar SiC devices. The first characterization shows that the breakdown voltage is lower (2.5kV) than its theoretical value. Also the on-state resistance is more important than expected. By means of finite element simulation the origins of the failure are identified and then verified by optical analysis. Hence, a new layout is designed followed by a new generation of SiC-4H JFET is fabricated. Test results show the 3.3kV JFET is developed successfully. Meanwhile, the electro-thermal mechanism in the SiC JFETs under short circuit is studied by means of TCAD simulation. The commercial 1200V SIT (USCi) and LV-JFET (Infineon) are used as sample. A hotspot inside the structures is observed. And the impact the bulk thickness and the canal doping on the short circuit capability of the devices are shown. The physical models validated by this study will be used on our 3.3kV once it is packaged

APA, Harvard, Vancouver, ISO, and other styles

46

Rosenkvist, Daniel, and Johan Eriksson. "Design and test of SiC circuit board for MIST satellite : KTH Student Satellite MIST." Thesis, KTH, Skolan för informations- och kommunikationsteknik (ICT), 2017. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-210666.

Full text

Abstract:

This paper describes work related to the “Miniature Student Satellite” (MIST) project and the ”SiC in Space” project, located at KTH, Stockholm, Sweden. The goal of the MIST project is to launch KTH’s first student satellite into space, carrying multiple scientific experiments where SiC in Space is included. This thesis contains a compilation of three MIST-related bachelor theses that were carried out at KTH in the spring of 2016, primarily consisting of constructing and testing circuits for power supply and measurements for the SiC in Space part of the satellite. A printed circuit board has been developed, which accommodates experiment circuits to evaluate the features and functionality of silicon carbide components in a space environment, and power the supply to the SiC in Space and the Piezo LEGS projects. The development includes designing, assembling and testing the PCB according to the MIST team’s demands and requirements. Emphasis has been laid on electrical safety to ensure that the design can not short circuit the satellite battery, as well as EMC considerations to minimize the EMI between different parts of the satellite. Final testing of the hardware has not been executed due to an ordering error and time shortage, wherefore the planned test protocol has been included for future work. Denna kandidatuppsats beskriver arbete relaterat till “Miniature Student Satellite” (MIST)-, samt SiC in Space-projekten, vid KTH, Stockholm, Sverige. MIST-projektets mål är att skicka KTH:s första studentsatellit till rymden, där SiC in Space är ett av flera medföljande vetenskapliga experiment. Detta projekt sammanställer tre examensarbeten relaterade till MIST som genomfördes vid KTH under våren 2016, huvudsakligen bestående av att konstruera och testa kretsar för strömförsörjning samt mätningar för SiC in Space-delen av satelliten. Ett kretskort som innehåller experimentkretsar för att utvärdera egenskaper och funktionalitet för komponenter av materialet kiselkarbid i en rymdmiljö, samt strömförsörjningskretsar till SiC in Space- och Piezo LEGS-projekten har utvecklats. Utvecklingen omfattar design, montering and testning av kretskortet enligt MIST-gruppens krav. Tonvikt har lagts på elsäkerhet för att säkerställa att designen inte kan kortsluta satellitens batteri, såväl som EMC för att minimera EMI mellan olika delar av satelliten. Slutgiltig testning av hårdvaran har ej kunnat genomföras på grund av tidsbrist beroende på ett beställningsfel. Därför har det planerade testprotokollet inkluderats för framtida arbete.

APA, Harvard, Vancouver, ISO, and other styles

47

Benčo, Tomáš. "Výpočet elektrodynamických sil působících na proudovodnou dráhu spínacího přístroje." Master's thesis, Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií, 2019. http://www.nusl.cz/ntk/nusl-399561.

Full text

Abstract:

The master thesis is focused on the calculation of electrodynamic forces acting on the contacts of the moulded case circuit breaker Siemens 3VA5 from OEZ Letohrad. This work is divided into ten chapters. In the introductory chapter it is described why it is important to deal with the calculation of the electrodynamic forces and the design of the current path. The second chapter describes the problem of the origin and effect of electrodynamic forces on individual parts of the electrical device. The third chapter describes the parameters, properties and design of the 3VA5 Siemens circuit breaker. The fourth chapter describes the Finite Element Methods. The fifth chapter describes how to create a 3D current path model in Solidworks. The sixth to ninth chapter is focused on the stationary calculation of moments in the program Ansys Maxwell by means of Magnetostatic Analysis and on the calculation of the total repulsive force between contacts with the influence of ferromagnetic materials. The last chapter is focused on dynamic calculation of moments and forces acting on contacts in a certain time interval.

APA, Harvard, Vancouver, ISO, and other styles

48

Kadri, Mohammed. "Formation à basse température et nouvelles techniques de caractérisations [sic] du disiliciure de tungstène WSi2." Grenoble 1, 1987. http://www.theses.fr/1987GRE10053.

Full text

Abstract:

Le disiliciure wsi::(2) pour la metallisation d'un circuit vlsi (contacts et lignes d'interconnexion) est forme a une temperature aussi basse que possible en utilisant la structure "sandwich" a-si: h(150 a)/w(110 a)/a-si: h(540 a)/c-si implantee par des ions a faible courant et a temperature ambiante. La concentration residuelle d'oxygene dans les couches de w et de a-si:h et a leur interface a une influence decisive sur la formation et la resistivite de wsi::(2). Les plus faibles temperatures de formation de wsi::(2) atteintes sont les plus basses, 550**(o)c apres recuit, 350**(o)c apres implantation de w puis recuit. Les resistivites sont aussi plus faible. Interet et sensibilite de la spectroscopie ir dans la caracterisation des impuretes

APA, Harvard, Vancouver, ISO, and other styles

49

Roblin, Christophe. "Simulation de circuits passifs R. F. : application à l'intégration monolithique d'un oscillateur Josephson à un récepteur hétérodyne SIS." Toulouse, ENSAE, 1992. http://www.theses.fr/1992ESAE0013.

Full text

Abstract:

La connaissance précise des caractéristiques des circuits passifs dans les structures MIC et MMIC est devenue aujourd'hui aussi importante que celles des composants actifs. Une méthode assez classique d'analyse des lignes de transmission à conducteurs et couches diélectriques multiples est présentée. Cette étude, restreinte au cadre de l'approche quasi statique, est fondée sur une analyse variationnelle dans le domaine spectral discret, associée à la méthode de la ligne de transmission transverse pour le calcul des fonctions de Green introduites. Ce travail, uniquement consacre à l'étude des caractéristiques linéiques des structures, c'est-à-dire dans une section transverse quelconque, est achevé par une analyse modale complète selon la direction de propagation et les éventuelles conditions terminales aux différents accès. Ces calculs, consistant en fait essentiellement en un problème aux valeurs propres, sont menés analytiquement aussi loin que possible au moyen d'un formalisme algébrique de matrices par blocs particulièrement bien adapté au problème; les impédances de mode ainsi que la matrice d'impédance sont obtenues en toute généralité; tous les paramètres de nouvelles structures à quatre et six conducteurs sont totalement explicites. Une structure totalement nouvelle à quatre conducteurs appelée isolateur galvanique, particulière dans son mode d'excitation, fait l'objet d'une étude séparée très détaillée dont les résultats sont confrontés à l'expérience. L'ensemble de ce travail est applique à la conception des circuits passifs radiofréquence d'un nouveau récepteur hétérodyne millimétrique, totalement monolithique, intégrant en particulier la fonction oscillateur local au moyen d'un oscillateur Josephson à fluxons. De par son encombrement réduit et sa faible consommation d'énergie, ce récepteur, réalisé en technologie supraconductrice planaire à couches minces, est en premier lieu destiné à la radioastronomie spatiale.

APA, Harvard, Vancouver, ISO, and other styles

50

Arenas, Daniel J. "Devices and materials for THz spectrosopy [sic] GHz CMOS circuits, periodic hole-arrays and high-frequency dielectric materials /." [Gainesville, Fla.] : University of Florida, 2009. http://purl.fcla.edu/fcla/etd/UFE0024735.

Full text

APA, Harvard, Vancouver, ISO, and other styles

Dissertations / Theses on the topic 'SIW Circuits'

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles