Academic literature on the topic 'Systèmes extensibles'

Le Cantu in paghjella est une pratique traditionnelle corse de chants polyphoniques, qui a été reconnue par l’UNESCO comme Patrimoine Culturel Immatériel (PCI) et inscrit en 2009 sur la Liste de Sauvegarde d’urgence. Le Cantu in paghjella, combinant trois registres vocaux masculins, représente un pilier de la culture corse et se chante a cappella dans diverses occasions festives, sociales et religieuses. Le principal objectif du projet I-Treasures est de développer une plate-forme ouverte et extensible pour fournir un accès aux ressources du PCI, permettre l’échange de connaissances entre chercheurs et contribuer à la transmission des savoir-faire rares des trésors humains vivants, par l’apprentissage de chants traditionnels, comme le Cantu in paghjella. Nous présentons dans cet article, le travail effectué avec les chanteurs sur la capture et la transmission de ce type de chant à plusieurs voix. Nous aborderons les technologies permettant de sauvegarder et de transmettre le chant polyphonique corse et comprenant une étude préalable à la mission de collectage afin de recueillir des témoignages pertinents des chanteurs traditionnels sur les différents aspects de leurs pratiques et techniques vocales. Il y sera fait une présentation sur l’utilisation de notre nouveau système de capture de données à l’aide d’un casque multi-capteurs qui permet l’enregistrement simultané de voix multiples et la synchronisation de données acoustiques et articulatoires. Nous verrons comment ce travail peut contribuer aux initiatives locales visant l’amélioration de l’accès aux données sonores, mais aussi aux mesures de sauvegarde d’urgence de l’UNESCO.

Les processeurs à jeu d'instructions spécifiques (ASIP) constituent un compromis entre les performances d'un circuit matériel dédié et la flexibilité d'un processeur programmable. Ces processeurs spécialisés peuvent être composés d'un processeur généraliste dont le jeu d'instructions est étendu par des instructions spécifiques à une ou plusieurs applications et qui sont exécutées sur une extension matérielle. On parle alors de processeurs extensibles. Si le coût de conception et de vérification de telles architectures est considérablement réduit en comparaison à une conception complète, la complexité est en partie reportée sur l'étape de compilation. En effet, le jeu d'instructions d'un processeur extensible est à la fois une entrée et une sortie du processus de compilation. Cette thèse propose plusieurs contributions pour guider le processus de conception de telles architectures à travers des techniques d'optimisations adaptées aux processeurs extensibles. La première de ces contributions consiste à sélectionner et à ordonnancer les instructions spécialisées VLIW en résolvant un unique problème d'optimisation de programmation par contraintes (CP). D'autre part, nous proposons une technique originale qui traite de l'interaction entre l'optimisation de code et l'extension de jeu d'instructions. Le principe est de transformer automatiquement le code original des nids de boucles d'un programme (à l'aide du modèle polyédrique) afin de sélectionner des instructions spécialisées vectorisables et dont les données temporaires, produites lors d'une itération de boucle, sont mémorisées sur l'extension matérielle du processeur.

Sur des Beaucoup de projets de recherches en système se basent machines virtuelles (VM) de type Java parce qu'elles offrent une meilleure sureté d'exécution et une facilité de développement en comparaison avec des environnements natifs. Cependant, développer une VM est une tâche difficile qui demande beaucoup de temps et de connaissances. Bien que les VMs partagent plusieurs points communs, comme un compilateur ou un ramasse miettes, l'opportunité de partager des projets communs n'a pas encore été exploitée dans le développement de VMs. Cette thèse décrit et évalue VMKit, une VM minimale qui exploite ce partage et facilite le développement de VMs de haut-niveau ainsi que l'expérimentation de nouveaux mécanismes de recherche. Nous avons utilisé VMKit pour développer deux VMs, une machine virtuelle Java, et une machine virtuelle. Net, ainsi qu'un nouveau mécanisme système qui offre une meilleure sécurité d'exécution dans le contexte d'architectures orientées service.

Les plaies chroniques restent un problème de santé important dans le monde. La compression de la jambe inférieure est un traitement efficace dans la prévention des maladies veineuses et lymphatiques, avec des résultats qui dépendent fortement du gradient de compression appliqué de bas en haut le long de la jambe. Un outil d'aide à la pose des bandes et au contrôle du maintien des niveaux de pressions dans le temps serait donc très utile pour améliorer l'efficacité du traitement. L'objectif de cette étude est donc de développer un "système de mesure embarqué" capable de détecter les pressions de contention et d'enregistrer automatiquement leur valeur en fonction du temps, à distance et sans fil de connexion. Ceci nécessite de mettre au point un capteur de pression souple et fin et un système électronique embarqué miniaturisé qui communiquera les valeurs mesurées à une station d'enregistrement. Ce travail a été réalisé au sein du Laboratoire de recherche et de conception (LRC) d'URGO à Chenôve du Laboratoire d'Electronique, d'Informatique et d'Images (LE2I - uMR 5158) de l'Université de Bourgogne. Il s'inscrit dans le cadre d'un projet de recherche européen associant des partenaires industriels et universitaires (CEA-Léti, Philips, Fraunhofer, etc.).Ce projet collaboratif, intitulé STELLA (STretchable ELectronic for Large area Applications) nous a permis de bénéficier de l'aide de tous nos partenaires. L'optimisation du capteur de pression représente l'avancée majeure de ce travail de thèse. En effet, le fait d'ajouter des éléments d'une certaine dureté à l'interface entre le capteur et la peau a permis d'améliorer les caractéristiques métrologiques liées à la mesure de pression en thérapie de compression. Cette réalisation a fait l'objet d'un dépôt d'une demande de brevet (FR0950147). Nos choix pour la réalisation du prototype final ont été détaillés dans ce mémoire de thèse. Ils ont été guidés par un cahier des charges fonctionnel établi en début de projet
Chronic wounds are a major health problem worldwide.The compression of the lower leg is an effective treatment in preventing venous and lymphatic disease, with results that depend strongly on the gradient of compression applied upward along the leg. A tool for laying tape and control the maintenance of pressure levels over time would be very useful to improve the effectiveness of treatment. The objective of this study is to develop a "board measurement system" capable of detecting pressure containment and automatically record their value over time, distance and wireless electrical connection. This requires to develop a pressure sensor thin and flexible and a miniaturized electronic system to communicate the values measured at a recording station. This work was performed at the Laboratoires Recherche et Conception (LRC) of URGO Chenôve and at the Laboratoire d'Electronique d'Informatique et d'Images (LE2I - UMR 5158) of the University of Burgundy. It is part of a European research project involving partners from industry and academia (CEA - LETI, Philips, Fraunhofer, etc.). This collaborative project, called STELLA (STretchable ELectronic for Large Area Applications) enabled us to benefit from the assistance of our partners. The optimization of the pressure sensor is the major breakthrough of this thesis. Indeed, the addition of elements of a certain hardness at the interface between the sensor and the skin has improved matrological characteristics related to the measurement of pressure in compression therapy. This achievement has been the subject of an application for a patent (FR0950147). Our choices for the realization of the final prototype were detailed in this thesis. They were guided by functional requirements established at the beginning of the project

Les applications parallèles sont de plus en plus complexes et, même si les environnements de développement s'améliorent, de plus en plus difficiles à mettre au point que ce soit du point de vue de leur correction ou, dans le cadre qui nous intéresse, de leurs performances. Un outil intéressant pour la mise au point des performances d'une application est la visualisation de son exécution. Le travail présenté dans ce mémoire porte sur l'étude, la conception et la réalisation d'un environnement interactif extensible de visualisation pour l'évaluation de performance de systèmes parallèles. Un tel environnement permet de reconstituer le comportement d'une application d'après des traces d'exécution et facilite, par le calcul et la présentation d'indices de performances, la compréhension de son fonctionnement et la détection de ses problèmes de performance. Nous commençons par préciser les concepts importants dans un environnement de visualisation et présentons ensuite l'état de l'art en la matière. Nous décrivons ensuite la conception et la réalisation de l'environnement Scope. Cet environnement est validé par rapport aux objectifs initiaux et son utilité est démontrée par l'étude de sessions d'évaluation de performance d'applications concrètes.

Le logiciel carte est de plus en plus conçu pour supporter des contraintes temps réel. Par exemple, dans les cartes Java SIM, l'application principale èst chargée de générer une clef cryptographique de session pour chaque unité de communication consommée faute de quoi l'infrastructure GSM rompt la communication. Actuellement, les systèmes d'exploitation pour carte à puce ne gèrent l'aspect temps réel qu'au cas par cas. Ils ne permettent pas aux applications <> de signifier des besoins en termes d'accès au microprocesseur, ceci pour des raisons de sécurité. Nous proposons une architecture logicielle embarquée autorisant le partage de la ressource microprocesseur entre les extensions de l'exo-noyau Camille. Cette architecture permet aux extensions de supporter des tâches temps réel au dessus de l'exo-noyau garantissant la disponibilité du microprocesseur. Nous avons montré les faiblesses des solutions initialement préconisées pour supporter du temps réel dans les exo-noyaux et nous proposons un moyen de faire collaborer les extensions sous la forme d'un partage d'une de leurs politiques d'ordonnancement et d'une mutualisation de leurs accès au microprocesseur. Nous avons mis en avant les propriétés fonctionnelles que nous attendons de ces ordonnanceurs collaboratifs et nous avons proposé une architecture distribuée permettant de charger ét de valider ces propriétés. Cette architecture de partage du microprocesseur a été validée expérimentalement dans CamilleRT.

XML est devenu le standard de représentation et d'échange de données sur Internet. Puisque Internet est un réseau public, les entreprises et organismes qui se servent de XML ont besoin de mécanismes de protection des données XML contre les accès non autorisés. C'est ainsi que plusieurs travaux se sont intéressés à la protection de XML. Ceux-ci peuvent être classés en deux grandes catégories, à savoir celles qui procèdent par matérialisation des vues et celles qui opèrent par réécriture des requêtes. Dans cette thèse, nous montrons les limites des approches qui procèdent par matérialisation des vues à travers le développement d'un prototype de base de données XML basé sur l'une de ces approches. Par la suite, nous proposons une technique de protection des documents XML par réécriture des requêtes. Nous prouvons sa correction et montrons qu'elle est plus efficace que les approches concurrentes. Enfin, nous étendons notre proposition afin de prendre en compte le contrôle des accès en écriture aux bases de données XML
XML has emerged as the de facto standard for representing and exchanging information on the Internet. As Internet is a public network, corporations and organizations which use XML need mechanisms to protect XML data against unauthorised access. Thus, several schemes for XML access control have been proposed. They can be classified in two major categories: views materialization and queries rewriting techniques. In this thesis, we point out the drawbacks of views materialization approaches through the development of a prototype of secured XML database based on one of those approaches. Afterwards, we propose a technique aimed at securing XML by means of queries rewriting. We prove its correctness and show that it is more efficient than competing works. Finally, we extend our proposal in order to controlling the updating of XML databases

Cette thèse traite de la migration de processus dans les systèmes massivement parallèles. L'intérêt d'une telle fonctionnalité est de permettre à un système d'exploitation une gestion efficace des ressources. Les critères de conception sont la transparence de la migration, la réduction des couts induits, et l'adéquation entre les algorithmes de migration et l'extensibilité des architectures cibles
La migration d'un processus vers un nouveau processeur nécessite la suspension du processus, le transfert de son contexte d'exécution et la reprise de l'exécution sur le nouveau processeur. De plus, les protocoles de communication et d'accès doivent être reconsidérés afin de tenir compte de la migration de processus. Pour ces différentes actions et selon les critères de conception retenus, de nouveaux algorithmes ont été proposes. La mise en œuvre de ces algorithmes dans le noyau de système ParX nous a permis de montrer que la réalisation d'un mécanisme de migration de processus dans un système massivement parallèle peut s'effectuer sans pénaliser les performances du système de façon significative
Enfin, nous avons proposé un algorithme de répartition de charge qui utilise la migration de processus. Compare à un algorithme uniquement fonde sur le placement des processus, les expérimentations effectuées montrent que notre algorithme améliore les temps de réponse du système grâce à la migration de processus. Cette amélioration est obtenue lorsque les temps d'exécution et d'inter-création des processus sont variables et le cout de migration négligeable par rapport à la durée d'exécution des processus

En réponse à la demande croissante de performance par une grande variété d’applications (exemples : modélisation financière, simulation sub-atomique, bio-informatique, etc.), les systèmes informatiques se complexifient et augmentent en taille (nombre de composants de calcul, mémoire et capacité de stockage). L’accroissement de la complexité de ces systèmes se traduit par une évolution de leur architecture vers une hétérogénéité des technologies de calcul et des modèles de programmation. La gestion harmonieuse de cette hétérogénéité, l’optimisation des ressources et la minimisation de la consommation constituent des défis techniques majeurs dans la conception des futurs systèmes informatiques.Cette thèse s’adresse à un domaine de cette complexité en se focalisant sur les sous-systèmes à mémoire partagée où l’ensemble des processeurs partagent un espace d’adressage commun. Les travaux porteront essentiellement sur l’implémentation d’un protocole de cohérence de cache et de consistance mémoire, sur une architecture extensible et sur la méthodologie de validation de cette implémentation.Dans notre approche, nous avons retenu les processeurs 64-bits d’ARM et des co-processeurs génériques (GPU, DSP, etc.) comme composants de calcul, les protocoles de mémoire partagée AMBA/ACE et AMBA/ACE-Lite ainsi que l’architecture associée « CoreLink CCN » comme solution de départ. La généralisation et la paramètrisation de cette architecture ainsi que sa validation dans l’environnement de simulation Gem5 constituent l’épine dorsale de cette thèse.Les résultats obtenus à la fin de la thèse, tendent à démontrer l’atteinte des objectifs fixés
In response to the growing demand for performance by a wide variety of applications (eg, financial modeling, sub-atomic simulation, bioinformatics, etc.), computer systems become more complex and increase in size (number of computing components, memory and storage capacity). The increased complexity of these systems results in a change in their architecture towards a heterogeneous computing technologies and programming models. The harmonious management of this heterogeneity, resource optimization and minimization of consumption are major technical challenges in the design of future computer systems.This thesis addresses a field of this complexity by focusing on shared memory subsystems where all processors share a common address space. Work will focus on the implementation of a cache coherence and memory consistency on an extensible architecture and methodology for validation of this implementation.In our approach, we selected processors 64-bit ARM and generic co-processor (GPU, DSP, etc.) as components of computing, shared memory protocols AMBA / ACE and AMBA / ACE-Lite and associated architecture "CoreLink CCN" as a starting solution. Generalization and parameterization of this architecture and its validation in the simulation environment GEM5 are the backbone of this thesis.The results at the end of the thesis, tend to demonstrate the achievement of objectives

Cette thèse décrit la conception et la mise en oeuvre d'un service de stockage fiable et extensible. Les travaux ont été faits dans le cadre de Sirac, un système réparti à objets persistants. L'objectif de Sirac est de fournir des services pour le support d'objets persistants répartis et pour la construction d'applications réparties. Les deux idées qui ont dirigé cette étude sont la souplesse des services offerts et la coopération entre les sous-systèmes. La souplesse, rendue possible par la conception modulaire du système, améliore les performances, étant donné que les applications doivent seulement payer le prix des services qu'elles utilisent. La coopération (par exemple entre le stockage et la pagination) permet aux différents modules de prendre des décisions en connaissance de cause. La thèse présente dans le second chapitre un état de l'art en trois parties. La première partie s'attache à étudier la manière dont un grand espace de stockage unique peut être présenté aux applications. La deuxième partie analyse la mise en oeuvre du stockage fiable en étudiant notamment différentes réalisations de l'atomicité. La troisième partie enfin montre comment ces deux aspects sont mariés dans les systèmes modernes. Dans le troisième chapitre, nous faisons un rapide tour d'horizon d'Arias et de ses différents sous-systèmes~: protection, cohérence, synchronisation et stockage. Au sein des différents services, nous distinguons d'un côté des modules génériques de bas niveau, et d'un autre côté des modules spécifiques aux applications. Les modules génériques mettent en oeuvre les mécanismes tandis que les modules spécifiques définissent la politique. Certains sous-systèmes sont toujours présents, comme la gestion de la cohérence et de la synchronisation, alors que d'autres, comme par exemple la gestion de la protection ou la gestion de la permanence, sont optionnels. Dans les quatrième et cinquième chapitres, nous nous concentrons sur le service de stockage. Le service générique de stockage est subdivisé en deux parties~: d'abord un gestionnaire de volume, qui assure la pérennité des données, et puis un service de journalisation, qui assure l'atomicité des transactions. Ce système a été mis en oeuvre au dessus d'AIX, et la coopération entre les différents modules s'appuie sur le mécanisme des streams. Les performances de notre système sont bonnes, et s'approchent des limites imposées par le matériel dans les cas favorables. Les projets futurs incluent la fourniture d'un vaste éventail de protocoles de journalisation spécifiques, le support de volumes dupliqués ainsi que l'optimisation du gestionnaire du volume.