To see the other types of publications on this topic, follow the link: Test en ligne.
Dissertations / Theses on the topic 'Test en ligne'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Test en ligne.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Abdelhay, Ahmad. "Test en ligne des systèmes digitaux linéaires." Grenoble INPG, 2001. http://www.theses.fr/2001INPG0023.
Full textAbstract:
Les systemes digitaux lineaires representent une classe importante des circuits utilises dans nombreuses applications critiques. Pour cela, le probleme du test en ligne des systemes digitaux lineaires est tres important car une erreur de donnees, pendant la periode de fonctionnement normal, peut entrainer de graves consequences. L'objet de ce travail est d'etudier une nouvelle approche de conception et d'integration des detecteurs de defauts en ligne pour les systemes digitaux lineaires. La methode proposee de detection concurrente (en ligne) de fautes est basee sur l'exploitation de la redondance analytique decrivant les relations entre les histoires des signaux d'entrees et de sorties du systeme sous test. Les algorithmes developpes garantissent aussi une detection robuste de fautes, c'est-a-dire une sensibilite maximale aux fautes et minimale au bruit (le bruit genere a l'interieur d'un systeme n'est pas considere comme fautes et doit etre tolere). Le circuit de test concurrent, calculant la relation de la redondance, d'un systeme digital lineaire sert comme indicateur d'erreur (fautes) car sa sortie est zero en l'absence de fautes et differente de zero en presence de fautes. Les circuits robustes et optimaux supplementaires requis pour l'implementation des testeurs (circuits de test) en ligne restent tres raisonnables en taille. A l'inverse des autres techniques de test traitant des cas specifiques des systemes et posant des conditions sur les conceptions a tester, la methode proposee est generale et applicable a tout systeme digital pourvu qu'il soit lineaire. Les parametres ainsi que la description vhdl du circuit robuste et optimal de test, pour chaque systeme digital lineaire, peuvent etre generes automatiquement par un outil dedie developpe au courant de la these. La generation se fait soit a partir de la description vhdl du systeme a tester soit a partir des parametres du systeme fournis directement a l'outil.
2
Marchal, Pierre Courtois Bernard. "Test en ligne du microprocesseur MC 68000 modélisation et programmes de test /." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00306726.
Full text
3
Potin, Olivier. "Techniques de BIST pour le test en ligne." Montpellier 2, 1999. http://www.theses.fr/1999MON20216.
Full textAbstract:
Dans les systemes electroniques actuels, une part importante de la conception de circuits integres est dediee au test de ces circuits. D'une maniere generale, on distingue deux techniques de test. L'une, dite hors ligne, s'applique pendant l'inactivite du circuit. L'autre, dite en ligne, permet de verifier le comportement du circuit pendant son fonctionnement. Or l'application de ces deux techniques a longtemps ete consideree de maniere distincte sans consideration de leur possible interaction. La combinaison de ces deux techniques augmente cependant l'efficacite du test en terme de detection de fautes, de temps de test, de diagnostique durant le premier chapitre, l'auteur degage les principales methodes existantes pour le test des circuits numeriques et analogiques pour les tests hors ligne et en ligne. Il met egalement en evidence l'interet de combiner les deux techniques de test. Dans le second chapitre, une methode dediee aux circuits numeriques a base d'unites arithmetiques et logiques est proposee. Elle permet a l'aide d'un additionneur reconfigurable de combiner les ressources du test en ligne et du test hors ligne. Cette structure montre l'efficacite de la combinaison des deux techniques en terme de probabilite de masquage de fautes lors du test hors ligne et de diminution du cout en surface. Le troisieme chapitre est consacre aux developpements de methodes de test pour les filtres analogiques lineaires. Dans un premier temps, ces methodes tirent parti de la bande de tolerance intrinseque du filtre analogique. Cette bande de tolerance permet alors de calculer un filtre numerique capable de tester en ligne les variations parametriques et les fautes catastrophiques. Dans un second temps, les ressources du filtre numerique sont utilisees afin de tester en mode hors ligne le filtre analogique. L'auteur met ainsi en evidence l'efficacite en terme de taux de couverture de fautes de la combinaison des tests en ligne et hors ligne.
4
Michel, Thierry. "Test en ligne des systèmes à base de microprocesseur." Phd thesis, Grenoble INPG, 1993. http://tel.archives-ouvertes.fr/tel-00343488.
Full textAbstract:
Cette thèse traite de la vérification en ligne, par des moyens matériels, du flot de contrôle d'un système a base de microprocesseur. Une technique de compaction est utilisée pour faciliter cette vérification (analyse de signature). La plupart des méthodes proposées jusqu'ici imposent une modification du programme d'application, afin d'introduire dans celui-ci des propriétés invariantes (la signature en chaque point de l'organigramme est indépendante des chemins préalablement parcourus). Les méthodes proposées ici, au contraire, ont comme caractéristique principale de ne pas modifier le programme vérifie et utilisent un dispositif de type processeur, disposant d'une mémoire locale, pour assurer l'invariance de la signature. Deux méthodes sont ainsi décrites. La première est facilement adaptable a différents microprocesseurs et présente une efficacité qui la place parmi les meilleures méthodes proposées jusqu'ici. La seconde methode a été dérivée de la première dans le but de diminuer la quantité d'informations nécessaire au test. Cette dernière methode a été implantée sur un prototype d'unité centrale d'automate programmable (avec la société télémécanique) et son efficacité a été évaluée par des expériences d'injection de fautes. Le cout d'implantation particulièrement faible dans le cas du prototype réalise peut permettre d'envisager une évolution de celui-ci vers un produit industriel
5
Michel, Thierry Leveugle Régis. "Test en ligne des systèmes à base de microprocesseur." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00343488.
Full text
6
Leveugle, Régis. "Analyse de signature et test en ligne intégré sur silicium." Grenoble INPG, 1990. http://www.theses.fr/1990INPG0014.
Full textAbstract:
Cette these propose des methodes de conception pour introduire des capacites de test en ligne dans des circuits integres sur silicium. La methode de test en ligne utilisee consiste a verifier un flot de controle par detection des chemins illegaux. Cette methode est appliquee a plusieurs niveaux d'abstraction, a savoir la verification du bon deroulement d'un programme d'application sur un systeme a base de microprocesseur, et la verification du bon fonctionnement du sequenceur interne d'un circuit. Pour faciliter ces verifications, deux techniques sont utilisees: la compaction par division polynomiale des donnees a verifier (respectivement, les codes des instructions du programme et les codes des etats du sequenceur) et l'insertion de proprietes invariantes sur la signature ainsi obtenue (la signature des donnees a verifier est, en chaque point de l'organigramme de controle, independante des chemins prealablement parcourus). L'implantation sur silicium de circuits complets a demontre que ces techniques de test en ligne entrainent un tres faible accroissement de la surface (5 a 10% en moyenne) et pratiquement aucune degradation des performances. Ce resultat est du a la prise en compte de la testabilite en ligne a un stade precoce de la conception. Les etudes de cas concernent une famille de microprocesseurs (16 a 32 bits) et un ensemble de sequenceurs concus selon ces methodes
7
Givel, Louis-Marie. "Test de systèmes temps réel à l’aide du forçage en ligne." Thesis, Ecole centrale de Nantes, 2016. http://www.theses.fr/2016ECDN0024.
Full textAbstract:
Les systèmes temps réel doivent répondre à des contraintes d’exactitude et de sureté de fonctionnement, ce qui nécessite de pouvoir les tester. Dans ces travaux de thèse, nous proposons une méthode permettant de forcer une exécution d’un système temps réel de manière à atteindre un état choisi. Cette technique peut permettre le test de systèmes temps réel dans des situations où l’état choisi pourrait être compliqué à atteindre en ne manipulant que les données d’entrée du système. Un exemple d’application pourrait être celui d’un état déclenchant un redondant, et dont l’exécution serait peu fréquente, mais que l’on souhaite néanmoins tester. Dans ce cas d’utilisation, il s’agit effectivement de l’injection de fautes dans le système. Cette solution est basée sur une analyse hors-ligne d’un ensemble de modèles comportementaux du système, utilisant le formalisme des structures de Kripke à durée. Les modèles du système sont issu d’une démarche IDM, et présentent le comportement des tâches du point de vue du système d’exploitation temps réel. À l’aide d’une paramétrisation, transformation et composition des modèles, nous effectuons une analyse paramétrée du réseau de Petri temporel résultant. Grâce au résultat de cette analyse, nous déterminons un ensemble de délais à ajouter à l’exécution du système afin de forcer le système à atteindre l’état choisi. En utilisant un modèle embarqué des différentes tâches, et par le biais d’un contrôleur intégré au système d’exploitation temps réel, nous effectuons le forçage en ligne du système afin de permettre l’atteinte de l’état choisi, et éventuellement le test de l’exécution découlant de cet état. Ce travail de thèse détaille les formalismes utilisés pour modéliser l’application, la manière dont ils sont modifiés et analysés pour obtenir les délais d’exécution, ainsi que l’implémentation dans un système d’exploitation temps réel : TrampolineRTOS<br>Real-time systems must conform to requirements of correctness and safety, which requires testing them. In this thesis, we propose a method that allows to force an execution of a real-time system so as to reach a chosen state. This technique can be used to test real-time systems in situations where the chosen state could be hard to reach when dealing with the input sequence of the system alone. One example of an application could be that of a state that triggers a redundancy mechanism when reached, the execution of which would be infrequent, but that still requires testing. In this use case, it is effectively fault injection in the system. This solution is based on an offline analysis of a set of behavioral models of the system, using the formalism of durational Kripke structures. The models of the system are obtained through a Model Driven Engineering approach, and present the behaviors of the tasks from the point of view of the real-time operating system. Using a parametrization, transformation and composition of the models, we perform a parametric analysis of the resulting Time Petri net. Thanks to the result of this analysis, we establish a set of delays to be added to the execution of the system so as to reach the chosen state. With the help of an embedded model of the different tasks of the system, and through the means of a controller embedded in the real-time operating system, we perform the runtime enforcement of the system so as to make it reach the chosen state, and possibly allow for testing the execution starting from this state. This thesis details the formalisms used to model the application, the way in which the models are modified and analyzed to obtain the execution delays, as well as the implementation in a real-time operating system: TrampolineRTOS
8
Delord, Xavier. "Test en ligne par analyse de signature : application aux processeurs RISC." Grenoble INPG, 1993. http://www.theses.fr/1993INPG0026.
Full textAbstract:
Cette these concerne le test en ligne de systemes a base de processeurs. Une nouvelle strategie de verification de flot de controle au niveau d'un programme d'application est proposee pour les processeurs risc. Comme la plupart des autres methodes, la technique presentee utilise une compaction d'information par division polynomiale. Les architectures risc sont etudiees afin de mettre en evidence les caracteristiques essentielles de l'execution pipelinee des instructions dans ces architectures. Un modele de pipeline, prenant en compte les branchements retardes et le deroulement des exceptions, est alors construit. La nouvelle strategie de test en ligne est deduite de ce modele. Cette technique est mise en uvre lors de la construction d'un moniteur destine au microprocesseur mc88100 de motorola. Cette application pratique montre le bien-fonde de la strategie proposee ainsi que son cout raisonnable. Cette these s'interesse aussi a la probabilite de masquage de l'analyse de signature utilisee dans le contexte du test en ligne de processeurs. Un simulateur de l'ensemble processeur, memoire et moniteur a ete construit; il permet d'injecter des erreurs suivant les principaux modeles courants. La conduite de nombreuses experimentations montre l'influence des structures de programme sur le masquage des erreurs dues a certains types de fautes. Ces probabilites de masquage ont des caracteristiques tres differentes de celles obtenues dans le cas ou la compaction est employee pour le test hors ligne pseudo-aleatoire de circuits. Contrairement a ce qui est communement admis dans la litterature, il n'est donc pas toujours correct de confondre ces deux utilisations de la division polynomiale vis-a-vis du calcul des probabilites de masquage d'erreur
9
Sarrazin, Sébastien. "Fiabilisation et test des processeurs dans un contexte embarqué." Thesis, Paris, ENST, 2015. http://www.theses.fr/2015ENST0015/document.
Full textAbstract:
La réduction des marges temporelles dans les circuits synchrones est une manière d'améliorer leur performance.En cas de vieillissement, de fluctuations de la tension d'alimentation ou de la température du milieu de mission, des réductions sévères des marges temporelles peuvent néanmoins avoir un impact négatif sur la fiabilité des circuits. La réduction des marges temporelles sans dégradation de la fiabilité peut être réalisée à l'aide des informations d'un contrôle en ligne de ces marges. Cette thèse porte sur l'étude du suivi en ligne des marges temporelles des circuits intégrés synchrones. La première contribution de ce travail consiste en une nouvelle solution shadow-scan bien adaptée au suivi en ligne des marges temporelles, permettant une mise en œuvre de bascules scan plus rapides et pouvant être gérées de façon transparente par les outils de conception du commerce. Une approche naturelle de mise en œuvre du suivi des marges temporelles est le déploiement de moniteurs sur tous les chemins critiques ou susceptibles de le devenir à cause du vieillissement ou des variations dues au processus de production.Dans des circuits très contraints en termes de temps de propagation, avec un grand nombre de chemins critiques, cette approche peut conduire à un surcoût en surface trop important pour un gain en performance limité. Afin de pouvoir réduire le nombre de moniteurs avec un impact limité sur la qualité du monitoring, la seconde contribution de ce travail est la proposition d'une nouvelle méthode d'évaluation de la qualité du monitoring d'un groupe de bascules.Cette méthode est basée sur l'estimation de la probabilité d'activation des moniteurs. Deux métriques sont proposées pour quantifier la qualité du suivi des marges temporelles. La première sert à estimer la couverture temporelle d'un groupe de bascules, alors que la deuxième permet d'évaluer la couverture spatiale.Enfin, en se basant sur ces deux métriques, la dernière contribution de ce travail est la démonstration du fait qu'il est possible avec un surcoût limité d'améliorer significativement la qualité du monitoring d'un circuit si les moniteurs sont adaptés aux cônes logiques qu'ils surveillent<br>Slack-time reduction is a way to improve the performance of synchronous sequential circuits. In the presence of circuit wear-out, supply voltage fluctuations and temperature variations, aggressive slack-time reduction can be achieved based on adaptive voltage and frequency scaling with feedback from in-situ slack-time monitoring. The first contribution of this work consist of a new shadow-scan solution which facilitates the implementation of faster scan Flip-Flops (FFs), enables in-situ slack-time monitoring and can be transparently handled by commercial tools for automated scan stitching and automated test pattern generation. A natural approach is to place in-situ slack-time monitors close to all sequential elements with incoming timing-critical paths or susceptible to become timing-critical due to wear-out or manufacturing variability. In latency-constrained circuits with large ratios of timing-critical paths, this methodology may result in large area overheads and minor power improvements. The second contribution of this work is an evaluation methodology of the monitoring quality delivered by a set of FFs. This methodology estimates monitor activation probabilities based on which two evaluation metrics are provided. On one hand, the expected ratio of clock cycles with at least one monitor activated can be used to estimate the temporal coverage of the in-situ slack-time monitoring scheme. On the other hand, the expected number of activated monitors per clock cycle can be used to evaluate the spatial coverage of the monitoring scheme. Finally, based on these metrics, it is shown that the monitoring quality can be significantly improved if the size of the detection window of each in-situ slack-time monitor is correlated to the slack-time of the monitored timing-critical paths
10
Fritz, Gilles. "Simulation de fautes pour l'évaluation du test en ligne de systèmes RFID." Phd thesis, Université de Grenoble, 2012. http://tel.archives-ouvertes.fr/tel-00861871.
Full textAbstract:
Les systèmes RFID - pour RadioFrequency Identification - sont capables d'identifier des objets ou des personnes sans contact ni vision direct. Ainsi, leur utilisation grandit de manière exponentielle dans différents secteurs : nucléaire, aviation, ferroviaire, médical, traçabilité, contrôle d'accès... Mais ce sont surtout des systèmes fortement hétérogènes, composés de matériel analogique ou digital, et de systèmes informatique : le tag, attaché à l'objet à identifier, contenant l'identifiant de ce dernier ; le lecteur, appareil capable de venir lire les informations contenus dans les tags ; et le système informatique gérant l'ensemble des données générées par le système. Ces systèmes sont de plus en plus utilisés dans des domaines critiques ou dans des environnements difficiles, alors qu'ils sont basés uniquement sur des équipements bas coût et peu performant - les tags - ne permettant alors pas de garantir des communications robustes. Tous ces points font que le test en ligne des systèmes RFID est une tâche complexe.Cette thèse s'intéresse donc à la sûreté de fonctionnement des systèmes RFID : comment être certains que le système fonctionne comme il faut au moment où on en à besoin ? En premier, les défaillances et leurs causes ont été étudiées à l'aide d'une méthode classique : AMDE - Analyse des modes de défaillances et de leurs effets. Cette étude a permis d'identifier les points faibles des systèmes RFID. Après cela et grâce à cette analyse, il nous a été possible de définir et d'implémenter un simulateur de systèmes RFID appelé SERFID, pour Simulation et Evaluation des systèmes RFID. Ce simulateur est capable de simuler différents systèmes RFID multi-équipements (HF ou UHF, normes actuellement implémentées : ISO15693 et EPC Classe 1 Génération 2), du tag au lecteur, en passant par le canal de communication permettant aux tags et aux lecteurs de communiquer. SERFID permet aussi de connecter les lecteurs simulés à des middlewares existants ou nouveau afin des les évaluer. Pour permettre l'évaluation de la sûreté de fonctionnement des systèmes RFID, SERFID permet l'injection de fautes dynamiquement au sein des tags, lecteurs ou du canal de communication permettant de simuler différentes défaillances pouvant apparaître : diminution de la qualité de la communication ou de l'alimentation du tag, erreurs au sein de la mémoire du tag, bruit... SERFID a été notamment utilisé pour simuler et observer le comportement de systèmes RFID HF et UHF face à du bruit et des perturbations dans le canal de communication entre le tag et le lecteur. Finalement, cette thèse propose une nouvelle méthode pour détecter les tags fautifs ou vieillissants dans les applications de logistiques. Cette méthode, non intrusive et en ligne, est basée sur l'observation des performances du système au cours de son fonctionnement : le logiciel de gestion analyse les résultats des différentes identifications. A partir du taux d'erreur de lecture par tag, et en le comparant aux taux de lecture par tag précédemment observés, cette méthode est capable de déterminer quel groupe de tags est fautif ou non. Cette méthode a été évaluée par expérimentation et par simulation grâce à SERFID. Cette évaluation a permis de mettre en évidence les points forts et les faiblesses de la méthode.
11
Soueidan, Mohammad. "Conception d'un microprocesseur reconfigurable." Phd thesis, Grenoble INPG, 1989. http://tel.archives-ouvertes.fr/tel-00332858.
Full textAbstract:
Ce microprocesseur reconfigurable en fin de fabrication, afin de tolérer les défauts de fabrication, est destine à être le CUR d'un microcontrôleur pour les applications de l'automatisme à haute sureté de fonctionnement
12
PHELION, OLIVIER. "Etude de faisabilite d'un banc de test cem automobile en ligne de production." Rennes, INSA, 1998. http://www.theses.fr/1998ISAR0002.
Full textAbstract:
Les equipements electroniques automobiles connaissent une expansion considerable. Les connexions entre ces differents organes conduisent a des densites de cablage elevees et sont le siege de couplages electromagnetiques sur une large bande de frequence. L'optimisation grande serie oblige les constructeurs automobiles, en phase de conception de nouveaux vehicules, a se placer en limite de technologie et de trouver le meilleur compromis qualite cout, a l'aide d'outils de simulation et mesure en cem. Cette recherche optimale se perpetue en production et conduit a des modifications de cablage durant la vie courante des vehicules de fabrication, alterant leur qualite electromagnetique. Cette these propose donc l'etude de faisabilite d'un banc de test cem des vehicules de production, garantissant leur tenue aux normes iso11451-2. Nous commencons par exposer le contexte de l'etude en terme de cem automobile, production grande serie et finalite du banc de test. A partir d'etudes bibliographiques, on envisage plusieurs solutions et prenons en consideration les hypotheses et travaux necessaires a leur developpement. On presente alors la topologie electromagnetique appliquee aux lignes de transmission multiconducteur et son application a un reseau automobile. Nous exposons les contraintes liees a une approche numerique, confrontee a la caracterisation de nombreux parametres definissant le probleme electromagnetique considere. Pour finir, nous presentons des resultats experimentaux de susceptibilite conduite et rayonnee sur vehicule et l'application d'une approche en irradiation a bas niveau conjuguee a des tests de susceptibilite conduite comme solution au banc de test. Des travaux supplementaires sur une plus grande gamme de vehicules et d'equipements sont suggeres afin de statuer sur la faisabilite du principe et sa conjugaison a une connaissance statistique du comportement du cablage et des equipements.
13
Sarrazin, Sébastien. "Fiabilisation et test des processeurs dans un contexte embarqué." Electronic Thesis or Diss., Paris, ENST, 2015. http://www.theses.fr/2015ENST0015.
Full textAbstract:
La réduction des marges temporelles dans les circuits synchrones est une manière d'améliorer leur performance.En cas de vieillissement, de fluctuations de la tension d'alimentation ou de la température du milieu de mission, des réductions sévères des marges temporelles peuvent néanmoins avoir un impact négatif sur la fiabilité des circuits. La réduction des marges temporelles sans dégradation de la fiabilité peut être réalisée à l'aide des informations d'un contrôle en ligne de ces marges. Cette thèse porte sur l'étude du suivi en ligne des marges temporelles des circuits intégrés synchrones. La première contribution de ce travail consiste en une nouvelle solution shadow-scan bien adaptée au suivi en ligne des marges temporelles, permettant une mise en œuvre de bascules scan plus rapides et pouvant être gérées de façon transparente par les outils de conception du commerce. Une approche naturelle de mise en œuvre du suivi des marges temporelles est le déploiement de moniteurs sur tous les chemins critiques ou susceptibles de le devenir à cause du vieillissement ou des variations dues au processus de production.Dans des circuits très contraints en termes de temps de propagation, avec un grand nombre de chemins critiques, cette approche peut conduire à un surcoût en surface trop important pour un gain en performance limité. Afin de pouvoir réduire le nombre de moniteurs avec un impact limité sur la qualité du monitoring, la seconde contribution de ce travail est la proposition d'une nouvelle méthode d'évaluation de la qualité du monitoring d'un groupe de bascules.Cette méthode est basée sur l'estimation de la probabilité d'activation des moniteurs. Deux métriques sont proposées pour quantifier la qualité du suivi des marges temporelles. La première sert à estimer la couverture temporelle d'un groupe de bascules, alors que la deuxième permet d'évaluer la couverture spatiale.Enfin, en se basant sur ces deux métriques, la dernière contribution de ce travail est la démonstration du fait qu'il est possible avec un surcoût limité d'améliorer significativement la qualité du monitoring d'un circuit si les moniteurs sont adaptés aux cônes logiques qu'ils surveillent<br>Slack-time reduction is a way to improve the performance of synchronous sequential circuits. In the presence of circuit wear-out, supply voltage fluctuations and temperature variations, aggressive slack-time reduction can be achieved based on adaptive voltage and frequency scaling with feedback from in-situ slack-time monitoring. The first contribution of this work consist of a new shadow-scan solution which facilitates the implementation of faster scan Flip-Flops (FFs), enables in-situ slack-time monitoring and can be transparently handled by commercial tools for automated scan stitching and automated test pattern generation. A natural approach is to place in-situ slack-time monitors close to all sequential elements with incoming timing-critical paths or susceptible to become timing-critical due to wear-out or manufacturing variability. In latency-constrained circuits with large ratios of timing-critical paths, this methodology may result in large area overheads and minor power improvements. The second contribution of this work is an evaluation methodology of the monitoring quality delivered by a set of FFs. This methodology estimates monitor activation probabilities based on which two evaluation metrics are provided. On one hand, the expected ratio of clock cycles with at least one monitor activated can be used to estimate the temporal coverage of the in-situ slack-time monitoring scheme. On the other hand, the expected number of activated monitors per clock cycle can be used to evaluate the spatial coverage of the monitoring scheme. Finally, based on these metrics, it is shown that the monitoring quality can be significantly improved if the size of the detection window of each in-situ slack-time monitor is correlated to the slack-time of the monitored timing-critical paths
14
Doulcier, Marion. "Test intégré de circuits cryptographiques." Montpellier 2, 2008. http://www.theses.fr/2008MON20130.
Full text
15
Guilhemsang, Julien. "Test en ligne pour la détection des fautes intermittentes dans les architectures multiprocesseurs embarquées." Phd thesis, Université de Nice Sophia-Antipolis, 2011. http://tel.archives-ouvertes.fr/tel-00640599.
Full textAbstract:
Aujourd'hui les systèmes embarqués sont partout et requièrent de plus en plus de puissance de calcul. Mais, l'évolution des technologies a un impact négatif sur la fiabilité. En particulier, il est prévu une hausse du nombre de fautesf intermittentes dans les technologies à venir. Cependant, nous ne bénéficions pas d'étude expérimentale détaillée pour ce type de faute. Or, pour tenter de se prémunir de ces fautes, il est important de comprendre leur comportement, ainsi que leur impact sur le système et les applications. Pour cela, nous avons défini une plateforme expérimentale capable d'observer des erreurs intermittentes. Nous avons ainsi, pu confirmer que les erreurs intermittentes peuvent être observées très tôt avant la période d'usure du circuit. De plus, ces erreurs apparaissent en rafale et seul l'arrêt des processeurs semble les stopper. Nous confirmons ainsi, qu'il est nécessaire de mettre en place des méthodes de détection en ligne des erreurs intermittentes dans les circuits intégrés très submicroniques. Cependant, aucune solution proposée dans la littérature ne convient à la fois aux erreurs intermittentes et aux architectures multiprocesseur. Ainsi, nous avons développé une méthode de test périodique répondant à ces contraintes. En particulier, nous avons montré que le test ne doit pas nécessairement être prioritaire devant les applications. Cela nous a permis de conclure qu'une politique d'ordonnancement des tests pseudo-périodiques, prenant en compte les processeurs au repos et la priorité des tâches, offrent le meilleur compromis entre performance et probabilité de détection.
16
Chaumontet, Gilles. "Étude de faisabilité d'un micro-contrôleur de très haute sécurité." Phd thesis, Grenoble INPG, 1990. http://tel.archives-ouvertes.fr/tel-00337843.
Full textAbstract:
Actuellement, toutes les applications critiques mettant en jeu la vie humaine ne peuvent pas être assurées par des systèmes complexes utilisant des circuits intégrés répliques; il est nécessaire d'utiliser des composants discrets de sécurité intrinsèque, d'un encombrement et d'un cout prohibitifs. Pour relever ce défi, le micro-contrôleur maps qui doit gérer la signalisation ferroviaire, bénéficie de l'intégration d'un circuit logique autotestable, en-ligne (duplication duale+parité) et hors-ligne, suivant le principe de la technique ubist. Le maps dispose aussi d'une interface de sortie apte a produire des signaux de commande en fréquence, soit surs soit corrects. Il dispose également d'une interface d'entrée capable de n'accepter des signaux externes qu'après les avoir rendus surs ou corrects. Ces deux interfaces intégrées pour la première fois, sur la même puce que le circuit autotestable, sont strongly fail-safe. Seules les communications avec l'extérieur se font par échange de messages fortement codes sans qu'aucun matériel ne soit rajoute. En conséquence, l'étude que l'on présente permet d'apporter une nouvelle démarche de conception des systèmes hautement critiques, tout en assurant un degré de sécurité nettement plus élevé (détection de toutes pannes triples) que celui donne par les systèmes actuels, et ceci pour un volume et un cout plus faibles
17
Cao, Tien Dung. "Test and Validation of Web Services." Thesis, Bordeaux 1, 2010. http://www.theses.fr/2010BOR14122/document.
Full textAbstract:
Nous proposons dans cette thèse les approches de test pour la composition de services web. Nous nous intéressons aux test unitaire et d’intégration d’une orchestration de services web. L’aspect de vérification d’exécution en-ligne est aussi consideré. Nous définissons une plateforme de test unitaire pour l’orchestration de services web qui compose une architecture de test, une relation de conformité et deux approches de test basés sur le modèle de machine à l’états finis étendues temporisés: l’approche offline où les activités de test comme la génération de cas de test temporisé, l’exécution de test et l’assignement de verdict sont appliquées en séquentielle tandis que ces activités sont appliquées en parallèle dans l’approche online. Pour le test d’intégration d’une orchestration, nous combinons deux approches: active et passive.Au debut, l’approche active est utilisée pour activer une nouvelle session d’orchestration par l’envoi d’un message de requête SOAP. Après, tous les messages d’entré et de sortie de l’orchestration sont collectés et analysés par l’approche passive.Pour l’aspect de vérification d’exécution en-ligne, nous nous intéressons à la vérification d’une trace qui respecte un ensemble des constraintes, noté règles, ou pas. Nous avons proposé extendre le langage Nomad en définissant des constraintes sur chaque action atomique et un ensemble de corrélation de données entre les actions pour définir des règles pour le service web. Ce langage nous permet de définir des règles avec le temps futur et passé, et d’utiliser des opérations NOT, AND, OR pour combiner quelque conditions dans le contexte de la règle. Ensuite, nous proposons un algorithme pour vérifier l’exactitude d’une séquence des messages en parallèle avec le moteur de collecte de trace<br>In this thesis, we propose the testing approaches for web service composition. We focus on unit, integrated testing of an orchestration of web services and also the runtime verification aspect. We defined an unit testing framework for an orchestration that is composed of a test architecture, a conformance relation and two proposed testing approaches based on Timed Extended Finite State Machine (TEFSM) model: offline which test activities as timed test case generation, test execution and verdict assignment are applied in sequential, and online which test activities are applied in parallel. For integrated testing of an orchestration, we combines of two approaches: active and passive. Firstly, active approach is used to start a new session of the orchestration by sending a SOAP request. Then all communicating messages among services are collected and analyzed by a passive approach. On the runtime verification aspect, we are interested in the correctness of an execution trace with a set of defined constraints, called rules. We have proposed to extend the Nomad language, by defining the constraints on each atomic action (fixed conditions) and a set of data correlations between the actions to define the rules for web services. This language allows us to define a rule with future and past time, and to use the operations: NOT, AND, OR to combines some conditions into a context of the rule. Afterwards, we proposed an algorithm to check correctness of a message sequence in parallel with the trace collection engine. Specifically, this algorithm verifies message by message without storing them
18
Lubaszewski, Marcelo. "Le test unifié de cartes appliqué à la conception de systèmes fiables." Grenoble INPG, 1994. http://www.theses.fr/1994INPG0055.
Full textAbstract:
Si on veut assurer de facon efficace les tests de conception, de fabrication, de maintenance et le test accompli au cours de l'application pour les systemes electroniques, on est amene a integrer le test hors-ligne et le test en-ligne dans des circuits. Ensuite, pour que les systemes complexes tirent profit des deux types de tests, une telle unification doit etre etendue du niveau circuit aux niveaux carte et module. D'autre part, bien que l'integration des techniques de test hors-ligne et en-ligne fait qu'il est possible de concevoir des systemes pour toute application securitaire, le materiel ajoute pour assurer une haute surete de fonctionnement fait que la fiabilite de ces systemes est reduite, car la probabilite d'occurrence de fautes augmente. Confrontee a ces deux aspects antagoniques, cette these se fixe l'objectif de trouver un compromis entre la securite et la fiabilite de systemes electroniques complexes. Ainsi, dans un premier temps, on propose une solution aux problemes de test hors-ligne et de diagnostic qui se posent dans les etapes intermediaires de l'evolution vers les cartes 100% compatibles avec le standard IEEE 1149. 1 pour le test "boundary scan". Une approche pour le BIST ("Built-In Self-Test") des circuits et connexions "boundary scan" illustre ensuite l'etape ultime du test hors-ligne de cartes. Puis, le schema UBIST ("Unified BIST") - integrant les techniques BIST et "self-checking" pour le test en-ligne de circuits, est combine au standard IEEE 1149. 1, afin d'obtenir une strategie de conception en vue du test unifie de connexions et circuits montes sur des cartes et modules. Enfin, on propose un schema tolerant les fautes et base sur la duplication de ces modules securitaires qui assure la competitivite du systeme resultant du point de vue de la fiabilite, tout en gardant sa sureté inherente<br>On one hand, if the goal is to ensure that the design validation, the manufacturing and the maintenance testing, along with the concurrent error detection are efficiently performed in electronic systems, one is led to integrate the off-line and the on-line testing into circuits. Then, for complex systems to make profit of these two types of tests, such unification must be extended from the circuit to the board and module levels. On the other hand, although the unification of off-line and on-line testing techniques makes possible the design of systems suiting any safety application, the hardware added for increasing the application safety also decreases the system availability and reliability, since the probability of occurrence of faults increases. Faced to these two antagonist aspects, this thesis aims at finding a compromise between the safety and the reliability of complex electronic systems. Thus, firstly we propose a solution to the off-line test and diagnosis problems found in the intermediate steps in the evolution towards boards which are 100% compliant with the IEEE standard for boundary scan testing. An approach for the BIST (Built-In Self-Test) of boundary scan circuits and interconnects then illustrates the ultimate step in the board off-line testing. Next, the UBIST (Unified BIST) scheme - merging BIST and self-checking capabilities for circuit on-line testing, is combined with the IEEE standard for boundary scan testing, in order to obtain a design strategy for unifying the tests of interconnects and circuits populating boards and modules. Finally, we propose a fault-tolerant scheme based on the duplication of these kind of modules which ensures the competitivity of the resulting system in terms of reliability at the same time as preserving the inherent module safety
19
Lubaszewski, Marcelo Soares. "Le test unifié de cartes appliqué à la conception de systèmes fiables." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 1994. http://hdl.handle.net/10183/26862.
Full textAbstract:
Si on veut assurer de fawn efficace les tests de conception, de fabrication, de maintenance et le test accompli au cours de l'application pour les systemes electroniques, on est amend a integrer le test hors-ligne et le test en-ligne dans des circuits. Ensuite, pour que les systemes complexes tirent profit des deux types de tests, une telle unification doit etre &endue du niveau circuit aux niveaux carte et module. D'autre part, bien que rintegration des techniques de test hors-ligne et en-ligne fait qu'il est possible de concevoir des systemes pour toute application securitaire, le materiel ajoute pour assurer une haute siirete de fonctionnement fait que la fiabilite de ces systemes est reduite, car la probabilite d'occurrence de fautes augmente. Confront& a ces deux aspects antagoniques, cette these se fixe l'objectif de trouver un compromis entre la securite et la fiabilite de systemes electroniques complexes. Ainsi, dans un premier temps, on propose une solution aux problemes de test hors-ligne et de diagnostic qui se posent dans les &apes intermediaires de revolution vers les cartes 100% compatibles avec le standard IEEE 1149.1 pour le test "boundary scan". Une approche pour le BIST ("Built-In Self-Test") des circuits et connexions "boundary scan" illustre ensuite retape ultime du test hors-ligne de cartes. Puis, le schema UBIST ("Unified BIST") - integrant les techniques BIST et "self-checking" pour le test en-ligne de circuits, est combine au standard IEEE 1149.1, afin d'obtenir une strategie de conception en vue du test unifie de connexions et circuits montes sur des cartes et modules. Enfin, on propose un schema tolerant les fautes et base sur la duplication de ces modules securitaires qui assure la competitivite du systeme resultant du point de vue de la fiabilite, tout en gardant sa silrete inherente.<br>On one hand, if the goal is to ensure that the design validation, the manufacturing and the maintenance testing, along with the concurrent error detection are efficiently performed in electronic systems, one is led to integrate the off-line and the on-line testing into circuits. Then, for complex systems to make profit of these two types of tests, such unification must be extended from the circuit to the board and module levels. On the other hand, although the unification of off-line and on-line testing techniques makes possible the design of systems suiting any safety application, the hardware added for increasing the application safety also decreases the system reliability, since the probability of occurrence of faults increases. Faced to these two antagonist aspects, this thesis aims at finding a compromise between the safety and the reliability of complex electronic systems. Thus, firstly we propose a solution to the off-line test and diagnosis problems found in the intermediate steps in the evolution towards boards which are 100% compliant with the IEEE standard 1149.1 for boundary scan testing. An approach for the BIST (Built-In Self-Test) of boundary scan circuits and interconnects then illustrates the ultimate step in the board off-line testing. Next, the UBIST (Unified BIST) scheme - merging BIST and self-checking capabilities for circuit on-line testing, is combined with the IEEE standard 1149.1, in order to obtain a design strategy for unifying the tests of interconnects and circuits populating boards and modules. Finally, we propose a fault-tolerant scheme based on the duplication of these kind of modules which ensures the competitivity of the resulting system in terms of reliability at the same time as preserving the inherent module safety.
20
Doulcier, Marion. "TEST INTEGRE DE CIRCUITS CRYPTOGRAPHIQUES." Phd thesis, Université Montpellier II - Sciences et Techniques du Languedoc, 2008. http://tel.archives-ouvertes.fr/tel-00361007.
Full textAbstract:
Parce que les architectures de test classiques visent principalement à accroître la contrôlabilité et l'observabilité des données manipulées par le système matériel, elles sont identifiées comme sources potentielles de manipulations frauduleuses lorsqu'elles sont mises en oeuvre dans des systèmes traitant de sécurité numérique. Les dispositifs sécurisés demandent donc de développer des moyens de test adaptés.<br>Ce rapport de thèse présente des solutions de test pour systèmes intégrés de chiffrement en s'attachant à la fois aux tests exécutés en fin de production ou en maintenance, et aux tests effectués en cours de fonctionnement. En ce qui concerne les tests exécutés hors fonctionnement normal, l'approche préconisée s'appuie sur un autotest intégré. Il présente les avantages cumulés de limiter l'accès aux moyens de test intégrés au système, il préserve donc la sécurité des données, d'effectuer un test de qualité, il garantit donc un bon fonctionnement du système, et enfin de ne demander que très peu de ressources additionnelles.<br>Profitant des propriétés inhérentes aux algorithmes de chiffrement (diffusion, confusion, itération) et des implantations matérielles qui en découlent (architectures rebouclées), des solutions d'autotest sont proposées pour des coeurs DES et AES. Il est aussi démontré comment les réutiliser pour générer les vecteurs de test d'autres ressources matérielles du système et analyser leurs réponses.<br>Pour ce qui concerne les tests exécutés en cours de fonctionnement, l'architecture particulière des coeurs de chiffrement est à nouveau mise à profit pour de la détection de fautes en ligne basée sur de la redondance d'information ou de matériel.
21
Samih, Hamza. "Test basé sur les modèles appliqué aux lignes de produits." Thesis, Rennes 1, 2014. http://www.theses.fr/2014REN1S109/document.
Full textAbstract:
L'ingénierie des lignes de produits est une approche utilisée pour développer une famille de produits. Ces produits partagent un ensemble de points communs et un ensemble de points de variation. Aujourd'hui, la validation est une activité disjointe du processus de développement des lignes de produits. L'effort et les moyens fournis dans les campagnes de tests de chaque produit peuvent être optimisés dans un contexte plus global au niveau de la ligne de produits. Le model-based testing est une technique de génération automatique des cas de test à partir d'un modèle d'états et de transitions construit à partir des exigences fonctionnelles. Dans cette thèse, nous présentons une approche pour tester une ligne de produits logiciels avec le model-based testing. La première contribution consiste à établir un lien entre le modèle de variabilité et le modèle de test, à l'aide des exigences fonctionnelles. La deuxième contribution est un algorithme qui extrait automatiquement un modèle de test spécifique à un produit membre de la famille de produits sous test. L'approche est illustrée par une famille de produits de tableaux de bord d'automobiles et expérimentée par un industriel du domaine aéronautique dans le cadre du projet Européen MBAT<br>Software product line engineering is an approach that supports developing products in family. These products are described by common and variable features. Currently, the validation activity is disjointed from the product lines development process. The effort and resources provided in the test campaigns for each product can be optimized in the context of product lines. Model-based testing is a technique for automatically generating a suite of test cases from requirements. In this thesis report, we present an approach to test a software product line with model-based testing. This technique is based on an algorithm that establishes the relationship between the variability model released with OVM and the test model, using traceability of functional requirements present in both formalisms. Our contribution is an algorithm that automatically extracts a product test model. It is illustrated with a real industrial case of automotive dashboards and experimented by an industrial of aeronautic domain in the MBAT European project context
22
Hachemani, Rabah. "Contribution à la sûreté des automatismes séquentiels : modélisation, identification et test en ligne de la partie opérative." Lille 1, 1987. http://www.theses.fr/1987LIL10018.
Full textAbstract:
Contribution à l'amélioration de la sûreté de fonctionnement des systèmes séquentiels. La détection automatique de défaillances de tels systèmes est nécessaire afin d'assurer la sécurité ou la reconfiguration en présence de défaillances
23
Hachemani, Rabah. "Contribution à la sureté des automatismes séquentiels modélisation, identification et test en ligne de la partie opérative /." Grenoble 2 : ANRT, 1987. http://catalogue.bnf.fr/ark:/12148/cb37605694d.
Full text
24
Alvarez, Aldana José Alfredo. "Une méthode de test fonctionnel en-ligne basée sur une approche de monitorage distribuée continue appliquée aux systèmes communicants." Electronic Thesis or Diss., Université Paris-Saclay (ComUE), 2018. http://www.theses.fr/2018SACLL005.
Full textAbstract:
Les réseaux MANET représentent un domaine important de recherche en raison des nombreuses opportunités découlant des problématiques et des applications inhérentes à ce type de réseau. Les problématiques les plus récurrentes sont la mobilité, la disponibilité ainsi que les ressources limitées. Un intérêt bien connu dans les réseaux et donc dans les MANET est de monitorer les propriétés de ce réseau et de ses nœuds. Les contraintes des MANET peuvent avoir un impact significatif sur les efforts mis en œuvre pour les monitorer. La mobilité et la disponibilité peuvent créer des résultats incomplets pour le monitorage. Les propriétés usuelles utilisées en monitorage sont simples, comme notamment la consommation moyenne du processeur, la bande passante moyenne, etc. De plus, l'évolution des réseaux a conduit à un besoin croissant d'examiner des comportements plus complexes, dépendants et imbriqués. La littérature indique que la précision des valeurs obtenues par monitorage et donc des approches n'est pas fiable et difficile à atteindre en raison des propriétés dynamiques du MANET. Nous proposons donc des architectures de surveillance décentralisées et distribuées qui reposent sur de multiples points d'observation. L'approche décentralisée combine des algorithmes dits hiérarchiques et de ‘gossip’ pour fournir une approche de monitorage efficace. Grâce à des expérimentations approfondies, nous avons conclu que même si nous étions en mesure d'atteindre d’excellentes performances, la fragmentation du réseau a toujours un impact sévère sur la méthodologie mise en place. Essayant d'améliorer notre technique, nous avons proposé une approche distribuée pour améliorer l'efficacité et la précision globale.Il fournit un mécanisme de consensus qui lui permet d'agréger de nombreux résultats fournis par plusieurs nœuds et fournit un résultat plus significatif et plus précis. Nous soutenons notre proposition avec de nombreuses définitions mathématiques qui modélisent les résultats locaux pour un seul nœud et les résultats globaux pour le réseau. Nos expériences ont été évaluées avec un émulateur construit en interne qui s'appuie sur Amazon Web Services, NS-3, Docker et GoLang avec un nombre variable de nœuds, la taille du réseau, sa densité, la vitesse des nœuds, les algorithmes de mobilité et les délais. Grâce à cet émulateur, nous avons pu analyser plusieurs aspects en fournissant des testbeds reproductibles, documentés et accessibles. Nous avons obtenu des résultats prometteurs pour les deux approches, et surtout pour l'approche distribuée en particulier en ce qui concerne la précision des valeurs obtenues par monitorage<br>MANETs represent a significant area of network research due to the many opportunities derived from the problematics and applications. The most recurring problematics are the mobility, the availability and also the limited resources. A well-known interest in networks and therefore in MANETs is to monitor properties of the network and nodes. The problematics of the MANETs can have a significant impact on the monitoring efforts. Mobility and availability can create incomplete results for the monitoring. The usual properties discussed in monitoring are simple ones, e.g., average CPU consumption, average bandwidth and so on. Moreover, the evolution of networks has led to an increasing need to examine more complex, dependent and intertwined behaviors. The literature states that accuracy of the approaches is not reliable and difficult to achieve due to the dynamic properties of the MANET. Therefore, we propose a decentralized and distributed monitoring architecture that rely on multiple points of observation. The decentralized approach combines gossip and hierarchical algorithms to provide an effective monitoring approach. Through extensive experimentation, we concluded that although we were able to achieve exceptional performance, network fragmentation still has a harsh impact on the approach. Trying to improve our approach, we proposed a distributed approach, relying on stronger bedrock to enhance the overall efficiency and accuracy. It provides a consensus mechanism that allows it to aggregate and provides a more meaningful and accurate result. We support our proposal with numerous mathematical definition that models local results for a single node and global results for the network. Our experiments were evaluated with an emulator built in-house that relies on Amazon Web Services, NS-3, Docker and GoLang with varying number of nodes, network size, network density, speed, mobility algorithms and timeouts. Through this emulator, we were able to analyze multiple aspects of the approaches by providing a repeatable, documented and accessible test beds. We obtained promising results for both approaches, but for the distributed approach, especially regarding accuracy
25
Alvarez, Aldana José Alfredo. "Une méthode de test fonctionnel en-ligne basée sur une approche de monitorage distribuée continue appliquée aux systèmes communicants." Thesis, Université Paris-Saclay (ComUE), 2018. http://www.theses.fr/2018SACLL005/document.
Full textAbstract:
Les réseaux MANET représentent un domaine important de recherche en raison des nombreuses opportunités découlant des problématiques et des applications inhérentes à ce type de réseau. Les problématiques les plus récurrentes sont la mobilité, la disponibilité ainsi que les ressources limitées. Un intérêt bien connu dans les réseaux et donc dans les MANET est de monitorer les propriétés de ce réseau et de ses nœuds. Les contraintes des MANET peuvent avoir un impact significatif sur les efforts mis en œuvre pour les monitorer. La mobilité et la disponibilité peuvent créer des résultats incomplets pour le monitorage. Les propriétés usuelles utilisées en monitorage sont simples, comme notamment la consommation moyenne du processeur, la bande passante moyenne, etc. De plus, l'évolution des réseaux a conduit à un besoin croissant d'examiner des comportements plus complexes, dépendants et imbriqués. La littérature indique que la précision des valeurs obtenues par monitorage et donc des approches n'est pas fiable et difficile à atteindre en raison des propriétés dynamiques du MANET. Nous proposons donc des architectures de surveillance décentralisées et distribuées qui reposent sur de multiples points d'observation. L'approche décentralisée combine des algorithmes dits hiérarchiques et de ‘gossip’ pour fournir une approche de monitorage efficace. Grâce à des expérimentations approfondies, nous avons conclu que même si nous étions en mesure d'atteindre d’excellentes performances, la fragmentation du réseau a toujours un impact sévère sur la méthodologie mise en place. Essayant d'améliorer notre technique, nous avons proposé une approche distribuée pour améliorer l'efficacité et la précision globale.Il fournit un mécanisme de consensus qui lui permet d'agréger de nombreux résultats fournis par plusieurs nœuds et fournit un résultat plus significatif et plus précis. Nous soutenons notre proposition avec de nombreuses définitions mathématiques qui modélisent les résultats locaux pour un seul nœud et les résultats globaux pour le réseau. Nos expériences ont été évaluées avec un émulateur construit en interne qui s'appuie sur Amazon Web Services, NS-3, Docker et GoLang avec un nombre variable de nœuds, la taille du réseau, sa densité, la vitesse des nœuds, les algorithmes de mobilité et les délais. Grâce à cet émulateur, nous avons pu analyser plusieurs aspects en fournissant des testbeds reproductibles, documentés et accessibles. Nous avons obtenu des résultats prometteurs pour les deux approches, et surtout pour l'approche distribuée en particulier en ce qui concerne la précision des valeurs obtenues par monitorage<br>MANETs represent a significant area of network research due to the many opportunities derived from the problematics and applications. The most recurring problematics are the mobility, the availability and also the limited resources. A well-known interest in networks and therefore in MANETs is to monitor properties of the network and nodes. The problematics of the MANETs can have a significant impact on the monitoring efforts. Mobility and availability can create incomplete results for the monitoring. The usual properties discussed in monitoring are simple ones, e.g., average CPU consumption, average bandwidth and so on. Moreover, the evolution of networks has led to an increasing need to examine more complex, dependent and intertwined behaviors. The literature states that accuracy of the approaches is not reliable and difficult to achieve due to the dynamic properties of the MANET. Therefore, we propose a decentralized and distributed monitoring architecture that rely on multiple points of observation. The decentralized approach combines gossip and hierarchical algorithms to provide an effective monitoring approach. Through extensive experimentation, we concluded that although we were able to achieve exceptional performance, network fragmentation still has a harsh impact on the approach. Trying to improve our approach, we proposed a distributed approach, relying on stronger bedrock to enhance the overall efficiency and accuracy. It provides a consensus mechanism that allows it to aggregate and provides a more meaningful and accurate result. We support our proposal with numerous mathematical definition that models local results for a single node and global results for the network. Our experiments were evaluated with an emulator built in-house that relies on Amazon Web Services, NS-3, Docker and GoLang with varying number of nodes, network size, network density, speed, mobility algorithms and timeouts. Through this emulator, we were able to analyze multiple aspects of the approaches by providing a repeatable, documented and accessible test beds. We obtained promising results for both approaches, but for the distributed approach, especially regarding accuracy
26
Ridene, Youssef. "Ingéniérie dirigée par les modèles pour la gestion de la variabilité dans le test d'applications mobiles." Thesis, Pau, 2011. http://www.theses.fr/2011PAUU3010/document.
Full textAbstract:
L'engouement du grand public pour les applications mobiles, dont le nombre ne cessede croître, a rendu les utilisateurs de plus en plus exigeants quant à la qualité de cesapplications. Seule une procédure de test efficace permet de répondre à ces exigences.Dans le contexte des applications embarquées sur téléphones mobiles, le test est unetâche coûteuse et répétitive principalement à cause du nombre important de terminauxmobiles qui sont tous différents les uns des autres.Nous proposons dans cette thèse le langage MATeL, un DSML (Domain-Specific ModelingLanguage) qui permet de d’écrire des scénarios de test spécifiques aux applicationsmobiles. Sa syntaxe abstraite, i.e. un méta modèle et des contraintes OCL, permet auconcepteur de manipuler les concepts métier du test d'applications mobiles (testeur, mobileou encore résultats attendus et résultats obtenus). Par ailleurs, il permet d'enrichirces scénarii avec des points de variabilité qui autorisent de spécifier des variations dansle test en fonction des particularités d'un mobile ou d'un ensemble de mobiles. La syntaxeconcrète de MATeL, qui est inspirée de celle des diagrammes de séquence UML,ainsi que son environnement basé sur Eclipse permettent à l'utilisateur de concevoir desscénarii relativement facilement.Grâce à une plateforme de test en ligne construite pour les besoins de notre projet,il est possible d'exécuter les scénarii sur plusieurs téléphones différents. La démarcheest illustrée dans cette thèse à travers des cas d'utilisation et des expérimentations quiont permis de vérifier et valider notre proposition<br>Mobile applications have increased substantially in volume with the emergence ofsmartphones. Ensuring high quality and successful user experience is crucial to the successof such applications. Only an efficient test procedure allows developers to meet these requirements. In the context of embedded mobile applications, the test is costly and repetitive. This is mainly due to the large number of different mobile devices. In this thesis, we describe MATeL, a Domain-Specific Modeling Language (DSML) for designing test scenarios for mobile applications. Its abstract syntax, i.e. a meta model and OCL constraints, enables the test designer to manipulate mobile applications testing concepts such as tester, mobile or outcomes and results. It also enables him/her to enrich these scenarios with variability points in the spirit of Software Product-Line engineering, that can specify variations in the test according to the characteristics of one mobile or a set of mobiles. The concrete syntax of MATeL that is inspired from UML sequence diagrams and its environment based on Eclipse allow the user to easily develop scenarios. MATeL is built upon an industrial platform (a test bed) in order to be able to run scenarios on several different phones. The approach is illustrated in this thesis through use cases and experiments that led to verify and validate our contribution
27
Noraz, Serge. "Application des circuits intégrés autotestables à la sûreté de fonctionnement des systèmes." Grenoble INPG, 1989. http://tel.archives-ouvertes.fr/tel-00333744.
Full textAbstract:
Les techniques utilisées pour la réalisation de systèmes électroniques destines au contrôle/commande d'applications critiques sont généralement basées sur le concept de la logique fail-safe conventionnelle. Bien qu'elles aient été largement éprouvées, ces techniques s'avèrent maintenant de plus en plus mal adaptées à la conception de systèmes de plus en plus complexes puisqu'elles font appel à des composants discrets spécifiques. C'est dans ce contexte que cette étude essaie d'évaluer la contribution des circuits intégrés autotestables, et plus spécialement les circuit self-checking (capables de détecter instantanément leurs propres erreurs), à la réalisation de systèmes intégrés à haute sureté de fonctionnement. Les travaux présentés dans cette thèse se proposent d'élargir la théorie des systèmes fail-safe aux circuits intégrés combinatoires. Comme application, nous étudions la faisabilité d'une interface autotestable hors-ligne capable de transformer les données des circuits autotestables en-ligne (self-checking) en signaux surs adaptes au pilotage d'éléments électrons mécaniques. Cette interface autorise la réalisation de circuits Vlsi strongly fail-safe qui sont susceptibles, dans les années à venir, de tenir une place de premier ordre dans le domaine des automatismes intégrés de sécurité. Toutes les considérations pratiques pour la conception de ces circuits sont basées sur des hypothèses de pannes analytiques liées à la technologie utilisée, ici le CMOS
28
Jay, Christian. ""hsurf" : un microprocesseur facilement testable pour des applications à haute sûreté de fonctionnement." Phd thesis, Grenoble 1, 1986. http://tel.archives-ouvertes.fr/tel-00320452.
Full textAbstract:
Partant d'un jeu d'instructions spécifique à l'application (domaine des automatismes logiques), on propose une architecture permettant d'exécuter ledit jeu d'instructions et disposant de facilités de test en fin de conception et au cours de la vie du circuit. L'observabilité et la contrôlabilité du composant représentent une partie importante de l'étude. Après examen critique de plusieurs méthodes permettant de faciliter le test (en ligne et hors ligne) du circuit, un choix est réalisé afin d'intégrer dans l'architecture de ce dernier les dispositifs nécessaires à la mise en œuvre de certaines d'entre elles
29
Gaillard, Isabelle. "Mise en œuvre de la chromatographie liquide haute performance dans le cadre du suivi hors ligne et en ligne des protéines de cultures d'hybridomes : caracterisation de la méthode chromatographique et comparaison avec le test ELISA." Vandoeuvre-les-Nancy, INPL, 1993. http://www.theses.fr/1993INPL022N.
Full textAbstract:
Depuis la mise au point des techniques de formation des lignées d'hybridomes, des efforts importants sont fournis pour améliorer la productivité des anticorps monoclonaux et pour mieux comprendre le métabolisme cellulaire. Les méthodes analytiques jouent un rôle important dans le contrôle des procédés en permettant la détermination quantitative et qualitative de plusieurs paramètres et variables. L'objectif général de cette étude consiste à contribuer à l'amélioration de la maitrise des bioprocédés en proposant une méthode analytique capable de quantifier les protéines présentes dans les cultures d'hybridomes. Afin d'atteindre cet objectif, les potentialités de l'HPLC ont été testées. Les protéines considérées dans cette étude sont d'une part, les composes protéiques propres au milieu de culture et d'autre part, les anticorps monoclonaux secrétés par les cellules. La première partie de cette étude présente l'optimisation des conditions opératoires de la méthode chromatographique. Les deux modes chromatographiques mis à profit sont l'HPLC d'affinité et la RP-HPLC. Une étude comparative des performances de la méthode par HPLC et du test ELISA est exposée dans une seconde partie. La troisième partie concerne l'application de la méthode chromatographique aux suivis des protéines de cultures cellulaires d'hybridomes. Enfin, la réalisation couplage automatise réacteur-échantillonneur-HPLC et son application à la détermination en ligne de la concentration des IgG d'une culture discontinue, constituent la dernière partie de ce travail
30
Jansch, Ingrid Eleonora Schreiber. "Conception de controleurs autotestables pour des hypotheses de pannes analytiques." reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, 1985. http://hdl.handle.net/10183/17850.
Full textAbstract:
Dans cette étude nous nous intéressons aux contrôleurs utilisés dans des systèmes autotestables, pour le test des sorties, combinatoires ou séquentielles, du bloc fonctionnel. Deux classes de contrôleurs sont abordées: les "Strongly Code Disjoint" (SCD) qui vérifient une propriété combinatoire, et les "Strongly Language Disjoint" (SLD), où la propriété vérifiée est séquentielle. Pour la première, nous examinons la conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celles-ci, et des hypothèses de pannes pouvant survenir dans les systèmes aussi bien que dans quelques structures spécifiques de contrôleurs. Les contróleurs "Strongly Language Disjoint" définis ici component la plus large classe qui, associèe à des circuits "sequentially self-checking", permet au système d'atteindre le "TSC goal" sous certaines hypothèses de pannes. Its conservent la propriété "language-disjoint" même en présence de fautes. Des propositions pour la conception de ces contrôleurs sont également données -nous vérifions la possibilité de les construire à partir de blocs combinatoires. Toutes les considárations pratiques sont basáes sur des hypothèses de pannes analytiques.
31
Pavlidis, Antonios. "Analog Hardware Fault Diagnosis." Electronic Thesis or Diss., Sorbonne université, 2021. http://www.theses.fr/2021SORUS452.
Full textAbstract:
Le nombre de circuits intégrés (CIs) utilisés dans les applications liées à des missions critiques et à la sûreté augmente sans cesse. Ces applications imposent aux CIs de présenter des propriétés de sûreté fonctionnelle. Cette thèse introduit un auto-test intégré (BIST) pour les CIs analogiques et à signaux mixtes, appelé autotest à symétrie (SymBIST) pour répondre à l’objectif de sûreté fonctionnelle. SymBIST repose sur le principe du BIST et sur l'existence de signaux invariants en fonctionnement nominal et variant en cas de fonctionnement erroné. Les invariants sont mesurés à l'aide de dispositifs intégrés spécifiques. SymBIST répond à trois objectifs de sûreté fonctionnelle : le test les défauts du CI, le test en ligne, et le diagnostic les défauts. SymBIST est démontré sur un convertisseur analogique-numérique à approximations successives (CAN SAR). Les résultats montent que la couverture de test et la précision de diagnostic sont plus élevées que l’état de l’art<br>The number of integrated circuits (ICs) used in safety- and mission-critical applications is ever increasing. These applications demand that ICs carry functional safety properties. In this thesis, we develop a Built-In Self Test (BIST) approach for Analog and Mixed-Signal (A/M-S) ICs, called Symmetry-Based Built-In Self Test (SymBIST), which achieves several objectives towards the functional safety goal. SymBIST is a generic BIST paradigm based on identifying inherent invariances that should hold true only in error-free operation, while their violation points to abnormal operation. The invariances are being checked using dedicated on-die checkers. SymBIST meets three functional safety objectives: post-manufacturing defect-oriented test, on-line testing, and fault diagnosis. SymBIST is demonstrated on a successive approximation analog-to-digital converter (SAR ADC). The results show that the test coverage and diagnostic accuracy are promising compared to the state of the art
32
Ladret, Daniel, and Béatrice Cabon. "Étude de dispositifs passifs microondes en technologie supraconductrice à haute température critique." Grenoble INPG, 1995. http://www.theses.fr/1995INPG0014.
Full textAbstract:
Le travail expose repose sur la connaissance pragmatique des proprietes des supraconducteurs a haute temperature critique (htc) et sur les methodes de modelisation developpees au lemo ; il est possible, sur des structures planaires microondes, de prendre en compte les particularites des materiaux htc. Nous montrons et commentons les effets propres du supraconducteur ainsi que les effets induits par des metallisations proches, nous avons concu et realise un circuit passif microonde original. L'inductance interne a ete etudiee en comparant les resultats de modelisation a ceux issus de tests sur une ligne microruban inversee. Nous montrons une bonne concordance des resultats jusqu'a 0,98 tc. Les effets induits sur les pertes et la vitesse de phase par des metallisations de proximite ont ete analyses. Les resultats presentes comparent les valeurs modelisees a des donnees experimentales sur des lignes coplanaires. Nous nous sommes plus particulierement interesses au cas d'une couche supraconductrice recouverte d'un metal (bilame) et nous validons notre modelisation jusqu'a 30 ghz. Le comportement des pertes en fonction de la frequence est explique grace a l'etude sur le bilame microruban. L'etude d'un dispositif a dispersion controlee a ete conduite. Ce circuit est constitue d'une suite de coupleurs microondes mis en cascade. Dans le but de realiser un circuit en materiaux htc, la technologie utilisee est coplanaire couplee ; elle permet de s'affranchir des contraintes technologiques actuelles. La conception et la realisation d'un demonstrateur permet de valider nos simulations, dans les domaines temporel et frequentiel en tenant compte d'effets perturbateurs endemiques ; et nous montrons qu'un dispositif fonctionnel ne peut etre realise qu'a partir d'une technologie supraconductrice
33
Novali, Jean-Marc. "Modeles d'observation pour les architectures multicouches de protocoles de communication." Toulouse, INSA, 1986. http://www.theses.fr/1986ISAT0039.
Full textAbstract:
Prevention de la modelisation des protocoles de communication et des references d'observation. Deux exemples sont fournis: une etude des mecanismes de controle de flux dans les protocoles de transfert de donnees et une etude d'un protocole simple pour l'obtention d'un modele de reference
34
Kolarik, Vladimir. "Techniques avancées de test de circuits analogiques et mixtes analogiques/numériques." Grenoble INPG, 1994. http://www.theses.fr/1994INPG0108.
Full textAbstract:
Le test de circuits integres devient de plus en plus complique avec le niveau croissant d'integration. Les techniques de conception en vue de la testabilite doivent etre adoptees tres tot dans le cycle de la conception de circuits numeriques. Des problemes similaires existent dans le domaine de circuits analogiques et mixtes analogiques-numeriques. Le developpement de systemes testables doit etre effectue avec des precautions vis-a-vis des problemes de test. La premiere partie de ce document porte sur les methodes de test hors ligne pour les circuits analogiques et mixtes analogiques-numeriques. Un resume des methodes de test et des techniques de conception en vue de la testabilite sont presentes. Une methode particuliere pour la propagation de signal a travers des circuits analogiques a ete mise en uvre. La deuxieme partie de la these est consacree aux methodes de test en ligne. Apres une presentation de la theorie des circuits auto-testables en ligne, une methode de conception est proposee pour des circuits equilibres testables en ligne. Deux exemples de conception concluent la deuxieme partie: un echantillonneur-bloqueur testable en ligne et des controleurs auto-verifies
35
Keita, Momory. "Étude des arrêts des premières lignes de traitements antirétroviraux à l'ère de la stratégie "Seek, Test, Treat, and Retain (STTR)"." Toulouse 3, 2014. http://thesesups.ups-tlse.fr/2391/.
Full textAbstract:
Le but de ce travail de thèse était d'évaluer l'incidence et les déterminants des modifications/interruptions des premières combinaisons antirétrovirales pour cause d'intolérances, échecs, et simplifications thérapeutique à l'ère de la stratégie "Seek, Test, Treat, and Retain,STTR", en utilisant une approche méthodologique appropriée. Dans neuf centres de la cohorte Dat'AIDS(r), une analyse des risques compétitifs (Cox et Fine-Gray) a été implémentée chez 4669 primo-traités entre septembre 2002-mars 2012. Nos résultats montrent qu'au 13ème mois de suivi, un patient sur deux interrompt, essentiellement lié à l'intolérance et à la simplification. L'échec, rare, est stable voire même diminue. A 1 an de suivi il y avait autant d'intolérance dans les années récentes 2010-2011(15,7%) que 2006-2007(19,4%) ou 2008-2009(18,8%) ; les femmes, les patients SIDA, et ceux âgés de 50 ans et plus présentaient un sur-risque. Les déterminants d'un arrêt pour échec étaient : une charge virale maximale >5. 0 log10copies/ml et un Nadir CD4 <200 cellules/mm3. Pour l'arrêt pour Simplification; à l'inverse des toxicomanes et patients SIDA, les femmes et primo-traités par non-nucléosidiques présentaient un sur-risque. Les arrêts pour intolérance restaient fréquents même dans les années récentes. Ce résultat est d'importance à l'ère de la STTR qui suppose un traitement bien toléré sur le long terme pour assurer un succès thérapeutique durable<br>The aim of this thesis was to evaluate the incidence and Risk factors of first-line antiretroviral Discontinuations/Interruptions due to intolerance, failure, and therapeutic simplification in the era of the "Seek, Test, Treat, and Retain, STTR" strategy, using an appropriate methodological approach. In nine centers of Dat'AIDS(r) cohort, competing risks analysis (Cox and Fine-Gray) have been implemented in 4669 first-treated patients between September 2002 to March 2012. Our results show that by the end of the 13th month of follow-up one patient in two interrupts, mainly due to intolerance and with an increasing simplification. The therapeutic failure, infrequent, is stable or even decreases. In 1 year of follow-up there was as much intolerance in recent years 2010-2011 (15. 7 %) than 2006-2007 (19. 4 %) or 2008-2009 (18. 8%) ; women, AIDS patients, and those aged 50 and older had an excess risk. Therapeutic failures determinants were: a maximum viral load > 5. 0 log10copies/ml and Nadir CD4 <200 cells/mm3. For Discontinuations/Interruptions due to simplification conversely to drug addicts and AIDS patients, women and first-treated patients with non- nucleoside had an excess risk. Discontinuations/Interruptions due to intolerance remained as frequent as in recent years. This result is important in the era of the STTR which requires a well-tolerated antiretroviral on long- term for sustainable therapeutic success
36
Arzur, Fabien. "Développement de simulateurs de cibles pour radars automobiles 77 GHz." Thesis, Brest, 2017. http://www.theses.fr/2017BRES0082.
Full textAbstract:
Le travail présenté dans ce manuscrit porte sur le développement d’un simulateur de cible (RTS) pour radars automobiles 77 GHz. Afin de proposer des véhicules toujours plus sûrs, les constructeurs automobiles développent des systèmes ADAS de plus en plus performants. On assiste aujourd’hui à la démocratisation des radars automobiles d’alerte à la collision et de régulation de distance. La généralisation de tels systèmes sur des véhicules de série va nécessiter le recours accru à des moyens de tests, chez les constructeurs et dans les centres de contrôle technique. Pour pouvoir tester et calibrer les radars, il est nécessaire d’utiliser des RTS. Ces appareils permettent de simuler les scénarios rencontrés par le radar, ceux-ci devenant plus complexes avec le développement des voitures autonomes. Une cible est définie par trois paramètres : une vitesse, une distance et une SER. Afin de répondre à des exigences drastiques, Autocruise développe ses propres RTS pour des bancs de test de production et de R&D. Ils doivent s’adapter à tout radar fonctionnant sur la bande 76 – 81 GHz, avec différentes modulations et une bande de fréquence supérieure à 800 MHz. Le système doit être à bas coût, de faibles dimensions et flexible pour être intégré dans différentes applications. Le principal verrou technologique est la réalisation d’une ligne à retard variable, capable de simuler des distances comprises entre 1 m et 250 m, avec une résolution de 0,2 m et permettre le contrôle de la SER. Un compromis devra être trouvé afin de répondre aux spécifications. L’étude a montré l’impossibilité de couvrir l’ensemble de la plage de distances avec une seule technologie. Une architecture hybride est indispensable. Une ligne à retard hybride reconfigurable large bande est présentée<br>The work presented in this thesis concerns the development of an automotive radar target simulator for 77 GHz radar sensors. In order to continue offering safer vehicles, manufacturers develop more and more performant ADAS systems. We are witnessing a democratization of automotive radar sensors for adaptive cruise control and collision warning. The generalization of such systems on standard cars will require an increased use of test devices both at the manufacturers and in technical control centers. To test and calibrate radars, it is necessary to use Radar Target Simulators (RTS). These devices enable to simulate situations encountered by the radar. Furthermore, these scenarios are becoming increasingly complex with the arrival of autonomous vehicles. A target is defined by three parameters: distance, velocity and radar cross-section (RCS). In order to meet drastic requirements, ZF TRW Autocruise develops its own RTS for production test benches and R&D. RTS must adapt to all radars within a 76 – 81 GHz frequency band, with different modulations and a frequency bandwidth higher than 800 MHz. The system must present the advantages of being a low-cost system, with small dimensions and flexible to be integrated in different applications. The major blocking point is the design of a reconfigurable delay line, able to simulate distances between 1 m and 250 m with a resolution of 0.2 m on a large frequency band and also allowing control of RCS. A compromise will have to be found in order to meet the different specifications. The study showed the impossibility to cover the entire range of distances with one single technology. A hybrid architecture is necessary. A hybrid, tunable, wideband delay line is at study
37
Claude-Gaudillat, Valérie. "Une approche renouvelée de l'entrée sur un nouveau marché dans un contexte d'innovation : Test empirique dans le cadre de l'industrie du courtage Internet aux Etats-Unis." Jouy-en Josas, HEC, 2006. http://www.theses.fr/2006EHEC0001.
Full textAbstract:
Cette thèse propose une vision séquentielle de l'entrée sur un nouveau marché en s'appuyant sur une revue de la littérature sur l'innovation et son impact sur les stratégies des firmes, sur l'ordre d'entrée et sur le mode d'entrée. Quatre modes de gouvernance (développement interne, acquisition, alliance et transaction de marché) sont analysés en détail afin de construire les hypothèses prédictives du choix des modes de gouvernance des entreprises. Le test empirique, conduit à l'aide d'une régression logistique multinomiale, est réalisé dans le cadre du marché de courtage internet aux Etats-Unis. L'échantillon comprend 959 mouvements réalisés par 98 entreprises sur la période 1994-2000. Les résultats indiquent que le timing d'entrée influence le choix du mode d'entrée. Une dépendance de sentier existe entre le mode d'entrée et les modes de croissance. Une forte incertitude externe conduit les firmes à limiter les acquisitions et alliances et à privilégier les transactions du marché.
38
Barros, Alyson Canind? Mac?do de. "Validade e confiabilidade da vers?o informatizada do invent?rio Million de estilos de personalidade." Universidade Federal do Rio Grande do Norte, 2008. http://repositorio.ufrn.br:8080/jspui/handle/123456789/17432.
Full textAbstract:
Made available in DSpace on 2014-12-17T15:38:44Z (GMT). No. of bitstreams: 1
AlysonCM.pdf: 645598 bytes, checksum: bc28f9bfac53d3cbcae0a9a7cfd3354f (MD5)
Previous issue date: 2008-08-11<br>Currently, several psychological and non-psychological tests can be found in publishes without standardization on procedures set in different psychological areas, like intelligence, emotional states, attitudes, social skills, vocation, preferences and others. The computerized psychological testing is a extension of traditional testing psychological practices. However, it has own psychometrics qualities, either by its matching in a computerized environment or by the extension that can be developed in it. The current research, developed from a necessity to study process of validity and reliability on a computerized test, drew a methodological structure to provide parallel applications in numerous kinds of operational groups, evaluating the influences of the time and approach in the computerization process. This validity refers to normative values groups, reproducibility in computerized applications process and data processing. Not every psychological test can be computerized. Therefore, our need to find a good test, with quality and plausible properties to transform in computerized application, leaded us to use The Millon Personality Inventory, created by Theodore Millon. This Inventory assesses personality according to 12 bipolarities distributed in 24 factors, distributed in categories motivational styles, cognitive targets and interpersonal relations. This instrument doesn t diagnose pathological features, but test normal and non adaptive aspects in human personality, comparing with Theodore Millon theory of personality. In oder to support this research in a Brazilian context in psychological testing, we discuss the theme, evaluating the advantages and disadvantages of such practices. Also we discuss the current forms in computerization of psychological testing and the main specific criteria in this psychometric specialized area of knowledge. The test was on-line, hosted in the site http://www.planetapsi.com, during the years of 2007 and 2008, which was available a questionnaire to describe social characteristics before test. A report was generated from the data entry of each user. An application of this test was conducted in a linear way through a national coverage in all Brazil regions, getting 1508 applications. Were organized nine groups, reaching 180 applications in test and retest subject, where three periods of time and three forms of retests for studies of on-line tests were separated. Parallel to this, we organized multi-application session offline group, 20 subjects who received tests by email. The subjects of this study were generally distributed by the five Brazilian regions, and were noticed about the test via the Internet. The performance application in traditional and on-line tested groups subsidies us to conclude that on-line application provides significantly consistency in all criteria for validity studied and justifies its use. The on-line test results were related not only among themselves but were similar to those data of tests done on pencil and paper (0,82). The retests results demonstrated correlation, between 0,92 and, 1 while multisessions had a good correlation in these comparisons. Moreover, were assessed the adequacy of operational criteria used, such as security, the performance of users, the environmental characteristics, the organization of the database, operational costs and limitations in this on-line inventory. In all these five items, there were excellent performances, concluding, also, that it s possible a self-applied psychometric test. The results of this work are a guide to question and establish of methodologies studies for computerization psychological testing software in the country<br>Atualmente encontramos numerosos testes psicol?gicos e n?o psicol?gicos publicados sem procedimentos em diferentes ?reas, como intelig?ncia, estados emocionais, atitudes, comportamento socialmente habilidoso, voca??o, prefer?ncias e outros. A testagem psicol?gica informatizada ? uma extens?o das pr?ticas psicol?gicas de testagem tradicionais, no entanto caracteriza-se por qualidades psicom?tricas pr?prias, seja pela adequa??o ao ambiente informatizado como tamb?m pela extens?o de fun??es que pode adquirir. A presente pesquisa, originada atrav?s da necessidade de estudar os processos de validade e confiabilidade de um instrumento informatizado, delineou uma metodologia de aplica??es paralelas em v?rios tipos de grupos operacionais, a partir do tempo e da forma de aplica??o, intuindo discutir os aspectos relativos ao processo de informatiza??o. Esta valida??o refere-se tanto aos valores dos grupos normativos quanto a reprodutibilidade informatizada dos processos de aplica??o e tratamento dos dados. Escolhemos o Invent?rio Millon de Estilos de Personalidade, de Theodore Millon, para o processo de informatiza??o e estudos de validade e confiabilidade. Para fundamentar a pesquisa abordou-se o tema atrav?s da contextualiza??o do panorama brasileiro em testes psicol?gicos, foram discutidas as vantagens e desvantagens de tal pr?tica e foram avaliadas as formas de informatiza??o de testes atrav?s das aplica??es de um teste on-line. Disponibilizou-se o invent?rio em um site especialmente preparado para a pesquisa (http://www.planetapsi.com), por oito meses. Foi realizada uma aplica??o do teste em modo linear e em escala nacional em todas as regi?es brasileiras, obtendo 1508 aplica??es. Em seguida, organizamos nove grupos, totalizando 180 sujeitos nas aplica??es de teste e reteste, onde foram separadas tr?s faixas de tempo e tr?s formas de retestes para estudos dos testes on-line. Paralelo a isso, compusemos ainda um grupo de aplica??o multisess?o off-line de 20 sujeitos que receberam seus testes por e-mail. Os sujeitos deste estudo estavam distribu?dos pelas cinco regi?es brasileiras e tomaram conhecimento do teste via internet. Com o desempenho dos testados nas aplica??es tradicionais e nos grupos on-line tivemos subs?dios para concluir que a aplica??o on-line apresenta consist?ncia significativamente boa em todos os crit?rios de validade estudados. Esta validade justifica a sua utiliza??o, assim como estudos subseq?entes. Os resultados dos testes on-line n?o s? foram correlatos entre si como tamb?m foram semelhantes aos das testagens tradicionais (0,89) feitas em l?pis e papel. Os retestes demonstraram correla??o entre si, variando entre 0,92 e 1, enquanto que as multisess?es apresentaram bom resultado nestas compara??es (0,72). Al?m disso, foram avaliados que os crit?rios log?sticos de adequa??o na forma informatizada, como a seguran?a, o desempenho dos usu?rios, as caracter?sticas ambientais, a organiza??o do banco de dados, os custos operacionais e as limita??es do invent?rio on-line, foram bastante satisfat?rios, concluindo que h? viabilidade de um teste informatizado on-line com auto-aplica??o. Os resultados obtidos por este trabalho podem ser de utilidade para nortear ulteriores estudos, aprofundando tanto o estabelecimento de metodologias de informatiza??o de testes psicol?gicos no pa?s, quanto o papel do psic?logo diante de novas tecnologias
39
Xu, Zhou. "On-line test of micro & nano systems." Thesis, Lancaster University, 2011. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.651304.
Full textAbstract:
Online test is a technology that has great importance and value in many applications. It provides unique benefit of real-time condition monitoring, based on which early warning of system failure or degradation and potentially system self-repair can be achieved to avoid more significant impact. In the context of on-line test, embedded off-line test is still a challenging issue for MEMS device, mainly due to their micro scale and what is typically multi energy domain functionality. There are very limited methods to observe and characterize the MEMS components under test, especially for the dynamic behavior. It is also in general more difficult to verify their performance under real working conditions. This work attempts to deliver real online test solutions and methodologies which can be adapted to wide range of MEMS devices. Novel techniques of Bias-Superposition and Multi-Mode Sensing are conceived and engineered with due consideration of the availability of on board resources (e.g. signal processing power) and design/cost overhead. The proposed techniques are demonstrated on two existing MEMS systems: a capacitive MEMS accelerometer and a resistive MEMS based conductance sensor. The concepts are further studied through the design of a piezoresistive multi-functional humidity/pressure sensor. By developing the theoretical model and applying the proposed methodologies on these different structures and applications, this work pushed the State-of-the-Art of micro & nano system's online test in three areas: firstly the work potentially enabled many existing electrical induced off-line test so lutions for MEMS systems to be transfonned to on-line; secondly an on-line test solution for electro-chemical microsystems has been conceived which by traditional methods is difficu lt to implement; last but not least the work advanced from on-l ine test to fault-to lerance within NJEMS sensor systems through resilience of the sensor network.
40
Lillestøl, Reidar Lunde. "Power production experiments at the Test Beam Line in the CLIC Test Facility 3." Thesis, Norges teknisk-naturvitenskapelige universitet, Institutt for elektronikk og telekommunikasjon, 2010. http://urn.kb.se/resolve?urn=urn:nbn:no:ntnu:diva-12030.
Full textAbstract:
CLIC is an international study of a future multi-TeV electron-positron linear collider, where the energy of a high-intensity drive beam is extracted and transferred to the main beam via Power Extraction and Transfer Structures (PETS) in the form of rf power. The study of power production is therefore essential for the feasibility of CLIC. Power production in PETS has been studied, and experiments have been performed in the decelerator Test Beam Line in the CLIC Test Facility 3.In particular, the correlation of the power production and the beam position inside the structure has been studied. It is shown that the total produced power is constant when the beam has a position offset through the PETS. In addition, the difference between the measured phases from each side is independent of the beam position, which allows for efficient combination of the fields. However, the ratio of the power on each side of the PETS unexpectedly shows a linear dependence on the horizontal offset, with a correlation value of 0.87. This can potentially affect the power transferred to the main linac, and should be taken into account in the design of the high power rf system.A graphical user interface was developed for the Test Beam Line, and the functionality is described in detail. The program is used in the operation of the Test Beam Line for monitoring, matching, steering and power production experiments, and has interfaces to MAD-X and PLACET. A documentation is also given of the Test Beam Line and the methods of the power measurements.
41
Valentin, Thierry. "Méthode de conception d'architectures tolérantes aux fautes transitoires à base de composants commerciaux : application aux communications en milieu spatial." Lorient, 2000. http://www.theses.fr/2000LORIS010.
Full textAbstract:
Dans le domaine spatial, les architectures de systèmes embarqués de nouvelle génération devront répondre à des critères encore plus contraignants de masse, coût et performance. Pour répondre à ces critères contradictoires, il est nécessaire d'analyser la possibilité de faire appel aux composants commerciaux (cots). Cela répond également à un besoin d'adaptation à la réduction de l'offre en composants haute fiabilité. L'objectif principal de cette étude est d'analyser les différentes solutions de détection et de recouvrement d'erreur de type SEU, puis de développer une méthodologie qui, partant d'un algorithme de traitement de signal et d'image TDSI (compression multirésolution d'images satellitaires pour notre application), permet la définition d'une architecture tolérante aux fautes transitoires (TFT) optimisée à base d'un DSP commercial. Nous proposons dans cette thèse une nouvelle approche pour réaliser la surveillance du flux d'information. Il s'agit de la vérification du flot d'adresses de données (détection de S. E. U. ) dans l'unité de mémorisation). L'approche s'appuie sur le principe de l'analyse de signature et cherche à adapter le polynome générateur de signatures pour rendre uniques les signatures des blocs linéaires d'adresses (BLA) associés au traitement en boucle d'un BLI (Bloc linéaire d'instructions) ; Cas représentatif des algorithmes TDSI. Nous avons ainsi proposé trois modes de compaction possibles où chacun cherche à réduire la complexité du matériel et de calcul tout en essayant d'augmenter le taux de couverture. D'autre part, nous avons montré l'invariance temporelle de la séquence d'adresses générée par chaque itération de l'algorithme utilisé. Ainsi, la méthode proposée permet de couvrir tous les accès à la mémoire de données externes crées en cours de fonctionnement
42
Vural, Aydin. "Fmcw Radar Altimeter Test Board." Master's thesis, METU, 2003. http://etd.lib.metu.edu.tr/upload/2/1219526/index.pdf.
Full textAbstract:
In this thesis, principles of a pulse modulated frequency modulated continuous wave radar is analyzed and adding time delay to transmitted signal in the laboratory environment performed. The transmitted signal from the radar has a time delay for traveling the distance between radar and target. The distance from radar to target is more than one kilometers thus test of the functionality of the radar in the laboratory environment is unavailable.
The delay is simulated regarding to elapsed time for the transmitted signal to be received. This delay achieved by using surface acoustic wave (SAW) delay line in the laboratory environment. The analyses of the components of the radar and the delay line test board are conducted.
43
Fadda, Emilienne. "Evaluation des composantes de l'énergie de surface par la technique des angles de contact : application à la mise au point et au controle de procédés en microélectronique." Université Joseph Fourier (Grenoble), 1995. http://www.theses.fr/1995GRE10222.
Full textAbstract:
Les differentes etapes des procedes de la microelectronique se traduisent par des modifications physico-chimiques de materiaux organiques et inorganiques. Pour l'etude des surfaces et des interfaces, hormis les methodes optiques, il existe peu de techniques de caracterisation simples, rapides, non destructives et utilisables aisement en salle blanche, dans un contexte de production. La mesure des angles de contact presente potentiellement ces avantages. Elle permet de determiner les differentes composantes de l'energie de surface et donc d'acceder aux interactions de van der waals et aux interactions acido-basiques presentes en surface. Pour identifier les modifications de surface revelees par les angles de contact et, afin de valider cette technique, il est necessaire de correler ces informations avec d'autres techniques de caracterisation, comme l'afm, l'xps et l'ir. Il est alors possible de mieux comprendre les phenomenes mis en jeu lors des procedes et donc d'optimiser les etapes. Le travail de these porte principalement sur l'etude des etapes de photolithographie qui est l'un des points critiques en microelectronique. Tout d'abord, les materiaux de base (polymeres, solvants) utilises ont ete analyses afin de determiner la sensibilite de la technique de caracterisation. Les differentes etapes de la lithographie (depot du film, insolation et developpement) ont ensuite ete etudiees. Dans cette etude, les mecanismes de fonctionnement des resines positives (i-line et duv) ont ete abordes. Pour terminer, la possibilite d'integrer la technique de mesure des angles de contact comme controle en ligne des etapes de lithographie a ete evaluee. D'autres exemples empruntes aux procedes de microelectronique comme le depot de couches epitaxiees ou la realisation d'interconnexions ont permis de confirmer les potentialites de la technique pour le controle en ligne des procedes
44
Becue, Alain. "FX+ Storage and Exchange Structure of Multiplexed Data for Off-line Operations." International Foundation for Telemetering, 1996. http://hdl.handle.net/10150/608367.
Full textAbstract:
International Telemetering Conference Proceedings / October 28-31, 1996 / Town and Country Hotel and Convention Center, San Diego, California<br>With the technological evolution of flying equipment, computing and store capacity we
need to have a new view of the methods of acquisition, storage and archiving data.
45
Yeandel, Julian D. "Investigations into the feasibility of an on-line test methodology." Thesis, Loughborough University, 1998. https://dspace.lboro.ac.uk/2134/22093.
Full textAbstract:
This thesis aims to understand how information coding and the protocol that it supports can affect the characteristics of electronic circuits. More specifically, it investigates an on-line test methodology called IFIS (If it Fails It Stops) and its impact on the design, implementation and subsequent characteristics of circuits intended for application specific lC (ASIC) technology. The first study investigates the influences of information coding and protocol on the characteristics of IFIS systems. The second study investigates methods of circuit design applicable to IFIS cells and identifies the technique possessing the characteristics most suitable for on-line testing. The third study investigates the characteristics of a 'real-life' commercial UART re-engineered using the techniques resulting from the previous two studies. The final study investigates the effects of the halting properties endowed by the protocol on failure diagnosis within IFIS systems. The outcome of this work is an identification and characterisation of the factors that influence behaviour, implementation costs and the ability to test and diagnose IFIS designs.
46
Stoll, Christopher A. "Text Line Extraction Using Seam Carving." University of Akron / OhioLINK, 2015. http://rave.ohiolink.edu/etdc/view?acc_num=akron1428077337.
Full text
47
LIU, JIANXUN. "TEST PATTERN GENERATION FOR CROSSTALK FAULT IN DYNAMIC PLA." University of Cincinnati / OhioLINK, 2003. http://rave.ohiolink.edu/etdc/view?acc_num=ucin1069779563.
Full text
48
López, Jorge. "Distributed on-line network monitoring for trust assessment." Thesis, Université Paris-Saclay (ComUE), 2015. http://www.theses.fr/2015SACLL003/document.
Full textAbstract:
Les systèmes collaboratifs sont aujourd’hui devenus très populaires et sont de plus en plus utilisés dans de nombreux domaines divers. De fait, les interactions de confiance des differents systèmes sont devenus une priorité. La confiance, en tant que concept informatique, a été étudiée très récemment. Cependant, dans la littérature, très peu d’attention a été portée pour évaluer l’exactitude des interactions entre entités communicantes; même si la plupart des approches se sont basées sur les mesures cumulées de ces valeurs. Pour déterminer, de façon générale, l’exactitude de ces interactions, une approche nommée Monitorage des Réseaux En-Ligne et Distribué (MRED) a été proposée. De plus, des outils prototypes ont été développés pour tester automatiquement les propriétés de confiance entre entités dans des systèmes communicants. MRED est une forme de test passif; elle analyse les réponses des systèmes et teste l’exactitude des interactions en utilisant des traces de réseaux. Comme elle dépend des propriétés à tester, une nouvelle approche a été proposée pour faire l’extraction automatique de propriétés pertinentes que l’ont pourrait, in fine, tester dans un système sous test. Notre approche repose sur le fonctionnement des systèmes de monitorage online. Nous proposons de nouvelles méthodes afin d’améliorer les techniques fournies dans l’état de l’art pour: a) évaluer efficacement les propriétés avec une complexité en temps O($n$), ce en utilisant un Automate Fini Déterministe Prolongée (AFDP); et b) élargir l’expressivité du langage proposé pour exprimer correctement les contraintes systèmes, comme les délais d’attente pour éviter le manque de ressources. Finalement, nous proposons un nouveau cadre flexible utilisable dans de très nombreux domaines, qui permet la définition de caractéristiques de confiance afin d’évaluer les entités dans des contextes différents. De surcroît, avec les évaluations des caractéristiques de confiance, nous proposons un modèle de confiance basé sur l’apprentissage automatique, en résolvant spécifiquement un problème de classification multi-classes et utilisant des Machine à vecteurs de support (SVM). A partir de ces modèles, des expérimentations ont été effectuées en simulant des caractéristiques de confiance pour estimer le niveau de confiance; une précision de plus de 96% a été obtenue<br>Collaborative systems are growing in use and in popularity. The need to boost the methods concerning the interoperability is growing as well; therefore, trustworthy interactions of the different systems are a priority. Trust as a computer science concept has been studied in the recent years. Nevertheless, in the literature, very little focus is placed on how to assess the correctness of the interactions between the entities; even if most approaches rely on the estimation of trust based on the accumulated measures of these values. To broadly determine the correctness of interactions without targeting a specific domain or application, an approach using Distributed On-line Network Monitoring (DONM) was proposed. Furthermore, a prototype tool-set was developed to automatically test the trust properties. DONM is a form passive testing; it analyzes systems' responses and test the correctness of the interactions via network traces. Since it relies on the stated properties to test, a novel approach was proposed to automatically extract relevant properties to test. Our approach deeply relies on the operation of On-line Monitoring Systems. That is the reason why we propose new methods to enhance the state of the art techniques to: a) efficiently evaluate properties in O(n) time complexity using an Extended Finite State Automata (EFSA) auxiliary data structure; and b) to expand the language expressiveness to properly express the constraints of such systems, such as, timeouts in order to avoid resource starvation. Finally, using the evaluation of the entities' interactions provided by our approach, trust management engines will help trustors to decide with whom and how to interact with other users or applications. We propose a new framework that is flexible for any domain, allowing trustors to define the trust features used to evaluate trustees in different contexts. Furthermore, with the evaluations of the trust features, we propose a trust model which achieves close-to-human inference of the trust assessment, by using a machine learning based trust model, namely solving a multi-class classification problem using Support Vector Machines (SVM). Using the SVM-based trust model, experiments were performed with simulated trust features to estimate trust level; an accuracy of more than 96% was achieved
49
Schrock, Amanda. "A Test of the Homophily Principle Using On-Line Personal Advertisements." TopSCHOLAR®, 2007. http://digitalcommons.wku.edu/theses/373.
Full textAbstract:
With the increasing popularity and accessibility of the Internet, there is a need to reexamine dating and relationship preferences in the high-tech information age. Previously research pertaining to dating has focused on relationships and attitudes as well as the concept of homophily. In an effort to bridge the gap between previous dating conclusions and a modern means for meeting people, this research is an attempt to determine if previously established conclusions about homophily transcend to mate selection conducted through the use of the Internet. This research utilizes content analysis of online personal advertisements in order to compare the demographic characteristics and personal interests of advertisers with the characteristics and interests of those whom he or she is seeking. For this study a sample of 511 personal advertisements was selected from a popular national website service. The sample includes advertisers living in one southern U.S. city who are seeking either heterosexual or homosexual relationships. Using deductive coding to examine demographic and interest characteristics and inductive coding to explore the self-expressed behavior of the advertiser as well as the behavior sought, the principle of homophily was examined through descriptive statistics. Consistent with the prior literature, findings for this study suggest that certain demographic characteristics such as race, education, and marital status exhibit moderate to high degrees of homophily. Findings also suggest high to moderate degrees of homophily in other demographic characteristics such as body type, smoking habits, and alcohol-drinking habits. Results also show that personal-interest variables such as playing music, gardening, and health and fitness do not show evidence of homophily. It was also concluded that females, as opposed to males, tend to seek other people who have their same characteristics and interests.
50
Friar, Robert James. "Analysis, design, and measurement of on-wafer transmission line test structures /." Digital version accessible at:, 2000. http://wwwlib.umi.com/cr/utexas/main.
Full text