Academic literature on the topic 'Transistor bipolaire à hétérojonction (TBH)'

Cette thèse propose une nouvelle méthodologie pour l‟étude de la fiabilité des Transistors Bipolaires à Hétérojonctions (TBHs) en technologie SiGe. L‟originalité de cette étude vient de l‟utilisation d‟une contrainte électromagnétique efficace et ciblée à l‟aide du banc champ proche. Ce type de contrainte a permis de dégrader les performances de ce composant en mettant en évidence certains mécanismes de défaillance. Les caractérisations statiques ont montré la présence des courants de fuite à l‟interface Si/SiO2, non seulement entre la base et l‟émetteur, mais aussi entre la base et le collecteur. Ceci est attribué à un phénomène de piégeage induit par des porteurs chauds qui ont été engendrés pendant la durée du vieillissement. Ce phénomène a été abordé par la modélisation physique en étudiant l‟influence des pièges d‟interfaces sur la dérive des performances électriques du TBH. Afin de visualiser les défaillances qui peuvent être détectées par microscopie, des observations en haute résolution MET (Microscope Electronique à Transmission) et des analyses EDS (Energy Dispersive Spectroscopy) ont été présentées. Ces analyses microscopiques ont mis en évidence les dégradations des couches de titane autour de l‟émetteur, de la base et du collecteur. Ces dégradations sont attribuées à un phénomène de migration de l‟or (Au) vers le titane (Ti) due à la forte densité de courant induite par vieillissement. Ces réactions Au-Ti provoquent une augmentation de la résistivité des couches conductrices et expliquent une partie de la dégradation significative des performances dynamiques du TBH
This work proposes a new methodology for studying the reliability of the Heterojunction Bipolar Transistors (HBTs) in SiGe technology. The originality of this study comes from the use of a targeted electromagnetic field stress by using the near field bench. This type of stress has to degrade the performance of this component causing failure mechanisms. The DC characterizations showed the presence of leakage currents at Si/SiO2 interface, not only between the base and the emitter, but also between the base and the collector. This is attributed to a trapping phenomenon induced by hot carriers which have been generated during stress. This phenomenon has been addressed by the physical modeling, by studying the influence of interface traps on the drift of the HBT characteristics. To identify the failures that can be detected by microscopy, characterization of the structure before and after ageing was performed by Transmission Electron Microscopy (TEM) and energy dispersive spectroscopy (EDS). These analyses revealed the degradation of the titanium layers around the emitter, the base and the collector. The degradations are attributed to the gold (Au) migration into the titanium (Ti) due to the high current density induced by stress. Some of these Au–Ti reactions are known to increase the resistivity of the conducting layers which directly affects the HBTs‟ dynamic performances

Le travail présenté dans ce mémoire concerne l'intégration d'un modèle thermique de TBH issu de simulations thermiques 3D dans un environnement de simulation circuit. Après avoir mis en évidence dans le premier chapitre les effets thermiques dans les composants micro-ondes, nous avons présenté dans le second chapitre le potentiel de prédiction des échauffements d'une analyse thermique 3D. Ensuite nous avons présenté la mise en place d'une méthode de réduction de modèle par la technique des vecteurs de Ritz à partir de ces simulations. Le troisième chapitre décrit la modélisation non-linéaire électrothermique de TBH développé à l'IRCOM afin de générer un modèle global de transistor distribué par doigt que l'on connectera au modèle thermique. Enfin, le dernier chapitre démontre l'intérêt d'un tel modèle dans le cadre de prédiction de stabilité (crunch) et du fonctionnement de puissance notamment en terme de dynamiques lentes en fonctionnement pulsé
The work presented here involves an integration into a circuit simulator of a HBT's thermal model from a 3D finite element method thermal simulation

Cette thèse est un des premiers travaux sur les transistors bipolaires à hétérojonction (TBH)de la filière InP ayant une base en GaAsSb. Une méthode de mesure précise des offsets des
hétérojonctions de type II par électroluminescence, associée aux mesures électriques a permis de clarifier les conditions du transport électronique dans le système InP/GaAsSb et d'initier l'utilisation d'un émetteur en InGaAlAs. Deux briques technologiques spécifiques ont été développées : la gravure chimique sélective de InGaAlAs par rapport à GaAsSb et la réalisation de contacts ohmiques très faiblement résistifs sur p-GaAsSb. Ceci a permis l'assemblage d'un procédé de fabrication de TBH ultra-rapides dans cette filière. La faisabilité de ce procédé a été démontrée par la réalisation de TBH submicroniques ayant des fréquences ( fT ; fmax) de (155 ; 162) GHz. Son optimisation, protégée par deux brevets, montre des perspectives pour atteindre des fréquences ( fT ; fmax) de (380 ; 420) GHz.

L'objectif principal de cette thèse est de proposer et d'évaluer une nouvelle architecture de Transistor Bipolaire à Héterojonction (TBH) Si/SiGe s’affranchissant des limitations de l'architecture conventionnelle DPSA-SEG (Double-Polysilicium Self-Aligned, Selective Epitaxial Growth) utilisée dans la technologie 55 nm Si/SiGe BiCMOS (BiCMOS055) de STMicroelectronics. Cette nouvelle architecture est conçue pour être compatible avec la technologie 28-nm FD-SOI (Fully Depleted Si-licon On Insulator), avec pour objectif d'atteindre la performance de 400 GHz de fT et 600 GHz de fMAX dans ce noeud. Pour atteindre cet objectif ambitieux, plusieurs études complémentaires ont été menées: 1/ l'exploration et la comparaison de différentes architectures de TBH SiGe, 2/ l'étalonnage TCAD en BiCMOS055, 3/ l'étude du budget thermique induit par la fabrication des technologies BiCMOS, et finalement 4/ l'étude d'une architecture innovante et son optimisation. Les procédés de fabrication ainsi que les modèles physiques (comprenant le rétrécissement de la bande interdite, la vitesse de saturation, la mobilité à fort champ, la recombinaison SRH, l'ionisation par impact, la résistance distribuée de l'émetteur, l'auto-échauffement ainsi que l’effet tunnel induit par piégeage des électrons), ont été étalonnés dans la technologie BiCMOS055. L'étude de l’impact du budget thermique sur les performances des TBH SiGe dans des noeuds CMOS avancés (jusqu’au 14 nm) montre que le fT maximum peut atteindre 370 GHz dans une prochaine génération où les profils verticaux du BiCMOS055 seraient ‘simplement’ adaptés à l’optimisation du budget thermique total. Enfin, l'architecture TBH SiGe EXBIC, prenant son nom d’une base extrinsèque épitaxiale isolée du collecteur, est choisie comme la candidate la plus prometteuse pour la prochaine génération de TBH dans une technologie BiCMOS FD-SOI dans un noeud 28 nm. L'optimisation en TCAD de cette architecture résulte en des performances électriques remarquables telles que 470 GHz fT et 870 GHz fMAX dans ce noeud technologique
The ultimate objective of this thesis is to propose and evaluate a novel SiGe HBT architec-ture overcoming the limitation of the conventional Double-Polysilicon Self-Aligned (DPSA) archi-tecture using Selective Epitaxial Growth (SEG). This architecture is designed to be compatible with the 28-nm Fully Depleted (FD) Silicon On Insulator (SOI) CMOS with a purpose to reach the objec-tive of 400 GHz fT and 600 GHz fMAX performance in this node. In order to achieve this ambitious objective, several studies, including the exploration and comparison of different SiGe HBT architec-tures, 55-nm Si/SiGe BiCMOS TCAD calibration, Si/SiGe BiCMOS thermal budget study, investi-gating a novel architecture and its optimization, have been carried out. Both, the fabrication process and physical device models (incl. band gap narrowing, saturation velocity, high-field mobility, SRH recombination, impact ionization, distributed emitter resistance, self-heating and trap-assisted tunnel-ing, as well as band-to-band tunneling), have been calibrated in the 55-nm Si/SiGe BiCMOS tech-nology. Furthermore, investigations done on process thermal budget reduction show that a 370 GHz fT SiGe HBT can be achieved in 55nm assuming the modification of few process steps and the tuning of the bipolar vertical profile. Finally, the Fully Self-Aligned (FSA) SiGe HBT architecture using Selective Epitaxial Growth (SEG) and featuring an Epitaxial eXtrinsic Base Isolated from the Collector (EXBIC) is chosen as the most promising candidate for the 28-nm FD-SOI BiCMOS genera-tion. The optimization of this architecture results in interesting electrical performances such as 470 GHz fT and 870 GHz fMAX in this technology node

Les Transistors Bipolaires à Hétérojonction fonctionnent à hautes fréquences sous des tensions d'environ 5V, en particulier dans le système de matériaux InP/InGaAs. Il est souhaitable d'obtenir ces performances non pas sur InP mais sur GaAs, substrat plus robuste, disponible en taille supérieure et préféré en industrie. Un buffer métamorphique GaAs → InP est alors requis pour relaxer la contrainte due au désaccord de paramètre de maille. Cette thèse porte sur la croissance par Epitaxie par Jets Moléculaires de tels buffers et de TBH InP/InGaAs à base fortement dopée au béryllium. Les buffers sont évalués via un protocole expérimental dédié au TBH, associant des caractérisations «matériaux» (photoluminescence, Double Diffraction des rayons X, microscopies optique et à force atomique AFM) et électriques (diodes métamorphiques). Nous comparons ainsi les deux processus de relaxation possibles : avec introduction progressive de la contrainte sur buffer graduel In(Ga)AlAs, abrupte sur buffer uniforme InP. Le rôle de la cinétique des adatomes III en front de croissance sur le processus graduel est démontré. Les performances des TBH métamorphiques InP/InGaAs épitaxiés sur GaAs via un buffer graduel InGaAlAs sont au final proches de celles des TBH de référence sur InP.

Les avancées dans les systèmes de communication et de traitement de l'information nécessitent des circuits à haut débit qui doivent s'appuyer sur des transistors aux performances en vitesse et en puissance élevées. Les Transistors Bipolaires à Hétérojonction (TBH) III-V constituent un bon compromis. Le TBH-InP est l'un d'entre eux. Il convient d'autant mieux pour le développement de systèmes de télécommunications à des débits supérieurs à 60 Gbits/s que sa technologie permet l'intégration de composants optoélectroniques de longueur d'onde comprise entre 1,3 mM et 1,55 mM. Le regain d'intérêt pour ces technologies a mis en lumière les problèmes et les contraintes liés à la modélisation compacte. Le travail présenté s'inscrit dans le cadre d'une collaboration entre le CNET Bagneux/OPTO+ et l'IEF. Il a pour objet l'étude expérimentale et la modélisation électrique des TBDH-InP. Quatre technologies auto-alignées qui diffèrent par la nature du dopage de base (béryllium ou carbone) et par la présence d'un gradient d'indium dans la base ont été étudiées. Pour chaque technologie un grand nombre de dispositifs a été analysé et une masse importante de données expérimentales a permis d'obtenir les paramètres du modèle de Gummel-Poon de ces composants. Ces modèles ont ensuite été utilisés par les concepteurs de circuits intégrés d'OPTO+ pour réaliser des circuits pour la logique "haut débit" (multiplexeur, circuit de décision, bascule D, driver,. . . ). La volumineuse base de données a également permis d'étudier l'auto-échauffement dans les TBH-InP d'abord par une approche expérimentale puis par une modélisation numérique de l'équation de Fourier. Le travail de modélisation a permis de dégager des pistes pour réduire l'auto-échauffement. Pour mieux cerner le fonctionnement physique des TBH, une analyse expérimentale à température variable a été réalisée sur une des quatre technologies. Enfin, une analyse de sensibilité des paramètres du modèle de Gummel-Poon à 300K sur le temps de commutation des paires différentielles (technologie CML/ECL) a été effectuée: -Le temps de retard t(FF) et le temps de charge R(BB),C(jC) sont les deux contributions intrinsèques les plus importantes, -L'extraction de certains paramètres du modèle est imprécise (C(jE), Rc entre autre) et se répercute sur le t(FF) on perçoit la nécessité de développer des approches fiables pour extraire ces éléments
The progress in data processing communication systems require circuits with high data rate which are based on high speed transistors with high power. III-V Bipolar Heterojunction Transistors (HBTs) constitute a good trade-off, and more particularly InP based -HBTs. These device are well suited for the development of telecommunications systems with data rates higher than 60 Gbits/s, moreover this technology allows the integration of optoelectronic devices with wavelength ranging between 1,3 mM and 1,55 mM. The renewed interest for these technologies underlines the problems and the constraints related to compact modeling. The work was developed under the frame of a tight collaboration between the CNET Bagneux/OPTO+ and the IEF. The aim of this thesis is the experimental study and the electrical modeling of InP-DHBT. Four self-aligned technologies which differ by the nature of base doping (beryllium or carbon) and by the presence of an indium gradient in the base were studied. For each technology a large number of devices were analyzed and an important mass of experimental data made it possible to obtain the parameters of the model of Gummel-Poon for such devices. These models were then used by circuit designers at OPTO+ for the conception of logic circuits with high debit (multiplexer, circuit of decision, rock-D, driver. . . ). The large data base also made it possible to study the influence of self-heating effects in InP-HBT by an experimental point of view and then by a numerical modeling of Fourier equation. Simulation results allows to find the pathways to reduce self-heating effects in the studied devices. For a better understanding of the physics governing the HBT performance, an experimental analysis at variable temperature was carried out on one of four technologies. Finally, an analysis of sensitivity of the parameters of the model of Gummel-Poon at 300K over the switching time of the differential pairs (CML/ECL technology) was performed: -Delay time t(FF) and charge time R(BB),C(jC) are the two most important intrinsic contributions, -The extraction of many parameters of the model is inaccurate (C(jE), Rc amongst other) and they influences t(FF), then the need of developing reliable approaches to extract these elements is pointed out

Les études qui seront présentées dans le cadre de cette thèse portent sur le développement et l’optimisation des techniques pour la modélisation compacte des transistors bipolaires à hétérojonction (TBH). Ce type de modélisation est à la base du développement des bibliothèques de composants qu’utilisent les concepteurs lors de la phase de simulation des circuits intégrés. Le but d’une technologie BiCMOS est de pouvoir combiner deux procédés technologiques différents sur une seule et même puce. En plus de limiter le nombre de composants externes, cela permet également une meilleure gestion de la consommation dans les différents blocs digitaux, analogiques et RF. Les applications dites rapides peuvent ainsi profiter du meilleur des composants bipolaires et des transistors CMOS. Le défi est d’autant plus critique dans le cas des applications analogiques/RF puisqu’il est nécessaire de diminuer la puissance consommée tout en maintenant des fréquences de fonctionnement des transistors très élevées. Disposer de modèles compacts précis des transistors utilisés est donc primordial lors de la conception des circuits utilisés pour les applications analogiques et mixtes. Cette précision implique une étude sur un large domaine de tensions d’utilisation et de températures de fonctionnement. De plus, en allant vers des nœuds technologiques de plus en plus avancés, des nouveaux effets physiques se manifestent et doivent être pris en compte dans les équations du modèle. Les règles d’échelle des technologies plus matures doivent ainsi être réexaminées en se basant sur la physique du dispositif. Cette thèse a pour but d’évaluer la faisabilité d’une offre de modèle compact dédiée à la technologie avancée SiGe TBH de chez ST Microelectronics. Le modèle du transistor bipolaire SiGe TBH est présenté en se basant sur le modèle compact récent HICUMversion L2.3x. Grâce aux lois d’échelle introduites et basées sur le dessin même des dimensions du transistor, une simulation précise du comportement électrique et thermique a pu être démontrée.Ceci a été rendu possible grâce à l’utilisation et à l’amélioration des routines et méthodes d’extraction des paramètres du modèle. C’est particulièrement le cas pour la détermination des éléments parasites extrinsèques (résistances et capacités) ainsi que celle du transistor intrinsèque. Finalement, les différentes étapes d’extraction et les méthodes sont présentées, et ont été vérifiées par l’extraction de bibliothèques SPICE sur le TBH NPN Haute-Vitesse de la technologie BiCMOS avancée du noeud 55nm, avec des fréquences de fonctionnement atteignant 320/370GHz de fT = fmax
The aim of BiCMOS technology is to combine two different process technologies intoa single chip, reducing the number of external components and optimizing power consumptionfor RF, analog and digital parts in one single package. Given the respectivestrengths of HBT and CMOS devices, especially high speed applications benefit fromadvanced BiCMOS processes, that integrate two different technologies.For analog mixed-signal RF and microwave circuitry, the push towards lower powerand higher speed imposes requirements and presents challenges not faced by digitalcircuit designs. Accurate compact device models, predicting device behaviour undera variety of bias as well as ambient temperatures, are crucial for the development oflarge scale circuits and create advanced designs with first-pass success.As technology advances, these models have to cover an increasing number of physicaleffects and model equations have to be continuously re-evaluated and adapted. Likewiseprocess scaling has to be verified and reflected by scaling laws, which are closelyrelated to device physics.This thesis examines the suitability of the model formulation for applicability to production-ready SiGe HBT processes. A derivation of the most recent model formulationimplemented in HICUM version L2.3x, is followed by simulation studies, whichconfirm their agreement with electrical characteristics of high-speed devices. Thefundamental geometry scaling laws, as implemented in the custom-developed modellibrary, are described in detail with a strong link to the specific device architecture.In order to correctly determine the respective model parameters, newly developed andexisting extraction routines have been exercised with recent HBT technology generationsand benchmarked by means of numerical device simulation, where applicable.Especially the extraction of extrinsic elements such as series resistances and parasiticcapacitances were improved along with the substrate network.The extraction steps and methods required to obtain a fully scalable model library wereexercised and presented using measured data from a recent industry-leading 55nmSiGe BiCMOS process, reaching switching speeds in excess of 300GHz. Finally theextracted model card was verified for the respective technology

De part leur forte densité de puissance potentielle (10 w/mm contre 1 à 2w/mm pour les HEMT), les transistors bipolaires a hétérojonction (TBH) sont des composants de choix pour les applications monolithiques de forte puissance et à haut rendement. Cependant leur loi d'injection spécifique et la mauvaise conductivité thermique de l'AsGa les prédispose à des phénomènes d'emballement thermiques nuisibles pour leur fiabilité et leur niveau de performances. Les solutions mises en oeuvre pour stabiliser thermiquement les TBH (drain thermique, résistance de ballast) induisent des éléments parasites néfastes au comportement hyperfréquence du transistor. Notre travail a donc consisté dans le développement d'un modèle global de TBH multidoigts permettant une approche autocohérente des phénomènes électriques et thermiques. Pour cela, partant de modèle physiques non-stationnaires 1d et 2d de TBH nous extrayons les modèles électriques intrinsèques de transistor monodoigt paramètres en température pour chaque point de fonctionnement. Les éléments extrinsèques et les liaisons électriques entre les différents doigts sont caractérisés par des simulations électromagnétiques 3d. Enfin, une solution numérique non-linéaire de l'équation de la chaleur (3d régime établi, 2d en régime transitoire) couplée de façon autocoherente aux modèles électriques par une procédure d'équilibrage thermique permet une détermination réaliste des performances hyperfréquences de TBH multidoigts avec prise en compte des effets thermiques doigt a doigt.