Relevant bibliographies by topics / Transistor VDMOS de puissance

Contents

  1. Journal articles
  2. Dissertations / Theses
  3. Conference papers

Academic literature on the topic 'Transistor VDMOS de puissance'

Author: Grafiati
Published: 4 June 2021
Last updated: 4 February 2022

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Transistor VDMOS de puissance.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Journal articles on the topic "Transistor VDMOS de puissance"

1

Beydoun, B., H. Tranduc, F. Oms, A. Peyre Lavigne, and P. Rossel. "Méthodologie d'approche pour la conception des transistors VDMOS de puissance." Journal de Physique III 4, no. 10 (October 1994): 1939–55. http://dx.doi.org/10.1051/jp3:1994249.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

Sanchez, J. L., H. Tranduc, T. Phan Pham, M. Gharbi, P. Rossel, G. Charitat, and B. Vertongen. "Influence des zones d'accès sur la résistance à l'état passant des transistors moyennes tensions VDMOS de puissance." Revue de Physique Appliquée 20, no. 11 (1985): 759–70. http://dx.doi.org/10.1051/rphysap:019850020011075900.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Chow, T. P., and B. J. Baliga. "A new hybrid VDMOS-LIGBT transistor." IEEE Electron Device Letters 9, no. 9 (September 1988): 473–75. http://dx.doi.org/10.1109/55.6949.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Paredes, J., S. Hidalgo, F. Berta, J. Fernandez, J. Rebollo, and J. Millan. "A steady-state VDMOS transistor model." IEEE Transactions on Electron Devices 39, no. 3 (March 1992): 712–19. http://dx.doi.org/10.1109/16.123499.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

Xu, H. P. E., O. P. Trescases, I. S. M. Sun, D. Lee, W. T. Ng, K. Fukumoto, A. Ishikawa, et al. "Design of a rugged 60 V VDMOS transistor." IET Circuits, Devices & Systems 1, no. 5 (2007): 327. http://dx.doi.org/10.1049/iet-cds:20070008.

Full text
APA, Harvard, Vancouver, ISO, and other styles
6

Marjanovic, Milos, Danijel Dankovic, Aneta Prijic, Zoran Prijic, Nebojsa Jankovic, and Vojkan Davidovic. "Modeling and PSPICE simulation of NBTI effects in VDMOS transistors." Serbian Journal of Electrical Engineering 12, no. 1 (2015): 69–79. http://dx.doi.org/10.2298/sjee1501069m.

Full text
Abstract:
In this paper the results of modeling and simulation of NBTI effects in p-channel power VDMOS transistor have been presented. Based on the experimental results, the threshold voltage shifts and changes of transconductance during the NBT stress have been modeled and implemented in the PSPICE model of the IRF9520 transistor. By predefining the threshold voltage value before the NBT stress, and by assigning the stress time, transfer characteristics of the transistor are simulated. These characteristics are within (1.33?11.25)% limits in respect to the measured ones, which represents a good agreement.
APA, Harvard, Vancouver, ISO, and other styles
7

Li, Qi, Tingting Bao, Haiou Li, Tangyou Sun, and Yuan Zuo. "Uniform shallow trenches termination design for high‐voltage VDMOS transistor." Electronics Letters 56, no. 2 (January 2020): 104–5. http://dx.doi.org/10.1049/el.2019.2982.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

Zeng, J., P. A. Mawby, M. S. Towers, and K. Board. "THERMO‐ELECTRIC STUDY OF THE TRENCH‐GATE POWER VDMOS TRANSISTOR." COMPEL - The international journal for computation and mathematics in electrical and electronic engineering 13, no. 4 (April 1994): 735–42. http://dx.doi.org/10.1108/eb051891.

Full text
APA, Harvard, Vancouver, ISO, and other styles
9

Beydoun, B., M. Zoaeter, A. Alaeddine, I. Rachidi, F. Bahsoun, J‐J Charlot, and J‐P Charles. "2D analysis of functional stress degradations on power VDMOS transistor." Microelectronics International 21, no. 2 (August 2004): 16–22. http://dx.doi.org/10.1108/13565360410531971.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Prijić, Z., P. Igić, Z. Pavlović, and N. Stojadinović. "Simple method for the extraction of power VDMOS transistor parameters." Microelectronics Journal 27, no. 6 (September 1996): 567–70. http://dx.doi.org/10.1016/0026-2692(95)00120-4.

Full text
APA, Harvard, Vancouver, ISO, and other styles
More sources

Dissertations / Theses on the topic "Transistor VDMOS de puissance"

1

Djellabi, Kamel. "Propriétés statiques et dynamiques du transistor VDMOS de puissance à miroir de courant." Toulouse 3, 1992. http://www.theses.fr/1992TOU30016.

Full text
Abstract:
Le travail de cette these porte sur l'etude des proprietes en commutation du vdmos a miroir de courant (sensefet, hexsense) qui integre sur la meme puce de silicium, un transistor mos de puissance et un miroir de courant. Nous avons tout d'abord analyse le principe de fonctionnement de ce composant et tire des conclusions quant a sa capacite d'assurer la fonction miroir de courant. Nous avons ensuite propose un modele spice du vdmos a miroir de courant adapte a l'etude du regime de commutation. La methode d'extraction des parametres du composant est precisee. Un modele du vdmos a miroir de courant qui prend en compte, de facon globale, l'influence de la temperature de puce est presente. Enfin, afin de valider le modele etabli, nous avons tout d'abord simule une commutation du vdmos a miroir de courant sur charges resistive et inductive. Ensuite, le comportement du modele est teste sur un circuit representatif des circuits de l'electronique de puissance qui est le bras de pont. Le probleme de la modelisation de l'effet de la temperature est analyse en tant qu'application dans deux cas. Tout d'abord, les simulations des caracteristiques en temperature sont discutees, puis l'incidence de la non-uniformite de temperature dans le composant est analysee
APA, Harvard, Vancouver, ISO, and other styles
2

Kassmi, Kamal. "Transistors VDMOS pour amplification de puissance en bande UHF." Toulouse 3, 1993. http://www.theses.fr/1993TOU30137.

Full text
Abstract:
Ce memoire traite de la modelisation en regime dynamique grand signal des transistors vdmos de puissance radiofrequence. Dans un premier temps, nous rappelons les differents types de structures du transistor vdmos de puissance realisees actuellement pour l'amplification de puissance radiotelephonie mobile dans les bandes etroites 890-915 mhz et 935-960 mhz allouees au systeme europeen gsm. Ensuite, un modele physique non lineaire, adapte pour tous les regimes de fonctionnement, est developpe. Les elements non lineaires de ce modele dependent des donnees physiques et technologiques du composant et des tensions de polarisations. Dans un deuxieme temps, nous presentons un modele reduit du transistor vdmos adapte aux simulateurs de circuits spice et eldo. Une premiere comparaison entre les caracteristiques simulees et mesurees est presentee en regime statique, regime de commutation et regime dynamique petit signal. Enfin, nous decrivons une methodologie d'etude des amplificateurs de puissance radiofrequence en regime non lineaire. Une technique de conception assistee par ordinateur de ces amplificateurs est proposee et testee. Les performances de ces dispositifs: gain en puissance, puissance en sortie, rendement et linearite de leurs caracteristiques de transfert en puissance ainsi que l'influence de la tension sur l'electrode de drain sont etudiees. Nous effectuons aussi une etude de la distorsion d'intermodulation d'ordre trois imd 3. Nous montrons que les performances, au sens de distorsion d'intermodulation et gain en puissance sont imposees par les courbures des caracteristiques statiques id(vds) dans la zone ohmique. Les conclusions pratiques sont faites quant aux qualites et defauts intrinseques de ces produits pour l'amplification de puissance uhf
APA, Harvard, Vancouver, ISO, and other styles
3

Alwan, Mohamad. "Contribution à l’étude de l’impact des dégradations d’origines électriques et thermiques sur les performances du transistor VDMOS de puissance." Rouen, 2007. http://www.theses.fr/2007ROUES027.

Full text
Abstract:
Les modules d’électronique de puissance sont appelés à être fortement intégrés et poussés aux limites de leurs capacités de fonctionnement. D’autre part, ces modules sont souvent soumis à des environnements thermiques sévères qui peuvent altérer profondément les propriétés des semi-conducteurs, voire même les détruire. La température peut jouer un rôle essentiel dans les mécanismes de dégradation. Ce travail a pour objectif la prise en compte des mécanismes de dégradation dans les composants microélectroniques, de type VDMOS de puissance, sur leurs performances électriques. Une analyse numérique de l’effet de la contrainte thermique sur les caractéristiques statiques et dynamiques du transistor VDMOSFET de puissance a été effectuée. Sous les conditions de la contrainte thermique, nous observons quelques modifications des propriétés physiques et électriques du VDMOS. Nous analysons théoriquement et numériquement, les paramètres responsables de ces modifications. Une expression approximative du coefficient d’ionisation en fonction de la température a été proposée. La tension de claquage et l’extension maximale de la charge d’espace en fonction du dopage et de la température ont été calculées pour une jonction plane abrupte P+N dissymétrique. L’effet de la contrainte thermique sur les caractéristiques dynamiques C(V) a été observé et analysé. Dans un champ étendu de conditions expérimentales, ce travail consiste, par des analyses physiques approfondies et des simulations 2D (Silvaco), à mettre en évidence ces phénomènes de dégradation pouvant causer des défaillances des dispositifs et systèmes microélectroniques à base de VDMOS. Nous avons étudié les contraintes à forts champs électriques (HEFS), à la température en fonctionnement opérationnel, à haute température sous polarisation (BTI) et à cyclage thermique sous polarisation sur la tension de seuil et sur le transfert de charge du VDMOSFET de puissance à canal n. Les caractéristiques du transfert de charge et C-V ont été étudiées durant les contraintes. Nous expliquons les causes principales dues à la dégradation dans le VDMOSFET qui sont les piégeages de charges dans l’oxyde et à l’interface oxyde-silicium induits par des porteurs libres qui ont l’énergie suffisante pour traverser la barrière SiO2/Si
The power electronics modules are required to be strongly integrated and led to their capacity limits of operation. In addition, these modules are often subjected to several thermal environments which can deteriorate the semiconductors properties, and even to destroy them. The temperature can play an essential part in the degradation mechanisms. This work consists to take into account the degradation mechanisms in microelectronics components, like Power VDMOS, on their electric performances. A numerical analysis has been performed to evaluate the thermal stress effect on static and dynamic characteristics of VDMOS power FET’s. Under thermal stress conditions, some modifications of physical and electrical VDMOS properties are observed. We analyse, theoretically and numerically, parameters responsible of these modifications. Approximate expressions of the ionization coefficients and breakdown voltage in terms of temperature are proposed. Non-punch-throughjunction theory is used to express the breakdown voltage and the space charge extension with respect to the impurity concentration and the temperature. The capacitances of the device have been also studied. The effect of the stress on C-V characteristics is observed and analyzed. We notice that the drain-gate, drain-source and gate-source capacitances are shifted due to the degradation of device physical properties versus thermal stress. In a wide field of experimental conditions, we propose, by deepened physical analyses and 2D simulations (Silvaco), to highlight these phenomena of degradation being able to cause failures of the devices and microelectronics systems containing VDMOS. We have studied the effects of High Electric Field Stress (HEFS), thermal operating, Bias Temperature Instability (BTI) and Bias thermal cycling in threshold voltage and gate charge of n-channel Power VDMOSFETs. The gate charge characteristics and C-V capacitance have been investigated during stress. It is shown that the main degradation issues in the Si Power VDMOSFETs are the charge trapping and the trap creation at the interface of the gate dielectric induced by energetic free carriers which have sufficient energy to cross the SiO2/Si barrier
APA, Harvard, Vancouver, ISO, and other styles
4

Morancho, Frédéric. "Le transistor MOS de puissance à tranchées : modélisation et limites de performances." Phd thesis, Université Paul Sabatier - Toulouse III, 1996. http://tel.archives-ouvertes.fr/tel-00165581.

Full text
Abstract:
Ce mémoire traite de la modélisation et de l'évaluation des performances d'un nouveau composant de puissance, le transistor MOS à tranchées. Plus précisément, on présente tout d'abord l'évolution des structures MOS de puissance basse tension depuis les années 70 jusqu'au transistor MOS à tranchées dont les principales propriétés sont énumérées. On réalise ensuite une étude des mécanismes - analyse statique à l'état passant et à l'état bloqué, analyse dynamique - intervenant dans les diverses zones du composant. Sur la base de cette étude, on établit un modèle de ce transistor pour le logiciel de simulation des circuits SPICE. Les procédures d'acquisition des paramètres de ce modèle sont précisées. Ce modèle ainsi obtenu est ensuite validé sur deux familles de divers composants MOS de puissance industriels. Enfin, les limites de performances statiques et dynamiques des transistors VDMOS et MOS à tranchées sont étudiées et comparées. Il est principalement montré que, dans le domaine des basses tensions, le transistor MOS à tranchées affiche des performances supérieures au transistor VDMOS en termes de résistance passante spécifique et de densité d'intégration. Les études analytiques et les simulations bidimensionnelles des deux types de composants montrent également que cette supériorité est appelée à s'accroître dans les années à venir.
APA, Harvard, Vancouver, ISO, and other styles
5

Beydoun, Bilal. "Simulation et conception des transistors M. O. S. De puissance." Toulouse 3, 1994. http://www.theses.fr/1994TOU30163.

Full text
Abstract:
Ce mémoire traite de la simulation et de la conception du transistor VDMOS de puissance. On propose un outil de conception de modèles pour ce transistor, qui est base d'une part sur l'analyse des mécanismes dont la structure est le siège, d'autre part sur la géométrie (layout) et la technologie, et enfin sur la prise en compte de la topologie d'un schéma équivalent établi antérieurement au laboratoire. Plus précisément, on effectue tout d'abord une étude des mécanismes-conduction, tenue en tension, étude dynamique-intervenant dans les diverses zones de la structure du composant. En se basant sur les aspects de modélisation antérieurement développes au LAAS, nous proposons ensuite une nouvelle méthodologie de conception des modèles VDMOS. Celle-ci prend en compte les équations de fonctionnement, le dessin des masques, la technologie et les lois de dépendance entre les paramètres. Pour ce faire, nous développons un logiciel nomme power mosfet's designer qui permet à partir des données de la physique, de la géométrie et de la technologie de la structure, de générer le modèle VDMOS et de connaitre les performances électriques du dispositif dans une application de circuit spécifiée a priori. On procède ensuite à la validation de ce logiciel sur des composants industriels. On l'applique à l'étude de nouvelles générations de structures VDMOS telles que le transistor VDMOS à double niveau d'oxyde de grille intercellulaire. Un exemple d'analyse spéculative du transistor VDMOS élaboré sur un autre matériau que le silicium est enfin proposé : on étudie le cas où le substrat est en carbure de silicium (sic)
APA, Harvard, Vancouver, ISO, and other styles
6

Sphabmixay, Kim Huyen. "Etude de convertisseur à interrupteurs bidirectionnels bicommandables constitués de transistor vdmos à miroir de courant : Contribution à la reproduction de diode de synthèse par commande adaptée." Montpellier 2, 1994. http://www.theses.fr/1994MON20213.

Full text
Abstract:
Par sa structure unique, le convertisseur direct a interrupteurs bidirectionnels bicommandables permet de créer (ou recréer) toutes les fonctions de conversion de l'électronique de puissance. L'étude de la commutation de cette structure de convertisseur se ramène a celle d'une cellule élémentaire composée de deux interrupteurs bidirectionnels commandes. Pour s'approcher au mieux des conditions de commutation optimale, équivalente a celle existant entre un transistor et une diode, une des solutions consiste a agir sur la commande. Nous présentons ici une approche dite pseudo-spontanée constituant une stratégie de commande. Elle met en oeuvre le principe de synthèse d'une diode. A la suite de la commande d'un interrupteur, l'autre se met a commuter spontanément au zéro du courant et/ou de tension. Après une étude phénoménologique se révélant très satisfaisante, nous avons évalue par simulation sur spice le fonctionnement en boucle ouverte de la cellule de commutation a interrupteurs bidirectionnels. Nous nous sommes particulièrement attaches a la détection du zéro du courant en utilisant un transistor vdmos de puissance a miroir de courant. Cette étape nous a permis de rendre compte des interactions composant-circuit, de tester la nouvelle stratégie de commande et aussi de porter un jugement sur le comportement de ces transistors. Des mesures expérimentales effectuées avec les sensefet mtp10n10m ont permis de valider les informations recueillies sur leurs mécanismes intimes de fonctionnement et d'homologuer les fondements du principe. En choisissant le vdmos de puissance a miroir de courant, nous avons conforte la faisabilité du concept de la commutation pseudo-spontanée
APA, Harvard, Vancouver, ISO, and other styles
7

El, Omari Hafsa Morel Hervé. "Extraction des paramètres des modèles du VDMOS à partir des caractéristiques en commutation comparaison avec les approches classiques /." Villeurbanne : Doc'INSA, 2005. http://docinsa.insa-lyon.fr/these/pont.php?id=el_omari.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

El, Omari Hafsa. "Extraction des paramètres des modèles du VDMOS à partir des caractéristiques en commutation : comparaison avec les approches classiques." Lyon, INSA, 2003. http://theses.insa-lyon.fr/publication/2003ISAL0040/these.pdf.

Full text
Abstract:
Ce mémoire porte sur l'analyse et la caractérisation du comportement du transistor MOS de puissance. La première partie du mémoire rappelle la structure, le comportement et la modélisation du transistor MOS de puissance. Un modèle semi-empirique dit " à deux kp " a été choisi. La mise en œuvre des caractéristiques expérimentales de type statique I(V), dynamique C(V) ou en commutation est présentée. En particulier le rôle de la durée des impulsions des caractérisations quasi-statiques est étudiée. La seconde partie traite la caractérisation expérimentale et l'extraction classique des paramètres des modèles de type VDMOS basée sur les mesures I(V) et C(V). La confrontation entre simulation et expérience en régime de commutation sur charge RL est faite. La troisième partie traite de l'extraction des paramètres en se basant sur la commutation sur charge R-L dans une cellule de commutation. Les signaux temporels mesurés pendant les commutations du composant fournissent des informations utiles à l'extraction des paramètres. La procédure d'identification automatique est basée sur des méthodes d'optimisation avec un critère de comparaison entre des mesures et les simulations correspondantes. Ainsi nous avons pu confronter les résultats expérimentaux avec ceux obtenus par simulation en utilisant le simulateur PACTE développé au CEGELY. Les configurations les mieux adaptées à l'extraction des paramètres du transistor MOS de puissance, ont été évaluées. Les résultats obtenus montrent une équivalence par rapport aux méthodes classiques. L'intérêt de la méthode d'extraction en commutation que nous avons présentée réside dans une bien moins grande sensibilité aux bruits de mesure
The study is about the analysis and the characterization of the VDMOS. First part of the text recalls the structure, the behavior and the modeling of the VDMOS. A semi-behavioral model, "2KP-model", has been selected. Experimental characterizations have been done in I-V, C-V and switching mode of operation. The role of pulse duration has been studied for quasi-static I-V characterization. Second part describes classical characterization and parameter extraction techniques applied to VDMOS models. Comparisons between simulations and measurements in switching mode operation in an R-L circuit are achieved. Third part corresponds to parameter extraction of the VDMOS model based on R-L switching measurements. Transient measured signals in such conditions yield sufficient information for the parameter extraction. An automatic identification procedure, based on optimization of the difference between measurements and simulation, has been applied. So comparison between PACTE simulations and experiments has been done. The obtained results show equivalence with respect to classical method. The interest of the proposed method is a drastic reduction of measurement noise
APA, Harvard, Vancouver, ISO, and other styles
9

Martineau, Donatien. "Caractérisation de l'endommagement de composants électroniques de puissance soumis à des tests de vieillissement accéléré." Thesis, Toulouse, INSA, 2011. http://www.theses.fr/2011ISAT0004/document.

Full text
Abstract:
L’intégration des dispositifs électroniques de puissance dans les véhicules automobiles nécessite une connaissance approfondie de leur fiabilité. Ces éléments sont soumis à des contraintes de fatigue électrothermique de plus en plus importantes. Cette étude vise à caractériser l’évolution de composants à base de MOSFET lors de tests de fatigue accélérés et contrôlés afin de déterminer les mécanismes physiques qui conduisent à sa dégradation.Nous décrivons d'abord l’évolution technologique des composants électroniques de puissance jusqu’à la technologie de type SmartMos utilisée par Freescale Semiconductor aujourd'hui. Les outils de caractérisation microstructurale (SAM, SAT, SEM, SIM, TEM, …) sont ensuite détaillés ainsi que l'échelle spécifique pour laquelle ils sont utilisés.Le vieillissement accéléré des composants est effectué sur un banc de fatigue pour déterminer la durée de vie d'un composant selon des paramètres donnés. L'analyse complète des composants détruits a permis de conclure que la zone affectée en priorité par le cyclage électro-thermique est le métal source qui comprend la métallisation en aluminium et les fils d'amenée de courants. Ces mêmes zones sont ensuite examinées après un vieillissement contrôlé correspondant à une fraction de la durée de vie. La fatigue du composant est essentiellement caractérisée par une forte augmentation de la résistance du métal source qui engendre l’augmentation de sa résistance drain-source (RdsON). Nous avons expliqué ce phénomène par une dégradation de la métallisation qui consiste en une division des grains d'aluminium et à l’apparition de fissures le long des joints de grains.Ces caractérisations sont corrélées à une étude par éléments finis (FEM) qui permet de simuler l’augmentation et le gradient de température dans un composant pendant un cycle de vieillissement, ainsi que l’impact de l’élévation de la résistance de la métallisation source sur le comportement thermoélectrique du composant
Integration of power electronic devices in automotive applications requires a perfect knowledge of their reliability as these components are subjected to more drastic electrothermal stresses. This study aims at determining the physical mechanisms responsible for degradation and failure of modern MOSFET-based power microprocessors during accelerated and controlled fatigue tests.After a description of the recent developments in power electronics that led to today's SmartMos technology from Freescale Semiconductor, the different microstructural characterizing techniques (SAM, SAT, SEM, SIM, TEM, …) and the specific scale for which they are used are detailed.The accelerated ageing of the components were carried out on a fatigue bench to evaluate the component lifetime according to parameters such as the temperature, current and pulse durations. A complete analysis of failed components showed that the area which is primarily affected by the electro-thermal cycling is the metal source that includes aluminum metallization and connection wires. In controlled ageing tests, we showed that the drain-source resistance (Rdson) increase was due to the metal source resistance augmentation. This phenomenon is linked to the degradation of the Aluminum layer that happens through grains division and crack propagation along the grain boundaries
APA, Harvard, Vancouver, ISO, and other styles
10

Marcault, Emmanuel. "Contribution à l'intégration d'un indicateur de vieillissement lié à l'état mécanique de composants électroniques de puissance." Phd thesis, INSA de Toulouse, 2012. http://tel.archives-ouvertes.fr/tel-00728764.

Full text
Abstract:
Ce travail de thèse s'inscrit dans la cadre d'un projet ANR inter-Carnot " ReMaPoDe (Reliability Management of Power Devices) ". L'objectif général du projet est de réaliser un dispositif permettant d'évaluer en temps réel l'état de vieillissement d'un assemblage de puissance embarqué par le suivi de son état thermique et mécanique pendant son fonctionnement. L'essentiel du travail présenté dans ce mémoire consiste à mettre en évidence la relation entre le vieillissement mécanique d'un assemblage de puissance et les dérives électriques qui peuvent être observées. En outre, compte tenu des problèmes thermiques liés aux applications embarquées, la caractéristique électrique choisie comme indicateur doit être rendue indépendante des effets de la température. Ainsi, après un état de l'art consacré à la présentation des différents types de vieillissement et aux défaillances rencontrées dans les assemblages de puissance, nous distinguerons différentes caractéristiques électriques qui semblent prometteuses pour effectuer le suivi en temps réel de l'état de vieillissement mécanique d'un assemblage de puissance et ce malgré des variations de température ambiante et le vieillissement de certains matériaux constituant l'assemblage.
APA, Harvard, Vancouver, ISO, and other styles
More sources

Conference papers on the topic "Transistor VDMOS de puissance"

1

Hakim, Hedi, Davide Bolognesi, and Freddy De Pestel. "Integrated VDMOS transistor with reduced JFET effect." In ESSDERC 2006. Proceedings of the 36th European Solid-State Device Research Conference. IEEE, 2006. http://dx.doi.org/10.1109/essder.2006.307692.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

Marcault, E., D. Weidmann, A. Bourennane, M. Breil, and L. Charpiot. "3D deformation FEM simulations and measurement during VDMOS transistor operation." In 2012 13th Intl. Conf. on Thermal, Mechanical & Multi-Physics Simulation and Experiments in Microelectronics and Microsystems (EuroSimE). IEEE, 2012. http://dx.doi.org/10.1109/esime.2012.6191781.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Nenadovic, N., W. Cuoco, M. P. van de Heijden, L. K. Nanver, J. W. Slotboom, S. J. Theeuwen, and H. F. Jos. "High-performance Silicon-On-Glass VDMOS Transistor for RF-Power Applications." In 32nd European Solid-State Device Research Conference. IEEE, 2002. http://dx.doi.org/10.1109/essderc.2002.194948.

Full text
APA, Harvard, Vancouver, ISO, and other styles
You might also be interested in the extended bibliographies on the topic 'Transistor VDMOS de puissance' for particular source types:
Journal articles Dissertations / Theses
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography