To see the other types of publications on this topic, follow the link: Transistor VDMOS de puissance.
Dissertations / Theses on the topic 'Transistor VDMOS de puissance'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Transistor VDMOS de puissance.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Djellabi, Kamel. "Propriétés statiques et dynamiques du transistor VDMOS de puissance à miroir de courant." Toulouse 3, 1992. http://www.theses.fr/1992TOU30016.
Full textAbstract:
Le travail de cette these porte sur l'etude des proprietes en commutation du vdmos a miroir de courant (sensefet, hexsense) qui integre sur la meme puce de silicium, un transistor mos de puissance et un miroir de courant. Nous avons tout d'abord analyse le principe de fonctionnement de ce composant et tire des conclusions quant a sa capacite d'assurer la fonction miroir de courant. Nous avons ensuite propose un modele spice du vdmos a miroir de courant adapte a l'etude du regime de commutation. La methode d'extraction des parametres du composant est precisee. Un modele du vdmos a miroir de courant qui prend en compte, de facon globale, l'influence de la temperature de puce est presente. Enfin, afin de valider le modele etabli, nous avons tout d'abord simule une commutation du vdmos a miroir de courant sur charges resistive et inductive. Ensuite, le comportement du modele est teste sur un circuit representatif des circuits de l'electronique de puissance qui est le bras de pont. Le probleme de la modelisation de l'effet de la temperature est analyse en tant qu'application dans deux cas. Tout d'abord, les simulations des caracteristiques en temperature sont discutees, puis l'incidence de la non-uniformite de temperature dans le composant est analysee
2
Kassmi, Kamal. "Transistors VDMOS pour amplification de puissance en bande UHF." Toulouse 3, 1993. http://www.theses.fr/1993TOU30137.
Full textAbstract:
Ce memoire traite de la modelisation en regime dynamique grand signal des transistors vdmos de puissance radiofrequence. Dans un premier temps, nous rappelons les differents types de structures du transistor vdmos de puissance realisees actuellement pour l'amplification de puissance radiotelephonie mobile dans les bandes etroites 890-915 mhz et 935-960 mhz allouees au systeme europeen gsm. Ensuite, un modele physique non lineaire, adapte pour tous les regimes de fonctionnement, est developpe. Les elements non lineaires de ce modele dependent des donnees physiques et technologiques du composant et des tensions de polarisations. Dans un deuxieme temps, nous presentons un modele reduit du transistor vdmos adapte aux simulateurs de circuits spice et eldo. Une premiere comparaison entre les caracteristiques simulees et mesurees est presentee en regime statique, regime de commutation et regime dynamique petit signal. Enfin, nous decrivons une methodologie d'etude des amplificateurs de puissance radiofrequence en regime non lineaire. Une technique de conception assistee par ordinateur de ces amplificateurs est proposee et testee. Les performances de ces dispositifs: gain en puissance, puissance en sortie, rendement et linearite de leurs caracteristiques de transfert en puissance ainsi que l'influence de la tension sur l'electrode de drain sont etudiees. Nous effectuons aussi une etude de la distorsion d'intermodulation d'ordre trois imd 3. Nous montrons que les performances, au sens de distorsion d'intermodulation et gain en puissance sont imposees par les courbures des caracteristiques statiques id(vds) dans la zone ohmique. Les conclusions pratiques sont faites quant aux qualites et defauts intrinseques de ces produits pour l'amplification de puissance uhf
3
Alwan, Mohamad. "Contribution à l’étude de l’impact des dégradations d’origines électriques et thermiques sur les performances du transistor VDMOS de puissance." Rouen, 2007. http://www.theses.fr/2007ROUES027.
Full textAbstract:
Les modules d’électronique de puissance sont appelés à être fortement intégrés et poussés aux limites de leurs capacités de fonctionnement. D’autre part, ces modules sont souvent soumis à des environnements thermiques sévères qui peuvent altérer profondément les propriétés des semi-conducteurs, voire même les détruire. La température peut jouer un rôle essentiel dans les mécanismes de dégradation. Ce travail a pour objectif la prise en compte des mécanismes de dégradation dans les composants microélectroniques, de type VDMOS de puissance, sur leurs performances électriques. Une analyse numérique de l’effet de la contrainte thermique sur les caractéristiques statiques et dynamiques du transistor VDMOSFET de puissance a été effectuée. Sous les conditions de la contrainte thermique, nous observons quelques modifications des propriétés physiques et électriques du VDMOS. Nous analysons théoriquement et numériquement, les paramètres responsables de ces modifications. Une expression approximative du coefficient d’ionisation en fonction de la température a été proposée. La tension de claquage et l’extension maximale de la charge d’espace en fonction du dopage et de la température ont été calculées pour une jonction plane abrupte P+N dissymétrique. L’effet de la contrainte thermique sur les caractéristiques dynamiques C(V) a été observé et analysé. Dans un champ étendu de conditions expérimentales, ce travail consiste, par des analyses physiques approfondies et des simulations 2D (Silvaco), à mettre en évidence ces phénomènes de dégradation pouvant causer des défaillances des dispositifs et systèmes microélectroniques à base de VDMOS. Nous avons étudié les contraintes à forts champs électriques (HEFS), à la température en fonctionnement opérationnel, à haute température sous polarisation (BTI) et à cyclage thermique sous polarisation sur la tension de seuil et sur le transfert de charge du VDMOSFET de puissance à canal n. Les caractéristiques du transfert de charge et C-V ont été étudiées durant les contraintes. Nous expliquons les causes principales dues à la dégradation dans le VDMOSFET qui sont les piégeages de charges dans l’oxyde et à l’interface oxyde-silicium induits par des porteurs libres qui ont l’énergie suffisante pour traverser la barrière SiO2/SiThe power electronics modules are required to be strongly integrated and led to their capacity limits of operation. In addition, these modules are often subjected to several thermal environments which can deteriorate the semiconductors properties, and even to destroy them. The temperature can play an essential part in the degradation mechanisms. This work consists to take into account the degradation mechanisms in microelectronics components, like Power VDMOS, on their electric performances. A numerical analysis has been performed to evaluate the thermal stress effect on static and dynamic characteristics of VDMOS power FET’s. Under thermal stress conditions, some modifications of physical and electrical VDMOS properties are observed. We analyse, theoretically and numerically, parameters responsible of these modifications. Approximate expressions of the ionization coefficients and breakdown voltage in terms of temperature are proposed. Non-punch-throughjunction theory is used to express the breakdown voltage and the space charge extension with respect to the impurity concentration and the temperature. The capacitances of the device have been also studied. The effect of the stress on C-V characteristics is observed and analyzed. We notice that the drain-gate, drain-source and gate-source capacitances are shifted due to the degradation of device physical properties versus thermal stress. In a wide field of experimental conditions, we propose, by deepened physical analyses and 2D simulations (Silvaco), to highlight these phenomena of degradation being able to cause failures of the devices and microelectronics systems containing VDMOS. We have studied the effects of High Electric Field Stress (HEFS), thermal operating, Bias Temperature Instability (BTI) and Bias thermal cycling in threshold voltage and gate charge of n-channel Power VDMOSFETs. The gate charge characteristics and C-V capacitance have been investigated during stress. It is shown that the main degradation issues in the Si Power VDMOSFETs are the charge trapping and the trap creation at the interface of the gate dielectric induced by energetic free carriers which have sufficient energy to cross the SiO2/Si barrier
4
Morancho, Frédéric. "Le transistor MOS de puissance à tranchées : modélisation et limites de performances." Phd thesis, Université Paul Sabatier - Toulouse III, 1996. http://tel.archives-ouvertes.fr/tel-00165581.
Full textAbstract:
Ce mémoire traite de la modélisation et de l'évaluation des performances d'un nouveau composant de puissance, le transistor MOS à tranchées. Plus précisément, on présente tout d'abord l'évolution des structures MOS de puissance basse tension depuis les années 70 jusqu'au transistor MOS à tranchées dont les principales propriétés sont énumérées. On réalise ensuite une étude des mécanismes - analyse statique à l'état passant et à l'état bloqué, analyse dynamique - intervenant dans les diverses zones du composant. Sur la base de cette étude, on établit un modèle de ce transistor pour le logiciel de simulation des circuits SPICE. Les procédures d'acquisition des paramètres de ce modèle sont précisées. Ce modèle ainsi obtenu est ensuite validé sur deux familles de divers composants MOS de puissance industriels. Enfin, les limites de performances statiques et dynamiques des transistors VDMOS et MOS à tranchées sont étudiées et comparées. Il est principalement montré que, dans le domaine des basses tensions, le transistor MOS à tranchées affiche des performances supérieures au transistor VDMOS en termes de résistance passante spécifique et de densité d'intégration. Les études analytiques et les simulations bidimensionnelles des deux types de composants montrent également que cette supériorité est appelée à s'accroître dans les années à venir.
5
Beydoun, Bilal. "Simulation et conception des transistors M. O. S. De puissance." Toulouse 3, 1994. http://www.theses.fr/1994TOU30163.
Full textAbstract:
Ce mémoire traite de la simulation et de la conception du transistor VDMOS de puissance. On propose un outil de conception de modèles pour ce transistor, qui est base d'une part sur l'analyse des mécanismes dont la structure est le siège, d'autre part sur la géométrie (layout) et la technologie, et enfin sur la prise en compte de la topologie d'un schéma équivalent établi antérieurement au laboratoire. Plus précisément, on effectue tout d'abord une étude des mécanismes-conduction, tenue en tension, étude dynamique-intervenant dans les diverses zones de la structure du composant. En se basant sur les aspects de modélisation antérieurement développes au LAAS, nous proposons ensuite une nouvelle méthodologie de conception des modèles VDMOS. Celle-ci prend en compte les équations de fonctionnement, le dessin des masques, la technologie et les lois de dépendance entre les paramètres. Pour ce faire, nous développons un logiciel nomme power mosfet's designer qui permet à partir des données de la physique, de la géométrie et de la technologie de la structure, de générer le modèle VDMOS et de connaitre les performances électriques du dispositif dans une application de circuit spécifiée a priori. On procède ensuite à la validation de ce logiciel sur des composants industriels. On l'applique à l'étude de nouvelles générations de structures VDMOS telles que le transistor VDMOS à double niveau d'oxyde de grille intercellulaire. Un exemple d'analyse spéculative du transistor VDMOS élaboré sur un autre matériau que le silicium est enfin proposé : on étudie le cas où le substrat est en carbure de silicium (sic)
6
Sphabmixay, Kim Huyen. "Etude de convertisseur à interrupteurs bidirectionnels bicommandables constitués de transistor vdmos à miroir de courant : Contribution à la reproduction de diode de synthèse par commande adaptée." Montpellier 2, 1994. http://www.theses.fr/1994MON20213.
Full textAbstract:
Par sa structure unique, le convertisseur direct a interrupteurs bidirectionnels bicommandables permet de créer (ou recréer) toutes les fonctions de conversion de l'électronique de puissance. L'étude de la commutation de cette structure de convertisseur se ramène a celle d'une cellule élémentaire composée de deux interrupteurs bidirectionnels commandes. Pour s'approcher au mieux des conditions de commutation optimale, équivalente a celle existant entre un transistor et une diode, une des solutions consiste a agir sur la commande. Nous présentons ici une approche dite pseudo-spontanée constituant une stratégie de commande. Elle met en oeuvre le principe de synthèse d'une diode. A la suite de la commande d'un interrupteur, l'autre se met a commuter spontanément au zéro du courant et/ou de tension. Après une étude phénoménologique se révélant très satisfaisante, nous avons évalue par simulation sur spice le fonctionnement en boucle ouverte de la cellule de commutation a interrupteurs bidirectionnels. Nous nous sommes particulièrement attaches a la détection du zéro du courant en utilisant un transistor vdmos de puissance a miroir de courant. Cette étape nous a permis de rendre compte des interactions composant-circuit, de tester la nouvelle stratégie de commande et aussi de porter un jugement sur le comportement de ces transistors. Des mesures expérimentales effectuées avec les sensefet mtp10n10m ont permis de valider les informations recueillies sur leurs mécanismes intimes de fonctionnement et d'homologuer les fondements du principe. En choisissant le vdmos de puissance a miroir de courant, nous avons conforte la faisabilité du concept de la commutation pseudo-spontanée
7
El, Omari Hafsa Morel Hervé. "Extraction des paramètres des modèles du VDMOS à partir des caractéristiques en commutation comparaison avec les approches classiques /." Villeurbanne : Doc'INSA, 2005. http://docinsa.insa-lyon.fr/these/pont.php?id=el_omari.
Full text
8
El, Omari Hafsa. "Extraction des paramètres des modèles du VDMOS à partir des caractéristiques en commutation : comparaison avec les approches classiques." Lyon, INSA, 2003. http://theses.insa-lyon.fr/publication/2003ISAL0040/these.pdf.
Full textAbstract:
Ce mémoire porte sur l'analyse et la caractérisation du comportement du transistor MOS de puissance. La première partie du mémoire rappelle la structure, le comportement et la modélisation du transistor MOS de puissance. Un modèle semi-empirique dit " à deux kp " a été choisi. La mise en œuvre des caractéristiques expérimentales de type statique I(V), dynamique C(V) ou en commutation est présentée. En particulier le rôle de la durée des impulsions des caractérisations quasi-statiques est étudiée. La seconde partie traite la caractérisation expérimentale et l'extraction classique des paramètres des modèles de type VDMOS basée sur les mesures I(V) et C(V). La confrontation entre simulation et expérience en régime de commutation sur charge RL est faite. La troisième partie traite de l'extraction des paramètres en se basant sur la commutation sur charge R-L dans une cellule de commutation. Les signaux temporels mesurés pendant les commutations du composant fournissent des informations utiles à l'extraction des paramètres. La procédure d'identification automatique est basée sur des méthodes d'optimisation avec un critère de comparaison entre des mesures et les simulations correspondantes. Ainsi nous avons pu confronter les résultats expérimentaux avec ceux obtenus par simulation en utilisant le simulateur PACTE développé au CEGELY. Les configurations les mieux adaptées à l'extraction des paramètres du transistor MOS de puissance, ont été évaluées. Les résultats obtenus montrent une équivalence par rapport aux méthodes classiques. L'intérêt de la méthode d'extraction en commutation que nous avons présentée réside dans une bien moins grande sensibilité aux bruits de mesureThe study is about the analysis and the characterization of the VDMOS. First part of the text recalls the structure, the behavior and the modeling of the VDMOS. A semi-behavioral model, "2KP-model", has been selected. Experimental characterizations have been done in I-V, C-V and switching mode of operation. The role of pulse duration has been studied for quasi-static I-V characterization. Second part describes classical characterization and parameter extraction techniques applied to VDMOS models. Comparisons between simulations and measurements in switching mode operation in an R-L circuit are achieved. Third part corresponds to parameter extraction of the VDMOS model based on R-L switching measurements. Transient measured signals in such conditions yield sufficient information for the parameter extraction. An automatic identification procedure, based on optimization of the difference between measurements and simulation, has been applied. So comparison between PACTE simulations and experiments has been done. The obtained results show equivalence with respect to classical method. The interest of the proposed method is a drastic reduction of measurement noise
9
Martineau, Donatien. "Caractérisation de l'endommagement de composants électroniques de puissance soumis à des tests de vieillissement accéléré." Thesis, Toulouse, INSA, 2011. http://www.theses.fr/2011ISAT0004/document.
Full textAbstract:
L’intégration des dispositifs électroniques de puissance dans les véhicules automobiles nécessite une connaissance approfondie de leur fiabilité. Ces éléments sont soumis à des contraintes de fatigue électrothermique de plus en plus importantes. Cette étude vise à caractériser l’évolution de composants à base de MOSFET lors de tests de fatigue accélérés et contrôlés afin de déterminer les mécanismes physiques qui conduisent à sa dégradation.Nous décrivons d'abord l’évolution technologique des composants électroniques de puissance jusqu’à la technologie de type SmartMos utilisée par Freescale Semiconductor aujourd'hui. Les outils de caractérisation microstructurale (SAM, SAT, SEM, SIM, TEM, …) sont ensuite détaillés ainsi que l'échelle spécifique pour laquelle ils sont utilisés.Le vieillissement accéléré des composants est effectué sur un banc de fatigue pour déterminer la durée de vie d'un composant selon des paramètres donnés. L'analyse complète des composants détruits a permis de conclure que la zone affectée en priorité par le cyclage électro-thermique est le métal source qui comprend la métallisation en aluminium et les fils d'amenée de courants. Ces mêmes zones sont ensuite examinées après un vieillissement contrôlé correspondant à une fraction de la durée de vie. La fatigue du composant est essentiellement caractérisée par une forte augmentation de la résistance du métal source qui engendre l’augmentation de sa résistance drain-source (RdsON). Nous avons expliqué ce phénomène par une dégradation de la métallisation qui consiste en une division des grains d'aluminium et à l’apparition de fissures le long des joints de grains.Ces caractérisations sont corrélées à une étude par éléments finis (FEM) qui permet de simuler l’augmentation et le gradient de température dans un composant pendant un cycle de vieillissement, ainsi que l’impact de l’élévation de la résistance de la métallisation source sur le comportement thermoélectrique du composantIntegration of power electronic devices in automotive applications requires a perfect knowledge of their reliability as these components are subjected to more drastic electrothermal stresses. This study aims at determining the physical mechanisms responsible for degradation and failure of modern MOSFET-based power microprocessors during accelerated and controlled fatigue tests.After a description of the recent developments in power electronics that led to today's SmartMos technology from Freescale Semiconductor, the different microstructural characterizing techniques (SAM, SAT, SEM, SIM, TEM, …) and the specific scale for which they are used are detailed.The accelerated ageing of the components were carried out on a fatigue bench to evaluate the component lifetime according to parameters such as the temperature, current and pulse durations. A complete analysis of failed components showed that the area which is primarily affected by the electro-thermal cycling is the metal source that includes aluminum metallization and connection wires. In controlled ageing tests, we showed that the drain-source resistance (Rdson) increase was due to the metal source resistance augmentation. This phenomenon is linked to the degradation of the Aluminum layer that happens through grains division and crack propagation along the grain boundaries
10
Marcault, Emmanuel. "Contribution à l'intégration d'un indicateur de vieillissement lié à l'état mécanique de composants électroniques de puissance." Phd thesis, INSA de Toulouse, 2012. http://tel.archives-ouvertes.fr/tel-00728764.
Full textAbstract:
Ce travail de thèse s'inscrit dans la cadre d'un projet ANR inter-Carnot " ReMaPoDe (Reliability Management of Power Devices) ". L'objectif général du projet est de réaliser un dispositif permettant d'évaluer en temps réel l'état de vieillissement d'un assemblage de puissance embarqué par le suivi de son état thermique et mécanique pendant son fonctionnement. L'essentiel du travail présenté dans ce mémoire consiste à mettre en évidence la relation entre le vieillissement mécanique d'un assemblage de puissance et les dérives électriques qui peuvent être observées. En outre, compte tenu des problèmes thermiques liés aux applications embarquées, la caractéristique électrique choisie comme indicateur doit être rendue indépendante des effets de la température. Ainsi, après un état de l'art consacré à la présentation des différents types de vieillissement et aux défaillances rencontrées dans les assemblages de puissance, nous distinguerons différentes caractéristiques électriques qui semblent prometteuses pour effectuer le suivi en temps réel de l'état de vieillissement mécanique d'un assemblage de puissance et ce malgré des variations de température ambiante et le vieillissement de certains matériaux constituant l'assemblage.
11
Prévost, Gwenae͏̈l. "Etude des corrélations entre les effets de la dose cumulée et du stress électrique sur les transistors VDMOS de puissance par une méthode originale de pompage de charge." Montpellier 2, 1997. http://www.theses.fr/1997MON20061.
Full textAbstract:
La reduction des couts conduit les industriels a definir de nouvelles methodes et procedures pour le test des composants electroniques utilises dans les environnements radiatifs. C'est dans ce cadre que nous presentons ces travaux concernant la recherche de points communs entre les effets des radiations et du stress electrique. Le composant etudie est le transistor mos de puissance tres utilise dans les applications spatiales. Une methode originale de pompage de charge a ete developpee et appliquee pour la premiere fois aux transistors de puissance a structure verticale vdmos. Les effets separes de la dose cumulee et du stress electrique ont ete etudies sur des composants commerciaux standards. Pour ces deux types d'agressions, les defauts generes (charges piegees dans l'oxyde et etats d'interface) ont de nombreux points communs. L'effet de la dose cumulee sur des transistors pre-stresses electriquement est aussi etudie. L'analyse des differents resultats permet finalement d'obtenir quelques elements de reponse sur l'existence de correlations entre les effets de la dose cumulee et du stress electrique.
12
Luu, Aurore. "Méthodologie de prédiction des effets destructifs dus à l'environnement radiatif naturel sur les MOSFETs et IGBTs de puissance." Phd thesis, Université Paul Sabatier - Toulouse III, 2009. http://tel.archives-ouvertes.fr/tel-00512340.
Full textAbstract:
Ces travaux contribuent à définir une nouvelle méthodologie de caractérisation et de prévision de la sensibilité des composants de puissance de type VDMOS vis à vis de l'environnement radiatif naturel. Cette méthodologie est basée sur le test laser d'une part et sur le développement d'un logiciel de prédiction nommé MC DASIE d'autre part. La méthode de caractérisation par laser de MOS de puissance est validée à partir de la comparaison des résultats obtenus avec des accélérateurs de particules. En outre, des cartographies laser de sensibilités sont présentées et l'intérêt du laser comme outil complémentaire des accélérateurs est mis en lumière. Le développement d'une extension du logiciel de prédiction MC DASIE aux MOS de puissance permet de prédire leur sensibilité dans un environnement atmosphérique. A cette fin, des simulations TCAD sont réalisées ; elles permettent une meilleure compréhension du phénomène de Burnout ainsi que la définition de critères de déclenchement et du volume d'interaction.
13
Davies, J. T. "Two-dimensional numerical simulation of VDMOS transistors." Thesis, University of Liverpool, 1985. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.372695.
Full text
14
To, Duc Ngoc. "Circuit de pilotage intégré pour transistor de puissance." Thesis, Université Grenoble Alpes (ComUE), 2015. http://www.theses.fr/2015GRENT017/document.
Full textAbstract:
Ces travaux de thèse s’inscrivent dans le cadre d’une collaboration entre les laboratoires G2ELAB et IMEP-LAHC en lien avec le projet BQR WiSiTUDe (Grenoble-INP). Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d’un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l’aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l’ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l’isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d’avantages en termes d’interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM. Les perspectives du travail de thèse sont multiples, à savoir d’une part l’assemblage 3D entre le gate driver et le composant de puissance et d’autre part les convertisseurs de multi-transistorsThis thesis work focuses on the design, modelling and the implementation of integrated gate drivers for power transistors based on CMOS coreless transformer. The main objectives of thesis are the design, modeling and characterization of coreless transformer in two technologies CMOS 0.35 µm bulk and CMOS 0.18 µm SOI, as well as the design and the characterization of two integrated gate drivers in these two technologies. The results of thesis allow us to validate our proposal models for coreless transformer: 2D electrical model and 3D electromagnetic model. Moreover, one CMOS bulk isolated gate driver which monolithically integrates the coreless transformer, the secondary side control circuit for power transistors has been fabricated and validated for both high side and low side configuration in a Buck converter. Finally, a CMOS SOI isolated gate driver is designed; integrates in one single chip the external control, the coreless transformer and the close gate driver circuit for power transistors. This one-chip solution presents a numerous advantages in term of interconnect parasitic, energy consumption, silicon surface consumption, and EMI with a high level of galvanic isolation. The perspectives of this SOI gate driver are multiple, on the one hand, are the 3D assemblies between gate driver/power transistors and on the other hand, are the multiple-switch converter
15
MONCOQUT, DIANA. "Proprietes physiques et modelisation du transistor de puissance ldmos." Toulouse 3, 1997. http://www.theses.fr/1997TOU30299.
Full textAbstract:
Ce memoire traite des proprietes physiques, de la modelisation et de la conception des transistors ldmos de puissance basse tension (60 v). Dans un premier temps, nous analysons le fonctionnement du composant en regime statique ou nous apportons une attention particuliere a l'etude et la formulation du mecanisme de quasi-saturation qui limite le calibre en courant du dispositif. Lorsque ce dernier est bloque, la tension soutenue est limitee par les phenomenes d'avalanche. Une etude detaillee de ce regime afin de comprendre les limitations en tension du composant (premier et second claquages) et de determiner son aire de securite est egalement menee. Ensuite, nous proposons un schema electrique equivalent du transistor, ou le comportement de chacune des regions est etudie. Cette methodologie presente, par rapport a une formulation analytique, l'avantage de simuler le reseau complet de caracteristiques. Pour terminer, nous developpons une methode de conception du transistor ldmos basee sur un outil (pld) qui permet, a partir du dessin et de la technologie utilisee de predire les performances du composant. Nous validons les resultats de simulation a l'aide de ce logiciel sur des dispositifs industriels elabores.
16
Batut, Nathalie. "Transistor MOS de puissance à faible résistance à l'état passant." Toulouse 3, 2001. http://www.theses.fr/2001TOU30007.
Full text
17
Li, Jian Ming. "Evaluation des possibilités fréquentielles des transistors bipolaires de puissance haute tension." Grenoble INPG, 1989. http://www.theses.fr/1989INPG0049.
Full textAbstract:
Cette étude vise les possibilités d'utilisation des T. B. P. H. T. Dans les convertisseurs à résonance à des fréquences de quelques centaines de kHz et des puissances de quelques dizaines de kw. Pour atteindre cet objectif, une modélisation analytique uni-dimensionnelle du semi-conducteur est proposée: elle permet d'obtenir les caractéristiques de la commande de base aux fréquences correspondantes et d'analyser les performances fréquentielles des circuits de base aux fréquences correspondantes et d'analyser les performances fréquentielles des circuits de base classiques. Les synthèses de commande et les interrupteurs du type “CASCODE” sont représentés. Deux convertisseurs à résonance réalisés, un onduleur de tension 200 kHz-10 kW et un onduleur de courant 100 kHz-20 kW montrent la faisabilité de l'objectif en optimisant la commande des T. B. P. H. T
18
Liu, Qiang. "Etude du comportement électrique de transistor de puissance pour l'automobile en haute température." Lyon, INSA, 1994. http://www.theses.fr/1994ISAL0125.
Full textAbstract:
La connaissance du comportement électrique à température de boîtier de l'ordre de 200°C des composants de puissance à semi-conducteur est d'une grande importance pour les applications électroniques de l'automobile du futur. Dans ce contexte, notre travail s'est intéressé à deux aspects : une étude de fonctionnalité à haute température de trois types de transistors de puissance (Darlington, MOSFET et IGBT) intéressants pour l'automobile (en particulier pour les applications d'injection et d'allumage transistorisés) et une contribution à l'étude de la fiabilité de la fonction "allumage" à haute température. Les températures moyennes de jonction concernées par cette étude sont comprises entre 30°C et 220°c. L'étude de fonctionnalité a permis de quantifier l'effet d'une élévation de la température de jonction jusqu'à 220°C sur les performances électriques de différents types de composants, Darlington, MOSFETs et IGBTs, du commerce. Bien que souvent fortement modifiées du fait de la dépendance des paramètres physiques du silicium vis-à-vis de la température, les caractéristiques électriques des transistors de puissance étudiés attestent de leur fonctionnalité à 220°C. Si les trois technologies considérées ·sont équivalentes devant l'augmentation très forte de leur courant de fuite à l'état bloqué, leurs comportements à l'état passant peuvent être différents sous faible tension de déchet et pour des courants inférieurs ou égaux au courant nominal constructeur. La mesure des dérives des principales caractéristiques électriques des transistors de puissance étudiés suite aux essais de stockage, cycle et choc thermiques sévérisés en température, n'a pas permis de montrer d'incompatibilité systématique entre bonne fonctionnalité et présence d'une température ambiante de 200°C. Enfin, l'étude du comportement de Darlington, MOSFET et IGBT de puissance, en fonctionnement dans un circuit d'allumage électronique, à température de jonction moyenne de 220°C, a permis de mettre en évidence, pour chacune des trois technologies, une caractéristique pouvant être critique pour la fiabilité de la fonction "allumage" à haute températureThe knowledge of power semiconductor device electrical behaviour at about 200°C case temperature represents a great interest for future automotive electrical application. In this thesis, our work deals with two aspects : a study of functionality at high temperature for three types of power transistors (Darlington, MOSFET and IGBT) used by automobile (in particular for the application of transistorized injection and ignition) and a study of reliability for the "ignition" fonction at high temperature. The average junction temperature concerned by this study ranges from 30°C to 220°C. The study of functionality gives the electrical performance depending on junction temperature up to 220°C for different types of devices, Darlington, MOSFET and IGBTs, commercially available. The characteristics are affected by great changes in physical parameters of silicon with the increase in junction temperature. At off-state, the obvious increase in leakage current with ternperature is the same for the three devices. At on-state, their electrical behaviours are different for small votage bias and for current not greater than the nominal current. The measurement of drifts of electrical characteristics due to storage at high temperature, thermal cycle and thermal shock, can not demonstrate the systematic incompatibility between good functionalicy and presence of a 200°C ambient temperature. Finally, the study of the behaviour of Darlington, MOSFET and IGBT power devices, working in the ignition circuit, at 220°C of average junction temperature, has shown for each three technologies, that a characteristic may be critical for the reliability of the "ignition" function at high temperature
19
Tardivo, Gilles. "Le Transistor D. Mos vertical en amplification haute fréquence de puissance." Grenoble 2 : ANRT, 1987. http://catalogue.bnf.fr/ark:/12148/cb37610187r.
Full text
20
Tardivo, Gilles. "Le transistor d. Mos vertical en amplification haute frequence de puissance." Toulouse 3, 1987. http://www.theses.fr/1987TOU30001.
Full textAbstract:
Un modele dynamique, non lineaire, original du transistor d. Mos vertical (v. D. Mos) dont les elements ne dependent que les donnees physiques et technologiques du composant et des tensions de polarisation est propose. Apres implantation de ce modele dans le logiciel astec iii, une premiere comparaison entre les caracteristiques simulees et mesurees a ete realisee en regime statique, en commutation et en regime dynamique petit signal. Afin de permettre la simulation en grand signal d'amplificateur rf de puissance a transistor v. D. Mos, de nouvelles procedures de simulation des transistors instables au sens de linvill ont ete mises au point. Leur utilisation a conduit apres realisation pratique d'amplificateurs a la validation du modele en regime d'amplification grand-signal de puissance. Enfin, l'application de ces procedures et de ce modele a permis d'etablir des regles de conception pour des transistors v. Dmos devant fonctionner dans la gamme u. H. F.
21
Locatelli, Marie-Laure. "Etude du comportement électrique du transistor bipolaire de puissance en haute température." Lyon, INSA, 1993. http://www.theses.fr/1993ISAL0036.
Full textAbstract:
Le domaine des composantes de puissance haute température concerne à la fois les applications devant fonctionner en milieu à température ambiante élevée, et les applications en ambiance normale pour les quelles une augmentation de la puissance massique et volumineuse des équipements souhaitée. Dans ce contexte, nous nous sommes plus particulièrement attaché à l'étude du comportement électrique du transistor bipolaire de puissance dans la gamme de températures allant de 30°C à 260°C. Ont été successivement étudiées et analysées d'un point de vue physique les évolutions en température des principales caractéristiques à l'état bloqué, ainsi que les caractéristiques de communication sur charge résistive et induite. Une évaluation de la dissipation de puissance en fonction de la température de jonction du composant a été effectuée pour les différentes phases de son fonctionnement. Ayant écarté tout problème relatif au vieillissement et à la fiabilité, cette étude a montré que la fonctionnalité globale du transistor bipolaire de puissance est maintenue dans tout l'intervalle de température, malgré une diminution sensible de ces performances. L’augmentation des pertes de puissance lorsque la température croît entraîne une limitation de l'intérêt d'un fonctionnement à température de jonction élevée. Le silicium, semiconducteur exclusif de l'électronique de puissance moderne, est directement mis en cause, victime des dépendances en température de sa concentration intrinsèque de porteurs et de la mobilité des électrons et des trous. De l'analyse théorique du comportement à haute température du transistor bipolaire de puissance, et de la connaissance des propriétés physiques du carbure de silicium, sont déduits, pour finir, les bénéfices à attendre d'une substitution du silicium par de nouveau semiconducteurThe high temperature power device field concerns both the high ambient temperature applications an the systems opera ting at usual ambient temperature for which an increase in the power-to-weigh ratio is needed. In this frame, we particularly examined the electrical behaviour of the bipolar power transistor in the [30°C, 260°C] temperature range. We studied and analysed from a physical point view the on- and off-state characteristics, as also the switching characteristics under resistive and inductive load. An evaluation of the device dissipation versus junction temperature was made for each Phase of its switching operation Having left away all ageing and reliability problems, this study showed that the bipolar power transistor functionality is maintained in all the temperature range, though a perceptible performance diminution. The increase in power dissipation when the temperature is augmented leads to a limitation of the advantage of a high temperature operation of the component. Silicon, which is the sole semiconductor used for existing power devices, is personally involved especially because of its intrinsic carrier concentration and carrier mobility dependences on temperature. The analysis of the high temperature bipolar power transistor electrical characteristics, and the knowledge of the silicon carbide physical properties let us deduce the theoretical advantages of such a new semiconductor with regard to improvement of the bipolar power transistor performance at high temperature
22
Hamieh, Youness. "Caractérisation et modélisation du transistor JFET en SiC à haute température." Phd thesis, INSA de Lyon, 2011. http://tel.archives-ouvertes.fr/tel-00665817.
Full textAbstract:
Dans le domaine de l'électronique de puissance, les dispositifs en carbure de silicium (SiC) sont bien adaptés pour fonctionner dans des environnements à haute température, haute puissance, haute tension et haute radiation. Le carbure de silicium (SiC) est un matériau semi-conducteur à large bande d'énergie interdite. Ce matériau possède des caractéristiques en température et une tenue aux champs électriques bien supérieure à celles de silicium. Ces caractéristiques permettent des améliorations significatives dans une grande variété d'applications et de systèmes. Parmi les interrupteurs existants, le JFET en SiC est l'interrupteur le plus avancé dans son développement technologique, et il est au stade de la pré-commercialisation. Le travail réalisé au cours de cette thèse consiste à caractériser électriquement des JFET- SiC de SiCED en fonction de la température (25°C-300°C). Des mesures ont été réalisé en statique (courant-tension), en dynamique (capacité-tension) et en commutation sur charge R-L (résistive-inductives) et dans un bras d'onduleur. Un modèle multi-physique du transistor VJFET de SiCED à un canal latéral a été présenté. Le modèle a été développé en langage MAST et validé aussi bien en mode de fonctionnement statique que dynamique en utilisant le simulateur SABER. Ce modèle inclut une représentation asymétrique du canal latéral et les capacités de jonction de la structure. La validation du modèle montre une bonne concordance entre les mesures et la simulation.
23
Theolier, Loïc. "Conception de transistor MOS haute tension (1200 volts) pour l'électronique de puissance." Phd thesis, Université Paul Sabatier - Toulouse III, 2008. http://tel.archives-ouvertes.fr/tel-00377784.
Full textAbstract:
Les composants actifs des convertisseurs de puissance empoyés pour la traction ferroviaire 1200 volts sont actuellement des IGBTs. Ceux-ci sont handicapés par leurs pertes en commutation et leur emballement thermique. L'utilisation de transistors MOS de puissance permettrait de pallier ces inconvénients. Néanmoins, à ces niveaux de tension, les transistors MOS sont pénalisés par leur compromis "tenue en tension/résistance passante spécifique". Dans le cadre de ces travaux de thèse, nous avons étudié différents principes pour concevoir une nouvelle structure MOS performante. Nous avons arrêté notre choix sur une structure se basant sur le concept de la superjonction, réalisé par gravure profonde et diffusion de bore. Théoriquement, cette structure atteint 13 mOcm2 pour 1200 V. Une grande partie des travaux de recherche a consisté à optimiser cette structure. Pour cela, nous avons étudié l'influence des paramètres technologiques et géométriques sur le compromis "tenue en tension/résistence passante spécifique". Nous avons également développé une terminaison innovante afin d'assurer la tenue en tension du composant. Il a ensuite fallu identifier les étapes critiques du procédé de fabrication. A partir de ces résultats, nous avons réalisé une diode 1200 V qui nous a permis de valider certaines briques technologiques.
24
Pittet, Serge. "Modélisation physique d'un transistor de puissance IGBT : traînée en tension à l'enclenchement /." [S.l.] : [s.n.], 2005. http://library.epfl.ch/theses/?nr=3215.
Full text
25
Lagarde, Cyril. "Modélisation de transistor de puissance en technologie GaN : conception d’un amplificateur de type Doherty pour les émetteurs à puissance adaptative." Limoges, 2006. https://aurore.unilim.fr/theses/nxfile/default/36416d31-0431-481e-84ec-ad7070a42012/blobholder:0/2006LIMO0038.pdf.
Full textAbstract:
L’avènement des technologies de transistors de puissance sur matériaux "grand gap" tels que le Nitrure de Gallium (GaN) permet d’envisager un saut technologique majeur pour la génération de puissance à l’état solide. Cette nouvelle technologie présente des possibilités intéressantes pour des amplificateurs de puissance micro-ondes, en termes de température de fonctionnement élevée, de densités de puissance élevées et de tensions de claquage élevées. Dans une première partie, ce travail concerne le développement d'un nouveau modèle non linéaire électrothermique tabulaire comprenant les effets de pièges sur un transistor HEMT AlGaN/GaN. Ce modèle a été alors utilisé, dans la deuxième partie de cette thèse, pour concevoir un amplificateur de puissance basé sur le principe Doherty. Cependant les contraintes de linéarité et de rendement imposées dans les communications spatiales constituent, encore à l’heure actuelle, un obstacle à l’utilisation de ces technologies. Afin de traiter ces contraintes, nous avons proposé et conçu un nouvel amplificateur Doherty ayant une architecture symétrique basée sur trois transistors HEMTs GaN. Les résultats expérimentaux ont montré des possibilités intéressantes de cette nouvelle structure Doherty en termes de rendement et de linéaritéNew power transistors technologies based on “wide bandgap” materials such as Gallium Nitride (GaN) were developed these last years. This new technology presents interesting capabilities for high power microwave amplifiers in terms of high working temperature, high power densities and high breakdown voltages. This work concerns first the development of a new tabular electrothermal non linear model including trapping effects on an AlGaN/GaN power HEMT. This model has then been used, in the second part of this thesis, to design a power amplifier based on the Doherty principle. In satellite communication systems, a good linearity and a high efficiency are drastic constraints on the power amplifier. In order to deal with these constraints, we have proposed and designed a new Doherty amplifier with a symmetrical architecture based on three GaN HEMT devices. Experimental results have shown the interesting capabilities of this new Doherty structure in terms of efficiency and linearity under output power back-off operation
26
Debrie, Jean-Luc. "Modèle "distribué" de transistor IGBT pour simulation de circuits en électronique de puissance." Toulouse, INSA, 1996. http://www.theses.fr/1996ISAT0046.
Full textAbstract:
L'equation de diffusion ambipolaire, qui decrit la dynamique distribuee des charges dans les bases des composants bipolaires, peut etre resolue par le biais d'une analogie electrique. La these presente les fondements theoriques et la pratique de la nouvelle approche de modelisation ainsi permise, dans le cas representatif des transistors bipolaires a commande isolee (igbt). Les divers types d'igbt, a base homogene ou a couche tampon, sont pris en consideration. Le modele est valide d'un point de vue physique, les parametres de simulation etant extraits des donnees de structure et de technologie concernant les composants etudies. L'accord obtenu entre caracteristiques calculees et mesurees montre la pertinence de l'approche pour des objectifs de simulation des interactions composant-circuit en electronique de puissance.
27
MAUREL, THIERRY. "Modele electrothermique unidimensionnel du transistor bipolaire de puissance pour la simulation de circuits." Paris 11, 1995. http://www.theses.fr/1995PA112476.
Full textAbstract:
Nous avons developpe un modele electrothermique unidimensionnel du transistor bipolaire de puissance dans le simulateur de circuits saber. Au niveau electrique, la dynamique de la charge stockee dans le collecteur, preponderante pour ce type de composant, est prise en compte de facon non quasi-statique comme une variable d'etat du modele pour developper les solutions correspondant au mode statique et aux differents transitoires d'ouverture et de fermeture du transistor. Le modele thermique prend en compte les echanges de chaleur entre la puce de silicium et son environnement. Deux versions du modele thermique ont ete developpees: la premiere est unidimensionnelle et utilise l'analogie thermique-electrique et les notions de resistance thermique et de capacite thermique. La deuxieme est dediee aux structures bipolaires et utilise un calcul a deux dimensions de la temperature dans le silicium pour mettre en evidence l'apparition d'un gradient de temperature longitudinal en surface de puce pour les fortes puissances dissipees. Le modele complet du transistor prend en compte le couplage electrothermique temperature-puissance dissipee par l'intermediaire de lois de dependance en temperature affectees aux parametres physiques du silicium. Le modele est valide par la caracterisation de plusieurs transistors bipolaires de puissance du commerce, tant au niveau de son fonctionnement purement electrique en mode statique et transitoire (sans autoechauffement) que de son comportement lorsque le transistor est soumis a de forts autoechauffements
28
Napieralska, Malgorzata. "Modélisation du transistor V. DMOS pour simulation de circuits en électronique de puissance." Toulouse, INSA, 1991. http://www.theses.fr/1991ISAT0009.
Full textAbstract:
Un modele non lineaire du transistor v. Dmos de puissance a canal court dont les elements ne dependent que des donnees physiques et technologiques du composant est presente. Par analyse des regions actives de la structure du composant en vue de l'etude des regimes de commutation, ce modele est simplifie jusqu'a une topologie compatible avec le simulateur spice. Les procedures d'acquisition de ses parametres sont precisees ainsi que les tests de validation. Une bibliotheque informatique d'interrupteurs de puissance mos, destinee a la conception des circuits de puissance est cree par caracterisation des transistors (canal n et p) couvrant les gammes de tension 50v-1000v et de courant 2a-50a. Un modele unifie du v. Dmos est ensuite propose, qui necessite pour une technologie donnee deux parametres: calibre en tension et surface de puce du silicium. Un programme etabli, base sur l'environnement hypercard (macintosh) et couple avec spice permet d'etablir les modeles de produits catalogue et creer un modele pour de nouveaux composants. Cette modelisation est completee par la prise en compte de la temperature de cristal ainsi que diverses configurations de test. Un macromodele destine a rendre compte du comportement electrique sous contraintes radiatives des v. Dmos est aussi etabli et valide par comparaison entre les resultats experimentaux et la simulation. L'elaboration d'un montage de bras de pont a base de transistors mos, et sa simulation par spice permet enfin de mettre en evidence la validite du modele dans ce type d'application en prenant en compte des problemes lies a l'existence des elements parasites dans les circuits de l'electronique de puissance
29
Helali, Hichem. "Contribution à la modélisation par graphe de liens du transistor MOS de puissance." Lyon, INSA, 1995. http://www.theses.fr/1995ISAL0038.
Full textAbstract:
Les modèles de composants à semiconducteur développés pour la micro-électronique ne sont pas satisfaisants pour 1' électronique de puissance. Le CEGEL Y a développé le simulateur PACTE basé sur la méthode des graphes de liens et le langage de description de modèles M++. Dans ce cadre nous avons adapté les principaux modèles "SPICE" à M++ pour faciliter la simulation des commandes de composants de puissance. Par ailleurs, en suivant la démarche de modélisation du CEGELY qui est fondée sur l'utilisation de modèles de régions semiconductrices élémentaires, nous avons développé un nouveau modèle du MOS de puissance. En particulier, un modèle du canal (région semiconductrice élémentaire) a été développé. Celui-ci est adapté au MOS de puissance car il prend en compte un dopage variable et le déséquilibre transversal des électrons dans le canal. Toute l'analyse physique de ce travail de modélisation repose sur une comparaison systématique des modèles analytiques pour un MOS de référence simulé avec le simulateur MEDICI. Les résultats obtenus avec notre modèle montrent un net progrès par rapport aux modèles classiques comparés avec la simulation MEDICI et l'expérience, notamment en régime statiqueThe models of semiconductor devices developed for micro-electronic purpose, are not satisfying in the power electronic field. CEGELY has developed the simulator software PACTE that is based on bond graph technique. Also it has been developed the hardware description language M++. The present work firstly covers the transcription of the main SPICE - oriented models using the M++ language, in order to ease the simulation of the drivers of the power semiconductor devices. It has been derived a new mode! of the power MOS transistor. Particularly the latter modeling uses the basic semiconductor regions approach. A new mode! of the channel (one basic semiconductor region) is discussed. This channel mode! is well adapted to the power MOS transistor model has it takes. . . _ into account a non uniform doping level and the transverse unbalance of electrons in the channel. Ail the physical analysis that this modeling work is based on, rely on a systematic comparison of the analytical mode! of a pilot power MOS transistor with the device simulator MEDICI. The simulation results obtained with the latter mode! show an important improvement regarding the classical models. The results have been compared to measurements and simulation results with MEDICI, particularly in the steady state operation of the power MOS transistor
30
Benchaib, Khadidja. "Modèle facile d'emploi de transistor bipolaire pour la CAO en électronique de puissance." Toulouse, INPT, 1991. http://www.theses.fr/1991INPT007H.
Full textAbstract:
Ce memoire traite de la modelisation des transistors bipolaires silicium en regime statique et en regime dynamique. Un nouveau modele unidimensionnel et a constante localisee de type compact est propose pour simuler le fonctionnement en commutation des transistors bipolaires de puissance. Ce modele est a la fois simple et facile a mettre en uvre par un concepteur de circuit. Son utilisation est tres avantageuse, car il ne fait intervenir que peu de parametres qui peuvent, avec des moyens informtiques legers, facilement etre identifies a partir des feuilles de specification des fabricants de composants. Le dimensionnement des elements du schema equivalent simplifie statique est realise a partir de l'expression du gain en courant collecteur. En fonctionnement dynamique, le modele est complete par une capacite base-emetteur equivalente, representant la charge stockee dans la base electrique. Le modele final, est alors bien adapte a l'etude et a la caracterisation du transistor bipolaire de puissance et permet d'en simuler le fonctionnement en commutation. La bonne concordance entre les comportements mesures et simules des echantillons testes, justifie l'approche choisie
31
Masante, Cédric. "Transistors MOS en diamant pour l'électronique de puissance." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT070.
Full textAbstract:
Dans le contexte d'un besoin croissant de dispositifs semi-conducteurs de puissance, étant donné que de plus en plus d'applications, des moteurs aux réseaux de ditribution électriques, nécessitent des convertisseurs DC/AC, AC-DC ou DC-DC avec des rendements et des densités de puissance de plus en plus élevées, la recherche de nouvelles solutions est essentielle. Les matériaux à large bande interdite ont déjà démontré leurs propriétés physiques supérieures pour ce type d'applications, en raison de leur capacité à supporter des densités de courant et des tensions plus élevées que les dispositifs à base de silicium. Parmi eux, le diamant est un matériau à ultra-large bande interdite (5,5 eV) avec l'un des champ électrique critiques le plus élevé, ce qui, associé à sa grande conductivité thermique (22 W/cm.K) et à sa mobilité des trous (2000 cm²/V.s) en fait un semi-conducteur particulièrement intéressant pour l'électronique de puissance. Malgré la fabrication difficile des dispositifs à base de diamant en raison de la petite taille des substrats disponibles à l’heure actuelle (quelques mm²), le diamant est toujours activement étudié avec des progrès constants.Cette thèse porte sur la conception, la fabrication et la caractérisation de Transistors Métal-Oxyde-Semiconducteur à Effet de Champ (MOSFET), qui tirent parti de la large bande interdite du diamant pour concevoir une architecture originale de dispositif basée sur un régime stable d'appauvrissement profond. L'optimisation de ces dispositifs sera établie en fonction des modèles physiques à l’état de l’art, puis des dispositifs de test expérimentaux seront analysés pour mieux comprendre la physique du MOSFET sur diamant. Enfin, une évaluation des performances par rapport à d'autres semi-conducteurs et aux dispositifs en diamant existants sera présentée. Plusieurs perspectives de ces performances ainsi que d'architectures originales spécifiques au diamant seront présentéesIn the context of a growing need for power semiconductor devices, as more and more applications from motor drives to power grids requires DC/AC, AC-DC or DC-DC converters with higher efficiencies and higher power densities, the research on new solutions is essential. Wide band gap materials have already shown their superior physical properties for this kind of applications, due to their ability to sustain larger current power densities and voltages compared to silicon based devices. Amongst them, diamond is an ultra-wide band gap material (5.5 eV) with one of the highest critical electric field capability , which coupled with its great thermal conductivity (22 W/cm.K) and hole mobility (2000 cm²/V.s) makes it a particularly interesting semiconductor for power electronics. Despite the challenging fabrication of diamond based devices due to the small standard substrate size (a few mm²), diamond is still being actively studied with constant progresses.This thesis is focused on the design , fabrication and characterization of diamond Metal-Oxide-Semiconductor Field Effect Transistors (MOSFETs) which takes advantage of the wide band gap of diamond to design an original device architecture based on a stable deep depletion regime. The design optimization of such devices will be established according to the state of the art physical models, then experimental test devices will be analysed to better understand the physics of the diamond MOSFET. Finally, a performance evaluation in comparison to other semiconductors and existing diamond devices will be presented. Several perspectives from these performances as well as from original architectures specific to diamond will be drawn
32
Reynes, Jean-Michel. "Relations entre performances et parametres structuraux des transistors bipolaires de puissance : application a la conception des composants." Toulouse, INSA, 1986. http://www.theses.fr/1986ISAT0028.
Full textAbstract:
On propose, dans ce memoire, un modele simple et precis permettant de calculer les principales performances electriques des transistors bipolaires de puissance. Analytique, de nature unidimensionnelle, celui-ci tient compte du profil d'impuretes reel, notamment dans les regions profondes de collecteur. Aux mecanismes physiques habituellement pris en compte, est rajoute pour la premiere fois dans une description analytique la reduction de mobilite par interaction porteurs-porteurs qui joue un grand role dans la chute du gain. L'utilisation du modele a des fins de conception est illustree dans le cas d'un transistor de technologie epicollecteur. L'accord des performances electriques mesurees et calculees sur les premiers echantillons realises justifie l'approche choisie
33
ZITOUNI, MOANISS. "Une nouvelle structure d'interrupteurs pour circuits integres de puissance : le concept du transistor ludmos." Toulouse 3, 1999. http://www.theses.fr/1999TOU30178.
Full textAbstract:
Le domaine automobile est un des marches porteurs des circuits integres de puissance intelligente, appeles aussi smart power. Ces circuits de moyenne puissance combinent sur une meme puce des composants analogiques bipolaires, des composants logiques cmos et un ou plusieurs interrupteurs mos de puissance lateraux ou verticaux. En basse tension (<100 v), le composant ldmos est largement utilise dans ces circuits en raison de sa faible resistance passante specifique (de l'ordre du m. Cm 2), obtenu grace aux progres des lithographies avancees. Toutefois, il semble qu'une limite soit atteinte a ce jour sur ce facteur : en effet, l'utilisation de lithographies plus fines ne permet guere d'ameliorer les performances de ces composants. C'est donc vers d'autres aspects que l'on doit s'orienter pour reduire la surface de ces composants lateraux. Une solution prometteuse pour la realisation de composants lateraux est proposee dans ce memoire. Il s'agit du transistor ludmos qui est un transistor ldmos dans lequel on incorpore, dans la zone faiblement dopee, une tranchee. A l'aide de simulations bidimensionnelles, il est montre, dans un premier temps, que ce nouveau concept permet d'ameliorer fortement la tenue en tension tout en reduisant la taille des composants. Ensuite on montre que, pour une tenue en tension donnee, la resistance passante specifique est sensiblement reduite, permettant ainsi de s'approcher de la limite du silicium en terme de compromis tenue en tension / resistance passante specifique.
34
Muller, Dorothée. "Optimisation des potentialités d’un transistor LDMOS pour l’intégration d’amplificateur de puissance RF sur silicium." Limoges, 2006. https://aurore.unilim.fr/theses/nxfile/default/8c93dadd-0847-4920-96c8-e1f79fc507d7/blobholder:0/2006LIMO0041.pdf.
Full textAbstract:
Les amplificateurs de puissance RF réalisés à partir de composants issus des technologies III-V sont actuellement les plus performants du fait de leurs propriétés physique intrinsèques. Malgré cela ces technologies ne répondent pas complètement aux exigences du marché de la radiotéléphonie mobile en terme de coût de revient. Pour répondre à ce besoin de nouvelles générations de transistors MOS de puissance sur silicium tels que les LDMOS sont apparues. Ces composants ont l’avantage d’être réalisés dans des filières matures et offrent des performances très honorables à des coûts beaucoup plus bas, ce qui est un atout majeur dans le contexte actuel où le marché du téléphone cellulaire est très sensible au prix des composants. Cette thèse s’inscrit dans le cadre d’une réflexion sur les potentialités d’un transistor LDMOS intégré en technologie BiCMOS 0. 25 µm et sur l’optimisation de ses performances pour une application dans des circuits de type amplificateurs de puissance intégrés sur silicium. Les mécanismes de fonctionnement du composant LDMOS et les principales raisons de l’émergence du transistor LDMOS devant celle du MOSFET pour des applications radiofréquences sont présentés. Le travail décrit par la suite s’articule autour de la réalisation du composant LDMOS pour l’amplification de puissance et de son optimisation. Dans un premier temps les paramètres technologiques qui sont nécessaires à l’obtention d’un composant respectant les caractéristiques de sortie fixées par le cahier des charges de l’application sont déterminés. Une analyse a ensuite permis d’identifier les paramètres intrinsèques et extrinsèques du composant susceptibles d’améliorer ses performances dynamiques. Pour cela l’effet des modifications d’architecture, de dessin ainsi que du procédé de fabrication du LDMOS sur les caractéristiques dynamiques ont été étudiées et ont abouti à des résultats prometteurs. En effet les performances du transistor LDMOS optimisé atteignent l’état de l’artThe RF power amplifiers realized from components stemming from III-V technologies are at present the most successful because of their intrinsic physics properties. Nevertheless these technologies do not completely answer the requirements of the radiotelephony mobile market in term of cost of returns. New generations of MOS power transistors on silicon such as the LDMOS appeared to answer this need. These power devices have the advantage to be realized in mature technologies and offer very honourable performances to much lower costs, what is a major trump card in the current context where the cellular telephone market is very sensitive to the price of components. This thesis deals with a reflection on the potentialities of a transistor LDMOS integrated into a 0. 25 µm BiCMOS technology and on the optimization of its performances for RF power amplifiers circuits integrated on silicon. Firstly, the LDMOS transistor physical mechanisms and also the main reasons that make the LDMOS transistor a better candidate than the MOSFET for radio frequencies applications are presented. The work described afterward articulates around the realization and the optimisation of the LDMOS transistor for RF power applications. In fact, the technological parameters are determined in order to get a device, which output characteristics match the ones fixed by the application. Then an analysis is made to identify the device intrinsic and extrinsic parameters, which are susceptible to improve its dynamic performances. For it the effect of the modifications of architecture, layout as well as the manufacturing process on the dynamic characteristics were studied and ended in promising results. Indeed the performances of the optimized transistor LDMOS reach the state of the art
35
Gillet, Pierre. "Modèle "distribué" de transistor bipolaire pour la C. A. O. Des circuits en électronique de puissance." Toulouse, INPT, 1995. http://www.theses.fr/1995INPT003H.
Full textAbstract:
Ce memoire est consacre a la prise en compte de la nature distribuee de la dynamique des charges, dans la modelisation du transistor bipolaire de puissance destine a la conception assistee par ordinateur des circuits. Pour cela, nous proposons une methode de resolution analogique de l'equation de diffusion ambipolaire dans la zone de stockage de charge, basee sur une representation spectrale de la repartition des porteurs. Cette methode nous conduit a traiter un systeme de n equations differentielles du premier ordre, qui peut etre traduit sous forme de circuit electrique equivalent du type ligne rc serie. Ces lignes rc, a parametres variables dans le temps, representent le noyau de calcul du modele a partir duquel nous deduisons les grandeurs physiques internes responsables du comportement externe du dispositif. Ce noyau est complete par la representation des regions de base physique et d'emetteur traitees de maniere localisee, ainsi que l'influence du courant de deplacement, de la charge des porteurs en transit et du profil de dopage. Enfin, une comparaison simulation experience dans un environnement circuit simple mais realiste, mettant en evidence les interactions composant-circuit, montre le bien fonde de cette approche
36
Lallement, Christophe. "Modèle analytique à une dimension du transistor MOSFET de puissance prenant en compte les interactions thermoélectriques /." Paris : École nationale supérieure des Télécommunications, 1994. http://catalogue.bnf.fr/ark:/12148/cb35706674x.
Full text
37
Dia, Hussein. "Contribution à la modélisation électrothermique: Elaboration d'un modèle électrique thermosensible du transistor MOSFET de puissance." Phd thesis, INSA de Toulouse, 2011. http://tel.archives-ouvertes.fr/tel-00624193.
Full textAbstract:
Une forte exigence de robustesse s'est imposée dans tous les domaines d'application des composants de puissance. Dans ce cadre très contraint, seule une analyse fine des phénomènes liés directement ou indirectement aux défaillances peut garantir une maîtrise de la fiabilité des fonctions assurées par les nouveaux composants de puissance. Cependant, ces phénomènes impliquent des couplages entre des effets électriques, thermiques et mécaniques, rendant leur étude très complexe. Le recours à la modélisation multi-physique bien adaptée s'avère alors déterminant. Dans ce mémoire de thèse, nous proposons une méthodologie de modélisation électrique prenant en compte les effets de la température sur les phénomènes localisés qui initient une défaillance souvent fatale. En prévision de la simulation électrothermique couplée impliquant des transistors MOS de puissance, un modèle électrique thermosensible de ce composant et de sa diode structurelle a été développé. Corrélativement un ensemble de bancs expérimentaux a été mis en oeuvre pour l'extraction des paramètres et pour la validation du modèle. Une attention particulière a été accordée à l'étude des phénomènes parasites qui pourraient survenir de manière très localisée suite à une répartition inhomogène de la température et à l'apparition de points chauds. Ainsi les fonctionnements limites en avalanche, avec le déclenchement du transistor bipolaire parasite et de son retournement ont été modélisés. Des bancs spécifiques pour la validation du modèle pour les régimes extrêmes ont été utilisés en prenant des précautions liées à la haute température. Enfin, Le modèle électrique thermosensible complet développé a été utilisé par la société EPSILON Ingénierie pour faire des simulations électrothermiques du MOS de puissance en mode d'avalanche en adaptant le logiciel Epsilon-R3D.
38
Allard, Bruno. "Graphe de liens du transistor bipolaire de puissance en vue de la simulation de circuits." Lyon, INSA, 1992. http://www.theses.fr/1992ISAL0009.
Full textAbstract:
La CAO en Électronique de Puissance exige notamment que la simulation d'un circuit prédise, avec précision, les contraintes électriques (et thermiques) endurées par les dispositifs à semiconducteur, au cours des commutations. Les modèles les plus utilisés actuellement (Gummel-Poon, SPICE) se montrent insuffisants pour de telles simulations, à cause de la représentation trop empirique du phénomène de saturation. La saturation est la conséquence de la présence d'une zone neutre en forte injection dans le collecteur. Pour modéliser correctement ce phénomène, le travail présenté fait appel à des techniques de l'Analyse Fonctionnelle (Approximation Interne), et de la Théorie des Systèmes (variables d'état, graphes de liens). Le modèle obtenu est un graphe de liens superposable à la structure géométrique du dispositif, et suit fidèlement les phénomènes physiques internes au composant. En outre, contrairement au modèle de Gummel-Poon, les paramètres sont peu nombreux, tous significatifs, et correspondent à la seule description technologique du dispositif. Enfin, les résultats de simulation sont très conformes à l'expérience, bien meilleurs que ceux produits par SPI CE dans le cadre de la saturation, avec un coût de calcul équivalentPower Electronic CAD needs that circuit simulation predicts accurately thermal and electrical constraints encountered by power devices during switching transients. Today, the most frequently used models (SPICE and Gummel-Poon ones) produce insufficient results in the conditions of such simulation. This is due to an empirical representation of phenomena occurring in saturation regime. Saturation is characterized principally by a high level injection neutral region in the low-doped collector. Accurate modelling of this mechanism is treated in present dissertation, and particularly used technicals of Functional Analysis (Internal Approximation) and technics of System Theory (state variable modelling, bond graphs). The mode! derived appears as a bond graph which fits exactly the geometrical structure of the device, and that follows clearly physic mechanisms. Moreover, at the opposite of Gummel-Poon model, parameters are very few, really important and concern only the technological structure of the transistor (doping profile, lifetimes,. . . ) Finally, simulation results are very closed to experimental measurements, much better than those produced with SPICE for the restricted case of hard switching, with equivalent amount of computer time
39
Naimi, Abassia. "Contribution à la modélisation du transistor bipolaire de puissance et implantation dans le simulateur PSpice." Toulouse, INPT, 1993. http://www.theses.fr/1993INPT138H.
Full textAbstract:
Une synthèse des modèles du transistor bipolaire a servi pour l'étude de la zone active de base, des effets de forte injection, de la quasi-saturation, de l'avalanche et a permis d'élaborer des modèles du transistor bipolaire de puissance. Ces modèles ont été implantés dans le simulateur PSpice à l'aide de deux méthodes. La première consiste à intervenir au niveau des équations donnant la description du modèle implanté dans PSpice. Elle a été appliquée à trois approches de modélisation dans la zone active de base. Les résultats de simulation permettent de comparer les différentes approches. La deuxième méthode, appelée modélisation comportementale, est basée sur l'utilisation des sources de courant ou de tension non linéaires permettant la description des dispositifs à l'aide de macro-modèles.
40
Schanen, Jean-Luc. "Intégration de la compatibilité électromagnetique dans la conception de convertisseurs statiques en électronique de puissance." Grenoble INPG, 1994. https://hal.archives-ouvertes.fr/tel-01907791.
Full textAbstract:
De nos jours, la nécessité se fait de plus en plus sentir de prendre en compte les formes d'ondes réelles au sein d'un convertisseur statique. Surtensions, surcourants, à l'origine de fatigue voire de destruction des semi-conducteurs, mais aussi courants perturbateurs issus du convertisseur en peuvent plus être négligés dans la phase de conception. L'emploi de prototypes s'avère alors indispensable, ce qui entraîne une augmentation des coûts et temps de développement. Des logiciels existent permettant la modélisation des composants semi-conducteurs (PACTE développé par le CEGELY), mais ils nécessitent la connaissance parfaite de l'environnement de ceux-ci. Cet environnement électromagnétique détermine é gaiement le pouvoir perturbateur et la susceptibilité du convertisseur statique. Nous avons développé un logiciel (lnCa) permettant le calcul des inductances parasites dues aux connexions pour des géométries tridimensionnelles. Des formules de calcul de capacités parasites ont également été mises en leurre. Deux types de simulations sont présentées : l'une avec PACTE et les modèles de semi-conducteurs, l'autre en utilisant un simulateur nodal (CIRCUIT), pour s'affranchir de l'emploi de ces modèles. Les résultats obtenus sont prometteurs
41
Weber, Yann. "Conception d'une nouvelle génération de transistor FLYMOS vertical de puissance dépassant la limite conventionnelle du silicium." Phd thesis, Université Paul Sabatier - Toulouse III, 2008. http://tel.archives-ouvertes.fr/tel-00807836.
Full textAbstract:
Dans un contexte énergétique mondial difficile, l'amélioration de la gestion de l'énergie électrique revêt une importance majeure. Le transfert de cette énergie électrique est assuré par l'intermédiaire de systèmes de puissances intégrant majoritairement des composants semi-conducteurs de puissance. La démarche d'optimisation entreprise depuis plusieurs années s'est concentrée sur la réduction des pertes en conduction. Dans ce cadre, les performances des transistors MOSFET sont exprimées par le compromis " tenue en tension (BVdss) / résistance à l'état passant (RON.S) ". Pour améliorer ce compromis, des concepts innovants telles que les Superjonctions ou les îlots flottants ont été développées sur silicium, permettant notamment de réduire drastiquement la résistance à l'état passant. Les travaux de recherche présentés dans cette thèse portent sur la réalisation d'un transistor FLYMOS intégrant jusqu'à deux niveaux d'îlots flottants de type P dans la région épitaxiée N-. Pour la première fois, la forme et les dimensions des îlots flottants ont été déterminées à l'aide d'une caractérisation physique originale. De plus, les limites du FLYMOS ont pu être définies à l'aide de caractérisations électriques dynamiques. Grâce à ces premières études, la compréhension phénoménologique de fonctionnement de ce type de composant a permis le développement d'un processus d'optimisation. Ainsi, des transistors FLYMOS d'une tenue en tension de 230 V ont été réalisés avec succès et leur résistance spécifique à l'état passant de 4,5 m?.cm2 se révèle inférieure à la limite conventionnelle du silicium. Au final, la caractérisation électrique complète de ces composants a permis de montrer qu'ils étaient une bonne alternative aux composants 200 V à Superjonction.
42
Allain, Dominique. "Bibliothèque de modèles du transistor V. DMOS pour la simulation des circuits de l'électronique de puissance." Toulon, 1989. http://www.theses.fr/1989TOUL0005.
Full textAbstract:
Apres l'etablissement du modele mathematique du vdmos qui prend en compte les effets de canal court pour la zone active ainsi que l'effet des elements parasites, on simplifie celui-ci pour l'implanter dans le logiciel spice en vue de l'etude des "regimes de commutation". Le dernier chapitre concerne la validation du modele implante. L'objectif de ce memoire est de presenter une bibliotheque de modes du transistor vdmos de puissance, destinee a la simulation des circuits de l'electronique de puissance
43
Al, Alam Elias. "Développement de briques technologiques pour la réalisation de transistor MOS de puissance en Nitrure de Gallium." Toulouse 3, 2011. http://thesesups.ups-tlse.fr/1476/.
Full textAbstract:
Les potentialités du nitrure de gallium (GaN), semiconducteur à large bande interdite, en font un matériau particulièrement intéressant en électronique de puissance, notamment pour des applications haute tension, haute température et haute fréquence. L'objectif de ce travail de thèse était de développer les briques technologiques nécessaires à la réalisation de transistors MOS de puissance en nitrure de gallium (GaN). Après avoir évalué, dans premier temps, les bénéfices que pourrait apporter le nitrure de gallium en électronique de puissance, nous avons en effet opté pour la réalisation d'un interrupteur MOS normally-off en GaN, interrupteur indispensable dans de nombreuses applications de l'électronique de puissance. La réalisation d'un tel dispositif passe par l'étape critique du dépôt du diélectrique de grille sur le semiconducteur, qui constitue la démarche universelle pour stabiliser et améliorer les performances d'un transistor. Le contrôle de la qualité de l'interface " diélectrique/GaN " est donc une étape fondamentale car elle influe sur les propriétés électriques du composant. Ce contrôle comprend le traitement de surface du semiconducteur, la formation de la couche interfaciale et le dépôt du diélectrique. Nous montrons qu'une étape d'oxydation du GaN sous UV, combinée à une oxydation plasma avant le dépôt du diélectrique, permet d'optimiser l'état de surface et de minimiser les contaminations à l'interface. Les mesures électriques, réalisées pour déterminer la densité de charges piégées à l'interface diélectrique/GaN ou dans le diélectrique, montrent des différences significatives liées au type de croissance du GaN (MBE ou MOCVD) et en particulier au type de dopage N ou P du substrat GaN. Des corrélations entre la physico-chimie d'interface et les propriétés électriques des structures sont illustrées. De plus, d'autres étapes technologiques nécessaires à la fabrication d'un MOSFET sur GaN ont été étudiées, en particulier les implantations ioniques de type N et P et la gravure ionique. Les résultats obtenus sur ces différentes briques technologiques permettront, dans un futur proche, la conception de transistors MOS de puissance en GaN, bien qu'il reste encore des défis scientifiques et technologiques à relever avant d'obtenir l'interrupteur de puissance idéal, c'est-à-dire un interrupteur normalement ouvert (normally-off), faibles pertes, forte puissance, haute fréquence et haute températureGallium Nitride (GaN) semiconductor is one of the most promising materials for new power devices generation thanks to its outstanding material properties for high voltage, temperature and frequency applications. The higher and higher efficiency demanded in future switch power applications requires the investment on normally-off transistors in GaN substrates. Hence, the main objective of this thesis was the development and optimization of a technological process with the purpose of fabricating a GaN power MOS transistor. Then, a first definition of the normally-off GaN power transistor design has been carried out after an extended evaluation of the state-of-the-art. The gate dielectric deposition technological step which gives the quality of the dielectric/GaN interface is the cornerstone of a high performance GaN power transistor. This important step includes the GaN surface preparation, the formation of an interface layer and the subsequent deposition of the dielectric. We have observed that an UV-oxidation step combined with plasma oxidation before the dielectric deposition highly improves the GaN surface quality and minimizes the concentration of contaminants in the dielectric/GaN interface. Besides, measurements performed in fabricated MOS structures to determine the interface trap density of the obtained dielectric/GaN have shown significant differences related to the epitaxial growth type (MBE or MOCVD), especially to the type (N or P) and doping concentration of the GaN substrate. Correlations between the physical-chemistry of the interface and the electrical properties of MOS structures are also investigated in this work. In addition, other necessary technological steps for the fabrication of a GaN MOSFET have been analysed, especially those concerning the N and P type ionic implantation and the reactive-ion etching. All the results presented in this work will allow, in the near future, the design of high quality normally-off power MOS transistors in GaN substrate. However, there are still have scientific and technological challenges to overcome before obtaining the high efficiency power switch demanded in future switch applications
44
Dong, Quan. "HEMTs cryogéniques à faible puissance dissipée et à bas bruit." Thesis, Paris 11, 2013. http://www.theses.fr/2013PA112035.
Full textAbstract:
Les transistors ayant un faible niveau de bruit à basse fréquence, une faible puissance de dissipation et fonctionnant à basse température (≤ 4.2 K) sont actuellement inexistants alors qu’ils sont très demandés pour la réalisation de préamplificateurs à installer au plus près des détecteurs ou des dispositifs à la température de quelques dizaines de mK, dans le domaine de l’astrophysique, de la physique mésoscopique et de l’électronique spatiale. Une recherche menée depuis de nombreuses années au LPN vise à réaliser une nouvelle génération de HEMTs (High Electron Mobility Transistors) cryogéniques à haute performance pour répondre à ces demandes. Cette thèse, dans le cadre d’une collaboration entre le CNRS/LPN et le CEA/IRFU, a pour but la réalisation de préamplificateurs cryogéniques pour des microcalorimètres à 50 mK.Les travaux de cette thèse consistent en des caractérisations systématiques des paramètres électriques et des bruits des HEMTs (fabriqués au LPN) à basse température. En se basant sur les résultats expérimentaux, l’une des sources de bruit à basse fréquence dans les HEMTs a pu être identifiée, c’est-à-dire la part du courant tunnel séquentiel dans le courant de fuite de grille. Grâce à ce résultat, les hétérostructures ont été optimisées pour minimiser le courant de fuite de grille ainsi que le niveau de bruit à basse fréquence. Au cours de cette thèse, différentes méthodes spécifiques ont été développées pour mesurer de très faibles valeurs de courant de fuite de grille, les capacités du transistor et le bruit 1/f du transistor avec une très haute impédance d’entrée. Deux relations expérimentales ont été observées, l’une sur le bruit 1/f et l’autre sur le bruit blanc dans ces HEMTs à 4.2 K. Des avancées notables ont été réalisées, à titre d’indication, les HEMTs avec une capacité de grille de 92 pF et une consommation de 100 µW peuvent atteindre un niveau de bruit en tension de 6.3 nV/√Hz à 1 Hz, un niveau de bruit blanc de 0.2 nV/√Hz et un niveau de bruit en courant de 50 aA/√Hz à 10 Hz. Enfin, une série de 400 HEMTs, qui répondent pleinement aux spécifications demandées pour la réalisation de préamplificateurs au CEA/IRFU, a été réalisée. Les résultats de cette thèse constitueront une base solide pour une meilleure compréhension du bruit 1/f et du bruit blanc dans les HEMTs cryogéniques afin de les améliorer pour les diverses applications envisagéesTransistors with low noise level at low frequency, low-power dissipation and operating at low temperature (≤ 4.2 K) are currently non-existent, however, they are widely required for realizing cryogenic preamplifiers which can be installed close to sensors or devices at a temperature of few tens of mK, in astrophysics, mesoscopic physics and space electronics. Research conducted over many years at LPN aims to a new generation of high-performance cryogenic HEMTs (High Electron Mobility Transistors) to meet these needs. This thesis, through the collaboration between the CNRS/LPN and the CEA/IRFU, aims for the realization of cryogenic preamplifiers for microcalorimeters at 50 mK.The work of this thesis consists of systematic characterizations of electrical and noise parameters of the HEMTs (fabricated at LPN) at low temperatures. Based on the experimental results, one of the low-frequency-noise sources in the HEMTs has been identified, i.e., the sequential tunneling part in the gate leakage current. Thanks to this result, heterostructures have been optimized to minimize the gate leakage current and the low frequency noise. During this thesis, specific methods have been developed to measure very low-gate-leakage-current values, transistor’s capacitances and the 1/f noise with a very high input impedance. Two experimental relationships have been observed, one for the 1/f noise and other for the white noise in these HEMTs at 4.2 K. Significant advances have been made, for information, the HEMTs with a gate capacitance of 92 pF and a consumption of 100 µW can reach a noise voltage of 6.3 nV/√ Hz at 1 Hz, a white noise voltage of 0.2 nV/√ Hz, and a noise current of 50 aA/√Hz at 10 Hz. Finally, a series of 400 HEMTs has been realized which fully meet the specifications required for realizing preamplifiers at CEA/IRFU. The results of this thesis will provide a solid base for a better understanding of 1/f noise and white noise in cryogenic HEMTs with the objective to improve them for various considered applications
45
Rennesson, Stéphanie. "Développement de nouvelles hétérostructures HEMTs à base de nitrure de gallium pour des applications de puissance en gamme d'ondes millimétriques." Phd thesis, Université Nice Sophia Antipolis, 2013. http://tel.archives-ouvertes.fr/tel-00943619.
Full textAbstract:
Les matériaux III-N sont présents dans la vie quotidienne pour des applications optoélectroniques (diodes électroluminescentes, lasers). Les propriétés remarquables du GaN (grand gap, grand champ de claquage, champ de polarisation élevé, vitesse de saturation des électrons importante...) en font un candidat de choix pour des applications en électronique de puissance à basse fréquence, mais aussi à haute fréquence, par exemple en gamme d'ondes millimétriques. L'enjeu de ce travail de thèse consiste à augmenter la fréquence de travail des transistors tout en maintenant une puissance élevée. Pour cela, des hétérostructures HEMTs (High Electron Mobility Transistors) sont développées et les épaisseurs de cap et de barrière doivent être réduites, bien que ceci soit au détriment de la puissance délivrée. Une étude sera donc menée sur l'influence des épaisseurs de cap et de barrière ainsi que le type de barrière (AlGaN, AlN et InAlN) de manière à isoler les hétérostructures offrant le meilleur compromis en termes de fréquence et de puissance. De plus, les moyens mis en œuvre pour augmenter la fréquence de travail entrainent une dégradation du confinement des électrons du canal. De manière à limiter cet effet, une back-barrière est insérée sous le canal. Ceci fera l'objet d'une deuxième étude. Enfin, une étude de la passivation de surface des transistors sera menée. La combinaison des ces trois études permettra d'identifier la structure optimale pour délivrer le plus de puissance à haute fréquence (ici à 40 GHz).
46
Dia, Hussein. "Contribution à la modélisation électrothermique : Elaboration d'un modèle électrique thermosensible des composants MOS de puissance." Thesis, Toulouse, INSA, 2011. http://www.theses.fr/2011ISAT0006/document.
Full textAbstract:
Une forte exigence de robustesse s’est imposée dans tous les domaines d’application des composants de puissance. Dans ce cadre très contraint, seule une analyse fine des phénomènes liés directement ou indirectement aux défaillances peut garantir une maîtrise de la fiabilité des fonctions assurées par les nouveaux composants de puissance. Cependant, ces phénomènes impliquent des couplages entre des effets électriques, thermiques et mécaniques, rendant leur étude très complexe. Le recours à la modélisation multi-physique bien adaptée s’avère alors déterminant. Dans ce mémoire de thèse, nous proposons une méthodologie de modélisation électrique prenant en compte les effets de la température sur les phénomènes localisés qui initient une défaillance souvent fatale. En prévision de la simulation électrothermique couplée impliquant des transistors MOS de puissance, un modèle électrique thermosensible de ce composant et de sa diode structurelle a été développé. Corrélativement un ensemble de bancs expérimentaux a été mis en œuvre pour l’extraction des paramètres et pour la validation du modèle. Une attention particulière a été accordée à l’étude des phénomènes parasites qui pourraient survenir de manière très localisée suite à une répartition inhomogène de la température et à l’apparition de points chauds. Ainsi les fonctionnements limites en avalanche, avec le déclenchement du transistor bipolaire parasite et de son retournement ont été modélisés. Des bancs spécifiques pour la validation du modèle pour les régimes extrêmes ont été utilisés en prenant des précautions liées à la haute température. Enfin, Le modèle électrique thermosensible complet développé a été utilisé par la société Epsilon ingénierie pour faire des simulations électrothermiques du MOS de puissance en mode d’avalanche en adaptant le logiciel Epsilon-R3DStrong demand for robustness has emerged in all areas of application of power components.Only a detailed analysis of phenomena related directly or indirectly to failures can ensure thereliability of the functions of the new power components. However, these phenomena involvethe coupling between electrical effects, thermal and mechanical, making their study verycomplex. The use of multi-physics modeling is well suited when determining. In this thesis,we propose a methodology for electrical modeling taking into account the effects of temperatureon the localized phenomena that initiate failure is often fatal. In preparation for thecoupled electro-thermal simulation involving MOS power transistors, an electric thermosensitivemodel of the MOS and its body diode has been developed. Correspondingly a set ofexperimental studies was implemented to extract the parameters and model validation. Particularattention was paid to the study of interference phenomena that could occur in a localizedresponse to an inhomogeneous distribution of temperature and hot spots. Thus the workingslimits avalanche, with the outbreak of parasitic bipolar transistor (snapback) and its reversalwere modeled. Benches specific validations of the model for harsh switching conditions wereused by taking precautions related to high temperature. Finally, the complete thermal electricmodel developed was used by the company “EPSILON Ingénierie” for electro-thermal simulationof power MOS mode Avalanche Software adapting Epsilon-R3D
47
Ammous, Anis. "Modélisation électrothermique de l'I. G. B. T. (Transistor bipolaire à grille isolée) : application à la simulation du court-circuit." Lyon, INSA, 1998. http://www.theses.fr/1998ISAL0075.
Full textAbstract:
Un composant de puissance en pleine expansion de nos jours est l'IGBT (Insulated Gate Bipolar Transistor). L'une des caractéristiques de ce composant, qui le rend attractif pour les utilisateurs, est sa tenue aux courts-circuits. Le travail proposé a été d'étudier la faisabilité de la modélisation et de la simulation des phases de destruction de l'IGBT. Ce travail a permis d'estimer, par la simulation, les risques de défaillance d'un composant soumis à des sollicitations sévères et accidentelles dans un système électrique. L'étude des modes de destruction a commencé par des observations expérimentales du fonctionnement et de la phase de destruction (tests destructifs) de quelques IGBT soumis à des courts-circuits provoqués par des perturbations multiples. L'a1nalyse de quelques modèles thermiques et de leurs précisions respectives vis-à-vis des surcharges de courtes durées a été faite. Elle montre un net avantage de la méthode des éléments finis sur la méthode des différences finies, pourtant largement utilisée dans les simulations de circuits pour les modèles thermiques. Une nouvelle méthode pour l'estimation expérimentale de la température maximale dans I'IGBT a été présentée. Elle repose sur la mesure du courant de saturation pour une tension de grille légèrement supérieure au seuil. Enfin, des simulations des phénomènes électrothermiques ont permis d'analyser le comportement critique de l'IGBT. Pour cela, plusieurs outils de modélisations et de simulations (ATLAS 2D. PACTE. SABER, etc. . . . ) ont été utilisés afin de reproduire les différents comportements de I'TGBT. La modélisation électrique de l'IGBT a reposée sur le modèle d'A. Hefner. La confrontation des résultats de simulations avec ceux de l'expérience a permis d'ajuster les paramètres technologiques des modèles développés pour reproduire au mieux le comportement du composant et de valider aussi les modèles développésIGBTs (Insulated Gate Bipolar Transistor) are power components more and more used today. One of the component characteristic, making it very attractive to users, is it's short-circuit capability. The proposed study treats the feasibility of modeling and simulation of IGBT destruction phase. We have shown that it is possible to predict the failure of IGBT submitted to strong and accidentai stress in electrical systems. The study of destruction modes are begins with experimental observations of operating and failure phases (destructive tests), for IGBTs under short-circuits induced by various perturbations. Some thermal models are analysed and their respective precision regarding short time overloads, are studied. It is discussed the advantage of finite element method compared to the difference element method which is largely used in thermal model inside circuit simulators. A new method to estimate maximal temperature in IGBTs by mean of experiments is presented. This method is based on saturation current measurements at law gate-to-source voltage during a cooling phase. Electrothermal simulations enable to study the IGBT critical behaviour. Many modeling and simulation tools (ATLAS 20, PACTE, SABER) are applied to model the IGBT critical behaviour. The electrical modeling of IGBTs is based on the analytical mode! by A. Hefner. Measurement and simulation results enable to predict the model parameters and they validate the developed models
48
Pham, Thanh-Toan. "Mastering the O-diamond/Al2O3 interface for unipolar boron doped diamond field effect transistor." Thesis, Université Grenoble Alpes (ComUE), 2017. http://www.theses.fr/2017GREAT051/document.
Full textAbstract:
De nos jours, l'effet du réchauffement planétaire devient une question primordiale pour l'humanité. La plupart des sources d'énergie traditionnelles comme l’énergie thermique, le nucléaire, l'hydroélectricité, etc. sont dangereux et/ou potentiellement dangereux pour la nature et l'être humain. Par conséquent, une «énergie verte» est fortement souhaitée. L'énergie verte a deux caractéristiques : d'une part l’utilisation de sources d'énergie renouvelables comme l'énergie solaire ou géothermique, etc au lieu des sources d'énergie traditionnelles, ainsi qu’un meilleur rendement. Un rapport récent a souligné que la perte d'énergie aux États-Unis est plus importante que la somme de toutes les énergies renouvelables générées. Il est donc essentiel d'utiliser efficacement l'électricité et de limiter les pertes. Malheureusement, les pertes sont l'endémie des composants semi-conducteurs, le dispositif central de tout système de conversion de puissance. Le silicium (Si), le matériau le plus utilisé dans les composants semi-conducteurs a atteint sa limite physique. Des semi-conducteurs à large bande interdite tels que SiC, GaN, Ga2O3 et le diamant sont des matériaux prometteurs pour fabriquer des dispositifs à faibles pertes en état ON et avec une tension de claquage à l’état OFF élevée. Parmi eux, le diamant est un semi-conducteur idéal pour les appareils de haute puissance en raison de ses propriétés physiques supérieures aux autres matériaux. Les progrès récents sur ce sujet permettent de considérer le développement de dispositifs de puissance en diamant, par exemple les MOSFETs. Afin de réaliser un MOSFET en diamant semi-conducteur, le nombre de problèmes à surmonter est important, particulièrement maîtriser l'interface diamant/oxyde. Dans ce contexte, G. Chicot et A. Marechal (anciens doctorants de notre groupe) ont introduit les dispositifs de test MOSCAP O-diamant/Al2O3 et montré que l'alignement des bandes est de type I à l'interface O-diamant/Al2O3, ce qui est favorable pour réaliser à la fois un MOSFET à inversion et un MOSFET à déplétion. Ce doctorat s’inscrit dans la suite de ces deux thèses. Il a eu deux objectifs principaux: 1. Les recherches fondamentales, qui se consacrent à la compréhension de la caractéristique électrique d'un dispositif de test de diamant MOSCAP; 2. Partant de la compréhension du MOSCAP, un MOSFET en diamant est réalisé par le contrôle de la conduction de courant volumique. La thèse comprend ainsi trois chapitres : Le chapitre 1 traite du contexte des dispositifs de puissance ainsi que des propriétés physiques du diamant et de l'état de l'art des dispositifs en diamant. Nous introduisons également le principe de fonctionnement d'un dispositif de test MOSCAP idéal et de l'état de l'art des O-diamant MOSCAP. Le chapitre 2 est consacré à la compréhension fondamentale des O-diamant MOS capacités et comprennent trois parties principales: la partie 1 traite des questions de méthodologie liées à la croissance du diamant, le procédé de fabrication et de caractérisation électrique. Nous allons construire un modèle électrostatique empirique pour les MOSCAP O-diamant. La partie 2 discute de l'origine du courant de fuite et de la dispersion de la caractéristique capacitance-fréquence lorsque la MOSCAP est polarisée en négatif. La partie 3 traite de l'origine du courant de fuite et de la dispersion de la caractéristique capacitance-fréquence lorsque la MOSCAP est polarisée en positif. Le chapitre 3 présente notre approche pour réaliser un MOSFET en diamant dopé au Bore. Les performances du transistor et ses paramètres importants seront quantifiées. Le benchmark du dispositif et la projection vers son amélioration seront mentionnésNowadays, global warming effect is one of most challenging issue for human being. Most of “traditional energy” sources like thermal power; nuclear power, hydroelectricity power, etc. are dangerous and/or potentially dangerous for nature and human being. Therefore, the "greener energy" is highly desired. The "greener energy" has two folds meaning: on one hand, using renewable energy sources like solar power, wind power or geothermal energy, etc. instead of the traditional energy sources. One another hand, use the electricity more effectively and more efficiency. A recent report has pointed out that the energy loss in US is in fact more than sum of all renewable energy generate in US. Therefore, effectively utilizing electricity and limiting the waste is critical.Unfortunately, losses are the endemic of semiconductor components, the central device of all power conversion system. Silicon (Si), the main material for semiconductor components has reached its physical limit. Wide band-gap semiconductors such as SiC, GaN, Ga2O3 and diamond are promising materials to fabricate the devices low ON-state loss and high OFF-state breakdown voltage. Among them, diamond is an ideal semiconductor for power devices due to its superior physical properties. Recent progresses on diamond technology permits one consider the diamond power devices, e.g. MOSFET.In order to realize a diamond MOSFET by controlled diamond semiconductor, the numbers of issues needed to be overcome is important, especially mastering the diamond/oxide interface. In this context, G. Chicot and A. Marechal (former PhD students in our group) has introduced the O-diamond/Al2O3 MOSCAP test devices and measured the type I band alignment at O-diamond/Al2O3 interface, which is favorable to realize both inversion MOSFET and depletion MOSFET in his PhD these. This PhD project is a continuation of two-mentioned thesis and including two main objects: 1. Fundamental investigations dedicate to understand the electrical characteristic of an O-diamond MOSCAP test device; 2. Realize a unipolar diamond MOSFET by controlling the diamond semiconductor epilayer. The thesis will include three chapters:Chapter 1 discusses the context of power devices as well as the physical properties of diamond and state-of-the-art of diamond devices. We also introduce the working principle of an ideal MOSCAP test device and States-of-the-art of O-diamond MOSCAP test devices.Chapter 2 dedicates for the fundamental understanding O-diamond MOSCAP and include three main parts: Part 1 addresses the methodology issues related to diamond growth, fabrication processing and electrical characterizations. We will construct an empirical electrostatics model for O-diamond MOSCAP. Part 2 discusses the origin of leakage current and capacitance-frequency dependent when O-diamond MOSCAP is biasing in negative direction. We quantify the interface states density at O-diamond/Al2O3 interface by conductance method and the complete electrostatics model for O-diamond/Al2O3 MOSCAP will be constructed. Part 3 discusses the origin of leakage current and the capacitance-frequency dependent when the O-diamond MOS capacitor is biasing in positive direction.Chapter 3 introduces our approach to realize a depletion mode diamond MOSFET. Transistor performance and the important parameters of the transistor will be quantified. The benchmark of the device and the projection towards its improvement will be mentioned
49
Andrieux, Laurent. "Caractérisation du transistor bipolaire à hétérojonction GaAlAs/GaAs en vue de son utilisation en amplification hyperfréquence de puissance." Toulouse 3, 1995. http://www.theses.fr/1995TOU30134.
Full textAbstract:
Le transistor bipolaire a heterojonction gaalas/gaas presente des potentialites interessantes dans le domaine de l'amplification hyperfrequence de puissance. Ce memoire constitue une contribution a sa caracterisation et sa modelisation fort signal pour ce type d'application. Dans une premiere partie, nous presentons un modele electrothermique physique non lineaire, implante dans les logiciels esacap et hp/mds. La temperature du composant est modelise au moyen d'une cellule thermique connexe au modele. Dans un deuxieme temps, la caracterisation i(v) nous a permis d'extraire les valeurs des elements lineaires et non lineaires definissant le modele. Nous avons egalement estime la resistance thermique a une constante. Les performances frequentielles petit signal font etat d'une frequence de transition de 20 ghz et maximale d'oscillation de 15 ghz. Les confrontations theorie-experience nous ont permis, pour ces regimes de fonctionnement, de valider le modele etabli, et d'evaluer l'influence de l'auto-echauffement du transistor sur ses performances statiques et dynamiques. La derniere partie a consiste a caracteriser nos composants dans un amplificateur discret: gain en puissance, puissance de sortie et rendement en puissance ajoutee, ont ete etudies. Nous montrons que l'adaptation definie en regime lineaire s'avere insuffisante pour atteindre de fortes puissances de sortie et presentons une methode permettant d'optimiser les impedances a presenter. A 2 ghz, et pour une polarisation en classe ab, un gain de puissance de 12 db, associe a une puissance de sortie maximale de 630 mw et un rendement de 60% ont ete obtenus. Pour tous les cas etudies, les simulations valident notre modele en regime de forts signaux. Enfin, des conclusions sont faites quant aux possibilites pratiques d'optimisation de nos structures pour l'obtention de performances encore superieures
50
Amimi, Adel. "Modèle électro-thermique unidimensionnel du transistor bipolaire à grille isolée (IGBT) pour la simulation de circuits de puissance." Rouen, 1997. http://www.theses.fr/1997ROUES033.
Full textAbstract:
Dans le domaine de l'électronique de puissance, où l'environnement et le mode de fonctionnement du composant jouent un rôle primordial, nous constatons que les aspects thermiques doivent être évalués de la même manière que les aspects strictement électriques. Cela suppose entre autres que la température interne des composants doit pouvoir évoluer comme toutes les grandeurs électriques. Dans ce contexte, nous avons développé un modèle analytique du transistor bipolaire à grille isolée (IGBT) prenant en compte les interactions électro-thermiques dans le composant, en associant au modèle électrique du composant un réseau thermique. Pour cela, deux solutions de complexité différentes ont été envisagées pour l'élaboration du modèle thermique. La première approche (cellulaire) est basée sur l'analogie électrique-thermique. En effet, la propagation du flux de chaleur dans le composant est modélisée par un réseau cellulaire RTH(I) - CTH(I) dont les caractéristiques sont déterminées à partir de l'impédance thermique transitoire ZTH du composant. La seconde approche (dite mixte), fondée sur la résolution à une dimension de l'équation de diffusion de la chaleur, utilise un calcul plus précis de la température dans la couche de silicium, tout en conservant une représentation à base de cellules RTH-CTH pour l'ensemble du boîtier et de l'environnement. Le modèle électro-thermique ainsi développé est implanté en langage MAST dans le simulateur de circuits Saber.