Academic literature on the topic 'Transistors bipolaires à hétérojonctions – Détérioration'

Ces travaux de recherche portent sur l'évaluation de la fiabilité des transistors bipolaires à hétérojonction sur substrat InP au moyen de la mise en place de techniques spécifiques adaptées. Avant tout, les procédés de fabrication de ces composants sont décrits et les caractéristiques électriques statiques sont calculées au moyen de la simulation physique. Ensuite, la caractérisation électrique statique et la modélisation associée permet l'extraction des paramètres du modèle avant les vieillissements accélérés puis leur étude statistique. Puis deux mécanismes électriques spécifiques qualifiés de parasites en relation directe avec la fiabilité de ces composants sont analysés en détail : le claquage de la jonction base-collecteur et le bruit basse-fréquence. Finalement, l'étude des mécanismes de dégradation effectuée à l'issue des vieillissements accélérés sous les différentes contraintes retenues en tension et en température met en évidence une stabilité de la technologie de ces composants.

"Ces travaux présentent la caractérisation et l'étude des mécanismes de dégradation d'une technologie de Transistor Bipolaire à double Hétérojonction à base GaAsSb sur substrat InP. Dans un premier temps, une étude bibliographique concernant les paramètres physiques du matériau GaAsSb dopé p, rarement utilisé en microélectronique, a été réalisé. Celle-ci a eu pour but d'alimenter les différents modèles mis en jeu lors des simulations par éléments finis réalisées. Dans un second temps, une caractérisation électrique statique et thermique est effectuée. Avec l'aide des outils de modélisation compacte et de simulation physique, deux composantes de recombinaison sont identifiées et une localisation de ces mécanismes est proposée. Ensuite, une caractérisation du bruit basses fréquences est réalisée qui a permis d'une part l'extraction d'une figure de mérite du bruit en 1/f, et d'autre part la mise en évidence d'un mécanisme de bruit RTS "récurent". Ce dernier a fait l'objet d'une étude de température pour différentes géométries afin de le caractériser. Enfin, après avoir réalisé une étude bibliographique des mécanismes de dégradation apparaissant dans les TBH sur substrat III-V, des tests de vieillissement accéléré sous contrainte thermique et sous contraintes thermique et électrique ont été réalisés sur des structures TBH ainsi que sur des structures de calibration. Le suivi de l'évolution des paramètres du modèle compact associé à une bonne connaissance des mécanismes de dégradation dans les TBH a permis d'émettre des hypothèses quant à la localisation de ces mécanismes, ainsi que de proposer des solutions technologiques. "

Le développement de nouvelles filières BiCMOS permettra, grâce aux améliorations technologiques apportées aux TBH (Transistor Bipolaire à Hétérojonction) SiGe:C, d’atteindre des performance dynamiques au-delà de 0.5 THz. Un aspect important doit être investigué : il s’agit de l’aire de sécurité de fonctionnement (SOA : Safe operating area) au-delà du classique BVCEO. En effet, de par la complexité des futures architectures de TBH(comme la B55X de chez STMicroelectronics) et de par leur taille nanométrique, il est attendu une augmentation des effets physiques présents dans ces transistors. Par ailleurs,en raison de la dépendance croissante de la conception de circuits vis-à-vis des outils logiciels, on s’attend à devoir développer des efforts supplémentaires pour concevoir des modèles compacts davantage prédictifs. Ainsi, le sous-projet SOA est conçu pour décrire l’aire de sécurité de fonctionnement des TBH SiGe :C de taille nanométrique en vue de son intégration dans le modèle compact en tenant compte des aspects critiques.Dans le premier chapitre, une description précise des régimes de fonctionnement au delà de la tension de claquage BVCEO est développée. Le modèle compact HICUM est amélioré pour prendre en compte les mécanismes se produisant dans cette région afin de modéliser précisément le phénomène d’avalanche et l’effet de focalisation du courant au centre de l’émetteur. Une validation de ce nouveau modèle est réalisée au travers de simulations TCAD mais aussi par des caractérisations électriques de différents TBH de tailles variées et pour de multiples températures.Dans le second chapitre, le comportement des transistors bipolaires proche des limites de fonctionnement a été étudié. Une étude de l’effet de focalisation du courant et du phénomène de “snapback” est réalisée pour en définir précisement les limites de fonctionnementà forts courants et tensions et une zone de stabilité est définie.Dans de troisième chapitre, le vieillissement accéléré de TBH est réalisé pour des régimes de fonctionnement aux frontières de la zone de sécurité de fonctionnement. Un modèle de vieillissement est alors développé pour prendre en compte les mécanismes d’usure se produisant dans ces régimes de fonctionnement.En conclusion, ce travail a permis de modéliser de manière précise les TBH SiGe àforts courant et tensions tout en prenant en compte les mécanismes d’usure se produisant dans ces régimes de polarisation<br>The development of new BiCMOS technology will be possible, thanks to the SiGe:CHBTs technological improvements to reach dynamic performance beyond 0.5 THz. Animportant aspect to be investigated is the Safe Operating Area (SOA) beyond the traditionalBVCEO. In fact, due to the complexity of future architectures of HBTs (likethe B55X from STMicroelectronics) and their nanoscale size, an increase of the wear-outmechanisms occurring in these transistors is expected. In addition, because of the increasingdependence of circuit design on software tools, it is expected that additional effortswill be required to develop more predictive compact models. Thus, the SOA sub-projectis designed to describe the functional safety area of nanoscale SiGe:C HBTs allowing thecompact model to take into account critical aspects.After a short introduction, a precise description of the transistor operations beyondthe breakdown voltage is detailed in the second chapter. The compact model HICUM isimproved to account for the mechanisms occurring in this region to accurately model theavalanche regime and the pinch-in effect. This new model is validated on TCAD simulationsand through electrical measurements on different devices, architecture, geometriesand temperatures.In the third chapter, the investigation is deepen towards the device border’s operation.A study of the pinch-in effect and the snapback behavior is therefore realized to understandthe operation limitations at high currents and voltages and a stable operation regime isintroduced.In the fourth chapter, accelerated aging tests are carried out at the boundaries of thesafe operating area to submit the transistor to thermal and hot carriers stresses during itsoperation. An aging model is developed to account for the wear-out mechanism occurringin that regime.To conclude, this work allowed to increase the modeling of SiGe HBTs at high voltagesand currents accounting for the wear-out mechanisms occurring in that operation regime

Le regain d'intérêt récent pour les technologies bipolaires, induit par les transistors bipolaires à hétérojonction Silicium Germanium (TBH SiGe) a mis en lumière les problèmes liés à la modélisation compacte de ces composants. Pour répondre à ces contraintes de nouveaux modèles complexes sont apparus (MEXTRAM et HICUM L2). La complexité de ces modèles a limité leur exploitation à cause de la difficulté d'extraction et de leur vitesse de convergence. Pour contourner ces problèmes, une hiérarchie de modèle a été créée avec le modèle HICUM L0, qui améliore fortement la précision comparée au modèle Gummel-Poon et améliore le temps de convergence par rapport aux modèles plus complexes. Sur les bases de ce modèle, des équations dépendantes de la géométrie ont été dérivées. Puis, des méthodes d'extraction mono-géométries puis, multi-géométries spécifiques à ce nouveau modèle sont développées. L'apparition des TBH SiGe sur couche mince de SOI a fortement modifié la structure du transistor avec notamment la disparition de la couche enterrée. Ces modifications structurelles se sont reportées sur les caractéristiques électriques. Ainsi, un nouveau modèle prenant en compte les spécificités de ces composants a été développé sur les bases du modèle HICUM L0. Ce modèle a été validé sur deux dispositifs.

Le sujet de cette thèse concerne l'étude de transistors bipolaires submicroniques à émetteur polysilicium, compatibles avec une technologie silicium CMOS (BICMOS) du ÇNET de Meylan, et au premier chef le développement d'une modélisation afférente. Après un rappel d'une investigation sur des profils mesurés (SIMS) ayant amené à développer un modèle de (co)diffusions, nous présentons des mesures électriques en statique (cf. "Gummel") et en dynamique, capacitives essentiellement. Une discussion s'appuie sur ce travail, qui permet d'étudier l'influence de différentes variantes sur le process, particulièrement au ni veau du polysilicium et du collecteur, vis à vis, en particulier, du gain en courant et de la fréquence de transition. Les mesures électriques mettent aussi enexergue les défauts structurels du composant Nous avons alors développé un logiciel numérique bidimensionnel, résolvant les équations de Poisson et de continuité des courants, qui plus est couplées avec l'équation de Schroedinger. Cette dernière est en effet introduite pour décrire le transport tunnel à travers une fine couche d'oxyde (typiquement 15 A) sous le polysilicium (elle induit un accroissement du gain, en diminuant le courant de trous de la base). La dernière partie du travail concerne la modélisation du BICMOS à base SiGe, donc d'une structure à hétérojonctions, pouvant fonctionner à de très hautes fréquences (cf. Circuits RF)<br>The aim of this work is the study of a submicronic bi polar transistor, compatible with a silicon technology (BICMOS), developed by CNET lndustry (Meylan-France). First of all, we discuss with the doping level profiles. We develop a (co)diffusion modeling into the polysilicon and the monocrystalline silicon underneath. Then, we present static electrical characteristics such Gummel's ones, and dynamic measurements such as capacitances. We consider the effects of process on device parameters such as current gain and cut-off frequency. These characterizations point out the technological drawbacks concerning the device behavior. The core of the subject lies in developing a bidimensional device simulator dealing with the so-called drift-diffusion model. Moreover, we have to model the electrical transport through a very thin oxide (15 A) located between polysilicon and monosilicon, which increases the gain current by decreasing the hale current. Then we add the resolution of the Schroedinger equation to make the simulations fully numerical. The method used for this former one is a transfer matrix algorithm. Finally, we study a hetero junction transistor structure: a bipolar transistor with a SiGe-doped base. This structure gives high cut-off frequency specified for RF applications

Les innovations technologiques récentes ont permis le développement de transistor MOS de faibles dimensions, ayant des longueurs de canal et des largeurs de grille inférieures au micromètre. Cela permet de réaliser des circuits à forte densité d'intégration pour des applications à l'électronique. Cependant, la réduction des dimensions fait apparaître toute une gamme d'effets parasites et modifie ainsi les mécanismes de conduction avec l'apparition de nouveaux phénomènes ou des phénomènes qui n'étaient pas dominants dans des structures plus larges. Ceci entraîne un changement du fonctionnement du transistor ainsi que de leurs paramètres électriques. La réduction des dimensions, et en particulier de la longueur de grille des transistors MOS donne naissance à un problème de fiabilité qui était inconnu lors de l'utilisation de transistors à canal long. Les phénomènes de dégradation provenant des forts champs électriques deviennent importants avec la réduction des dimensions engendrant des défauts notamment aux interfaces oxyde-semiconducteur (SiO2-Si) ainsi que dans l'oxyde de grille, ce qui provoquent un vieillissement plus rapide de ces composants. Nous présentons dans ce contexte, une étude réalisée sur des transistors nLDD-MOSFETs submicroniques issus de technologie 0,6[masse volumique]m de MATRA-MHS-TEMIC, s'appuyant sur quatre objectifs principaux : détermination des paramètres de conduction, analyse des caractéristiques I-V sur la jonction drain-substrat, étude du comportement du transistor bipolaire dans les transistors MOS (source = collecteur, substrat = base, drain = émetteur) et étude du comportement des transistors MOS suite à une irradiation ionisante Co-60, afin d'évaluer leur dégradation

Dans cette thèse, un algorithme de simulation Monte Carlo est spécifiquement développé pour modéliser le transport homogène et stationnaire des porteurs de charge dans les alliages aléatoires ternaires massifs de type SiGeC. Le simulateur Monte Carlo intègre une description numérique Full-Band de la structure de bande, et il est adapté à la simulation du transport des électrons et des trous. Les mécanismes d'interaction modélisés incluent l'interaction porteur-phonon, l'ionisation parvchoc, la diffusion sur potentiel d'alliage, l'interaction porteur-impureté ionisée, et le principe d'exclusion de Pauli. Les modèles théoriques sont calibrés sur un ensemble complet de résultats expérimentaux, et un accord quantitatif est atteint entre la simulation et la mesure sur de nombreuses propriétés électriques, qui incluent la mobilité à faible champ, la vitesse de dérive, le coefficient d'ionisation et le ratio d'efficacité quantique. L'algorithme de simulation Monte Carlo final est capable de modéliser le transport des porteurs de charge majoritaires et minoritaires dans les alliages ternaires SiGeC dopés, relaxés ou biaxialement contraints sur substrat de silicium. Le modèle Monte Carlo développé peut être utilisé pour extraire les paramètres matériau requis dans les simulateurs hydrodynamiques de dispositifs, notamment dans le cadre de la simulation de transistors bipolaires à hétérojonction intégrant des bases de SiGeC fortement dopées et épitaxiées sur silicium. L'implémentation de paramètres électriques spécifiques aux alliages SiGeC nous ont permis de prendre en compte les profils de germanium, de carbone et de dopants dans les simulations hydrodynamiques de dispositifs TBH. Cette description rigoureuse des propriétés électroniques du matériau SiGeC au sein d'un dispositif TBH constitue l'état de l'art de la modélisation électrique des transistors bipolaires avancés.

Les applications radio-fréquences nécessitent le développement de technologies BiCMOS sur SOI. Cette étude a pour objectif l'intégration d'un transistoir bipolaire dans une technolgie 0. 13um sur substrat SOI. Le choix de l'architecture s'est porté sur une structure émetteur-base auto-alignée et un collecteur implanté. Les transistoirs fabriqués ont montré un comportement particulier résultant de la faible épaisseur du collecteur, localisé dans la couche supérieure du SOI. Ce fonctionnement atypique a pu être expliqué grâce à une étude de l'avalanche du collecteur. Une série d'optimisation a ainsi été proposée, grâce à la compréhension des mécanismes de désertion dans le collecteur, et un modèle compact a été développé à partir du modèle HiCUM, en adaptant la topologie du collecteur. Finalement, cette étude a donné lieu au développement d'une technologie BiCMOS complète intégrant des transistors MOS complémentaires et les transistors bipolaires issus de cette étude.