Academic literature on the topic 'UPS de conversão delta'

e20734 Background: Methadone is an effective mu opioid agonist. Delta receptor affinity, monoamine reuptake inhibition an antagonism in N-methyl-D-aspartate receptor have been described. Because of itst long half-life and lack of standart conversion ratio outpatient use is chalinging. Methods: Retrospective review of consecutive medical reports were performed from 2002 to 2007. Patients with methadone as exclusive drug for the first two months were selected. A total of 143 patients were analyzed. Symptoms, toxicities, clinical caraceristics rotation e neuropatic pain were acessed. Results: 89 (62.2%) were female, 54 (37.7%) were male, all patients had solid tumors and were under palliative care only. 52 (36.6%) had neuropathic pain. Median age was 67 years. Median pain score at baseline was 7. After four follow-up with intervals of four days in average, 78% patients had score zero. At the end of two months we found a median (range) of 18 follow-ups performed. 127 (88.8%) patients had score zero. The remaining patients were rotated to other opioid. Neuropathic pain was improved in 36 (73%) of patients only with methadone. 16 (17%) had to use adjuvant drugs. Mean methadone dose was 10mg/day at baseline and 20mg/day at the end of two months.Sedation, obstipation and neurologic symptoms were mild and no major complication was observed. Conclusions: Methadone as initial opioid opyion showed excelent and safe response rates. Its capacity of blocking NMDA receptors may explain the high rate control for neuropathic pain. This finding was not observed in others studies. The low cost, lack of active metabolites, good tolerance in older patents and the finding in neuropathic pain should be better explored in well prospective randomized future clinical trials. No significant financial relationships to disclose.

Abstract For a real-analytic connected CR-hypersurface M of CR-dimension $$n\geqslant 1$$ n ⩾ 1 having a point of Levi-nondegeneracy the following alternative is demonstrated for its symmetry algebra $$\mathfrak {s}={\mathfrak {s}}(M)$$ s = s ( M ) : (i) either $$\dim {\mathfrak {s}}=n^2+4n+3$$ dim s = n 2 + 4 n + 3 and M is spherical everywhere; (ii) or $$\dim {\mathfrak {s}}\leqslant n^2+2n+2+\delta _{2,n}$$ dim s ⩽ n 2 + 2 n + 2 + δ 2 , n and in the case of equality M is spherical and has fixed signature of the Levi form in the complement to its Levi-degeneracy locus. A version of this result is proved for the Lie group of global automorphisms of M. Explicit examples of CR-hypersurfaces and their infinitesimal and global automorphisms realizing the bound in (ii) are constructed. We provide many other models with large symmetry using the technique of blow-up, in particular we realize all maximal parabolic subalgebras of the pseudo-unitary algebras as a symmetry.

AbstractBackgroundDelta check is widely used for detecting specimen mix-ups. Owing to the inadequate specificity and sparseness of the absolute incidence of mix-ups, the positive predictive value (PPV) of delta check is considerably low as it is labor consuming to identify true mix-up errors among a large number of false alerts. To overcome this problem, we developed a new accurate detection model through machine learning.MethodsInspired by delta check, we decided to conduct comparisons with the past examinations and broaden the time range. Fifteen common items were selected from complete blood cell counts and biochemical tests. We considered examinations in which ≥11 among the 15 items were measured simultaneously in our hospital; we created individual partial time-series data of the consecutive examinations with a sliding window size of 4. The last examinations of the partial time-series data were shuffled to generate artificial mix-up cases. After splitting the dataset into development and validation sets, we allowed a gradient-boosting-decision-tree (GBDT) model to learn using the development set to detect whether the last examination results of the partial time-series data were artificial mixed-up results. The model’s performance was evaluated on the validation set.ResultsThe area under the receiver operating characteristic curve (ROC AUC) of our model was 0.9983 (bootstrap confidence interval [bsCI]: 0.9983–0.9985).ConclusionsThe GBDT model was more effective in detecting specimen mix-up. The improved accuracy will enable more facilities to perform more efficient and centralized mix-up detection, leading to improved patient safety.

Observation of the Hau River distributary of the Mekong River delta in Vietnam, conducted in dry and flood season (2009, 2014, and 2015), is utilized to investigate the mechanism of formation, distribution of estuarine turbidity maxima (ETM), and links with sediment transport in the system. Additionally, 3D (three-dimensional) numerical models are applied to simulate the seasonal tidal variation (flood and dry seasons) of the water and suspended sediment transport processes of the Mekong River Delta. The 3D model, with a combination of hydrodynamic-wave and suspended sediment transport, was set up and validated with measured data in the study area. The mechanism that measures ETM is the process of suspended sediment from the river when it interacts with seawater and speeds up the flocculation, combined with the asymmetry of the tidal current, which will create the region with ETM by moving in/out with the tidal current’s ups and downs. As there is surface flow velocity towards the sea, the bottom baroclinic flow has a decisive role in deposition and erosion, and it causes the suspended sediment concentration (SSC) to be maximized. During the flood season, the salt wedge near the river’s mouth, at the peak of the tide, pushes towards the sea’s direction when there are ebbing tides, with a scope of about 20 km. In the dry season, there is estuary disturbance as well; the salt wedge forms, but is relatively weak or does not exist, depending on the time of the tide. The maximum turbidity zone in the flood season moves the subaqueous delta with a scope of about 20 km and SSC of about 0.1 to 0.6 g L−1, whereas in the dry season, the seawater has high salinity, and seaward SSC penetrates the estuaries to cause a disturbance and flocculation. The penetration scope is up to 50 km and creates a water mass that has high SSC, from 0.2 to 0.7 g L−1, to run in/off by the tidal current’s ups and downs for several kilometers in the tidal phase.

Submitted by isabela.moljf@hotmail.com (isabela.moljf@hotmail.com) on 2017-03-02T11:39:15Z No. of bitstreams: 1 fredericotoledoghetti.pdf: 2816885 bytes, checksum: 98c4c49d919a94d51a94ff86a91c33a1 (MD5)
Approved for entry into archive by Adriana Oliveira (adriana.oliveira@ufjf.edu.br) on 2017-03-06T19:32:09Z (GMT) No. of bitstreams: 1 fredericotoledoghetti.pdf: 2816885 bytes, checksum: 98c4c49d919a94d51a94ff86a91c33a1 (MD5)
Made available in DSpace on 2017-03-06T19:32:09Z (GMT). No. of bitstreams: 1 fredericotoledoghetti.pdf: 2816885 bytes, checksum: 98c4c49d919a94d51a94ff86a91c33a1 (MD5) Previous issue date: 2009-05-26
CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior
É apresentado, neste trabalho, um estudo sobre topologias alternativas de fontes ininterruptas de energia do tipo Delta, para o emprego em cargas monofásicas de até 1kVA. O estudo prevê a inserção de um conversor CC-CC entre o conversor shunt e o banco de baterias. Tal modificação em relação à UPS do tipo Delta convencional otimiza o projeto do banco de baterias e requisita um menor número de células em série para sua confecção. Além disso, a proposta elimina o uso de transformadores de baixa freqüência, considerados em alguns trabalhos anteriores, o que também contribui para a redução do peso e volume do sistema. Duas diferentes topologias para o conversor CC-CC foram investigadas e comparações de desempenho e viabilidade foram realizadas. A topologia que apresentou melhor desempenho nos quesitos custo, volume e peso, foi selecionada para testes em bancada. Ao final, resultados simulados e práticos são apresentados para validação do modelo.
This dissertation presents a study on single-phase Delta-UPS topological alternatives for low power and low cost applications. The proposed topology has a DC-DC converter connected between the shunt inverter and the battery bank/series converter DC terminals, respectively. This modification will allow the downsizing of the DC battery bank as well as the removing of the series converter transformer. Two different topologies of the DC DC converter were investigated and a comparative study among them will be accomplished. Simulation results are presented and experimental results will be included to validate the proposed study.

Orientador: Carlos Alberto dos Reis Filho
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação
Made available in DSpace on 2018-07-24T06:48:19Z (GMT). No. of bitstreams: 1 Bozinis_GeorgeE_M.pdf: 2899398 bytes, checksum: 3d790d64c0c423b0e5a762078d44dc29 (MD5) Previous issue date: 1998
Resumo: O texto está organizado de forma a mostrar quais são as etapas necessárias para projetar um conversor A/D utilizando a técnica de conversão 'sigma¿ 'delta¿. Neste contexto se faz: uma análise do quantizador de um bit, do modulador e do filtro decimador; o desenvolvimento de uma equação que, levando em consideração os parâmetros que caracterizam um filtro passa-baixas, calcula o valor mínimo para a relação sinal ruído deste conversor; a aferição desta equação obtida com a de Brandt [1], mostrando que as duas podem ser utilizadas em conjunto; e a otimização do demodulador quanto à taxa de operações realizadas (ou ocupação do processador utilizado para sua implementação). Como resultado adicional é achada uma expressão para o valor da energia do ruído na saída do modulador
Abstract: This paper presents a relationship between the parameters that characterize a low-pass decimation filter and the worst case signal-to-noise ratio (SNR) of a sigma delta AID converter. It establishes a minimurn value for the SNR including the effects of the modulator with explicit equations for orders one, two and three. The obtained relationship is useful for designing the decimation filter, which complies with the resolution of the targeted AID converter
Mestrado
Mestre em Engenharia Elétrica

Conversores analógico-digitais (ADCs) têm papel fundamental na implementação dos sistemas-em-chip, do inglês System-on-Chip (SoC), atuais. Em razão dos requisitos destes sistemas e dos compromissos entre as características fundamentais dos ADCs, como largura de banda, consumo de energia e exatidão, diversas topologias e estratégias para sua implementação em circuitos integrados (CIs) têm sido desenvolvidas através dos tempos. Dentre estas topologias, os conversores sigma-delta (SDC) têm se destacado pela versatilidade, aliada ao baixo consumo e excelente exatidão. Inicialmente desenvolvidos e empregados para a conversão de sinais de baixa frequência e com operação em tempo discreto (DT), esta classe de conversores têm evoluído e nos últimos anos está sendo desenvolvida para operar em tempo contínuo e ser empregada na conversão de sinais com frequências de centenas de kHz a dezenas de MHz. Neste trabalho, os moduladores sigma-delta em tempo contínuo (SDMs-CT) são estudados, visando sua aplicação à conversão analógico-digital (AD). Os SDMs-CT oferecem vantagens significativas sobre seus homólogos em tempo discreto, como menor consumo de energia, maior largura de banda do sinal de entrada e filtro anti-alias, do inglês anti-alias filter (AAF), implícito. Entretanto, os SDMs-CT apresentam limitações adicionais, responsáveis pela degradação de seu desempenho, como os efeitos do jitter do sinal de relógio, o atraso excessivo do laço de realimentação, do inglês Excess Loop Delay (ELD), e as limitações impostas aos integradores analógicos. Após o estudo e análise de SDMs-CT e de suas limitações, foi desenvolvido um modelo comportamental no ambiente Matlab/Simulink R , que permite a simulação do impacto destas limitações no modulador, possibilitando a obtenção de uma estimativa mais aproximada do seu desempenho. Com base nestas simulações foi possível a determinação das especificações mínimas de cada bloco analógico que compõe o modulador (como o slew rate, a frequência de ganho unitário (fu) e o ganho DC dos amplificadores operacionais utilizados nos integradores) e os valores toleráveis de ELD e jitter do sinal de relógio. Adicionalmente, neste trabalho foi desenvolvida uma metodologia para simulação de SDMs-CT compostos por DACs a capacitor chaveado e resistor, do inglês Switched-Capacitor-Resistor (SCR). Com base neste modelo e no estudo das diferentes topologias de SDMs, um circuito foi desenvolvido para aplicação em receptores de RF, sendo do tipo passa-baixas de laço único, do inglês single-loop, single-bit, de terceira ordem, voltado ao baixo consumo de energia. Este circuito foi desenvolvido em tecnologia CMOS IBM de 130 nanômetros, tendo sido enviado para fabricação. Através das simulações pós-leiaute realizadas espera-se que seu desempenho fique próximo ao que tem sido publicado recentemente sobre SDMs-CT passa-baixas de laço único e single-bit.
Analog-to-Digital Converters (ADCs) play a fundamental role in the implementation of current systems-on-chip (SoC). Due to the requirements of these systems and the tradeoffs between the main ADCs characteristics, such as signal bandwidth, power consumption and accuracy, many topologies and strategies for their implementation in integrated circuits (ICs) have been developed through the ages. Among these topologies, the sigmadelta converters (SDC) have highlighted the versatility combined with low power consumption and excellent accuracy. Initially developed and used for the conversion of low frequency signals and operation in the discrete time (DT) domain, this class of converters have been evolved and developed over the past to operate in continuous time domain for the conversion of signals with frequencies of hundreds of kHz up to tens of MHz. In this work, continuous time sigma-delta modulators (CT-SDMs) are studied focusing its application to the analog-to-digital (AD) conversion. CT-SDMs offer significant advantages over their discrete-time counterparts, such as lower power consumption, higher input signal bandwidth and implicit anti-alias filter (AAF). However, CT-SDMs present additional limitations that are responsible for their performance degradation, such as the clock jitter, Excess Loop Delay (ELD) and the limitations imposed on the analog integrators. After the study and analysis of CT-SDMs and their performance limitations, a behavioral model approach was developed in the Matlab/Simulink R environment, which allows the simulation of the limitations impact on the modulator, allowing the obteinment of a more accurate estimate of its performance. Based on these simulations it was possible to determine the minimum specifications for each block that composes the analog modulator (such as slew rate, the unity gain frequency (fu) and the DC gain of the operational amplifiers used in integrators) and tolerable values of ELD and clock jitter. Additionally, it was developed in this work a methodology for simulate CT-SDMs with Switched-Capacitor- Resistor (SCR) DACs that provide exponential waveforms. Based on this model and the study of different SDMs topologies, it was developed a low-pass, single-loop, single-bit, third order circuit focused on low-power intended for application in RF receivers. This circuit was developed in an IBM 130 nanometers CMOS technology, and was send to manufacturing. Based on the post-layout simulations it is expected to have performance close to what has been recently published of low-pass, single-loop, single-bit CT-SDMs.

The increasing complexity of digital circuits forces the use of new technologies. New technologies have the advantage of reducing the circuit size and power consumption coupled with operation speed increasement. Most of signal processing operations migrated to the digital domain, thus, basic blocks like AD converters are needed in mixed-signal systems. Analog-todigital converters based on Sigma-Delta (ΣΔ) modulators stand out among the existing architectures because they cover a wide range of applications. The most common implementation of ΣΔ modulators in CMOS technology is based in switched-capacitor technique (SC), mainly due to its high performance and excellent linearity. However, the continuous reduction in the transistor physical dimensions requires a proportional reduction in the supply voltage levels, making difficult the design of analog circuits with conventional topologies. To overcome this problem, design techniques to analog circuits compatible with these new technologies were developed. This is the case of the technique known as switched-current (SI), which uses samples in the current domain to represent the signal information. This work presents the design of a switched-current Sigma-Delta modulator (SI-ΣΔM) using an architecture oriented to low-distortion applications. The architecture s main characteristic is the reduced sensitivity to integrator nonlinearities, leading to a significant increase in the signal-to-noise ratio (SNR) and dynamic range (DR) values, moreover, it permits the design of high-order modulators intrinsically stable. To demonstrate and verify the performance of the used strategy, based on a combination of circuit techniques and topology, a cascade 2-2 SI-ΣΔM was designed in a CMOS XFAB XC06 technology. Postlayout simulations show that the SNR reaches a maximum value of 80 dB and a dynamic range of approximately 87 dB, implying an effective resolution of 14.15 bits considering 20 kHz bandwidth. The prototype was sent to manufacturing and will be subject to laboratory tests when it returns.
A crescente complexidade dos circuitos digitais força o uso de novas tecnologias de fabricação. A mudança para tecnologias mais avançadas tem como vantagem a redução do tamanho do circuito e a diminuição do consumo de energia aliados ao aumento da velocidade de operação. Grande parte das operações envolvendo processamento de sinais migraram para o domínio digital, portanto, blocos básicos como conversores AD são necessários em sistemas de sinal misto. Conversores AD com base em moduladores do tipo Sigma-Delta (ΣΔ) destacam-se entre as arquiteturas existentes por cobrir uma ampla gama de aplicações. A implementação mais usual de moduladores ΣΔ em tecnologia CMOS baseia-se na técnica de capacitor-chaveado (SC), devido, principalmente, à sua elevada performance e excelente linearidade. Entretanto, a contínua redução das dimensões físicas dos transistores tem exigido uma redução proporcional dos níveis de tensão de alimentação, dificultando o projeto de circuitos analógicos com topologias convencionais. Para contornar este problema, técnicas de projeto de circuitos analógicos compatíveis com essas novas tecnologias foram desenvolvidas. Este é o caso da técnica conhecida como corrente chaveada (SI), que utiliza amostras sob a forma de corrente para a representação de sinais. Neste trabalho é apresentado o projeto de um modulador ΣΔ em modo corrente (SI-ΣΔM) empregando uma arquitetura orientada à aplicações de baixa distorção. Esta arquitetura tem como principal característica a reduzida sensibilidade às não-linearidades do integrador, conduzindo a uma significante melhora no valor da relação sinal-ruído (SNR) e faixa de excursão dinâmica (DR), além de permitir a concepção de moduladores ΣΔ de elevada ordem intrinsecamente estáveis. Para demonstrar e comprovar a performance da estratégia empregada, baseada na combinação de técnicas de circuito e de topologia, projetou-se um modulador SI-ΣΔ cascata 2-2 na tecnologia XFAB CMOS XC06. Simulações elétricas pós-layout revelam que o SNR atinge um valor máximo de 80 dB e uma faixa dinâmica de aproximadamente 87 dB, inferindo uma resolução efetiva de 14,15 bits considerando uma banda de interesse de 20 kHz. Por fim, o protótipo desenvolvido foi enviado para fabricação e será alvo de testes em laboratório quando retornar.

Orientador: Carlos Alberto dos Reis Filho
Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação
Made available in DSpace on 2018-08-01T08:00:22Z (GMT). No. of bitstreams: 1 Silva_PauloGustavoRaymundo_M.pdf: 1527556 bytes, checksum: 336c660e7ea40af13d4dbbcdddd5bcc3 (MD5) Previous issue date: 2001
Mestrado

Conselho Nacional de Desenvolvimento Científico e Tecnológico
Circuits for sampling and retention of analogue signals are commonly implemented with techniques such as switched capacitors (SC). SC circuits employing the storage of charge in a linear capacitor to represent a signal in the form of voltage. Operational Amplifiers (AmpOp's) are used to transfer the load of a capacitor to another, sampling and holding circuits for analogue signals in closed loop. Recently, another technique has been developed without the need of building linear capacitors, making possible projects compatible with VLSI CMOS processes. This technique, called Switched Current (SI), is characterized by processing the signals in the current form, and implemented through the memory retention of electric charge on the gate of a MOS transistor in saturation zone. The charge is hold in a gate-source voltage and hence the current in a transistor. In this model, the excursion of the signal is not directly dependent on the supply voltage, but dependent on the polarization and current signal. This makes the model attractive for low voltage. The technique does not require AmpOp's and capacitors. The speed of the circuit is not limited by AmpOp's and its gainbandwidth product, but by design and manufacturing process. This technique is not yet consolidated and its performance is still not competitive with SC circuits [1] However, SI circuits become interesting as they constitute an open field for future research and the opportunity to be fully implemented in processes manufacturing oriented to purely digital circuits. This work begins with a framework of the subject matter, placing the reader in the state of the art manufacturing technology and some implications that directly affect analog circuits. Are also presented in this section some implementations which serve to characterize what is being done recently in terms of Sigma Delta (ΣΔ) modulators. Abstract vi In Chapter 2, are made a review of sampling and holding bases, the AD conversion techniques with focuses in oversampled AD converters, the circuits that implementing SC and SI modulators and their influences, and finally a review of the nonidealities that involve the practice of project. Chapter 3 a comparative study is done between memory cells SC and SI. Based on a simplified model of small signals, the behavior analyzes on the signal-noise-ratio (SNR), power consumption and speed, providing indications of performance throughout the operating region of MOS transistors. Chapter 4 deals with the initial specifications for the development of a ΣΔ AD converter for a specific implementation. The s tudies and estimates lead to pre-design of the project's ultimate goal the creation of a ΣΔ modulator in the SC and SI techniques. In Chapter 5 is intended to make the measures and tests that establish the standards of comparison, the discussion of results and conclusions. Finally, in Chapter 6, an alternative proposal is presented based on an architecture that performs a sigma-delta modulator with low distortion, implemented with SI circuit. The final conclusions and contributions are presented in Chapter 7.
Circuitos de amostragem e retenção de sinais analógicos são comumente implementados com técnicas de chaveamento de capacitores (Switched Capacitor SC). Circuitos SC empregam o armazenamento de cargas em um capacitor linear para representar um sinal sob a forma de tensão. Amplificadores Operacionais (AmpOp s) são usados para transferir essa carga de um capacitor a outro, amostrando e retendo sinais analógicos em circuitos de malha fechada. Recentemente, uma outra técnica tem sido desenvolvida sem a necessidade de construção de capacitores lineares, tornando possíveis projetos compatíveis com processos de fabricação VLSI CMOS. Esta técnica, chamada de Switched Current (SI), caracteriza-se por processar os sinais sob a forma de correntes, sendo a operação de memorização implementada através da retenção de carga elétrica na porta de um transistor MOS na zona de saturação. A carga retida corresponde a uma tensão portafonte e, conseqüentemente, a uma corrente no transistor. Neste modelo, a excursão do sinal não é diretamente dependente da tensão de alimentação, mas dependente das correntes de polarização e de sinal. Isso torna o modelo atrativo para baixas tensões. A técnica não requer AmpOp s e implementação física de capacitores. A velocidade do circuito não é limitada por AmpOp s e seu produto ganho-banda, mas pelo projeto e processo de fabricação. Essa técnica ainda não está consolidada e sua performance ainda não é competitiva com os circuitos SC [1], Contudo, os circuitos SI tornam-se interessantes na medida em que constituem um campo aberto para futuras pesquisas e pela possibilidade de serem completamente implementados em processos de fabricação voltados a circuitos puramente digitais. Este trabalho inicia com um enquadramento do trabalho proposto, situando o leitor no contexto do estado da arte das tecnologias de fabricação e algumas implicações diretas que afetam circuitos analógicos. São apresentadas ainda nesta seção algumas implementações que servem para caracterizar o que está sendo feito recentemente em termos de conversores tipo Sigma Delta (ΣΔ). No Capítulo 2, faz-se o embasamento sobre as técnicas utilizadas no processo de amostragem e retenção utilizadas para conversão ADΣΔ e uma revisão das não idealidades que envolvem a prática de projeto. No Capítulo 3 é feito um estudo comparativo, entre células de memória SC e SI. Baseado em modelo simplificado de pequenos sinais, analisa-se o comportamento quanto à relação-sinal-ruido (SNR), ao consumo e à velocidade, fornecendo indicações de desempenho em toda região de funcionamento dos transistores MOS. No Capitulo 4 são abordadas as especificações iniciais ao desenvolvimento de um conversor ΣΔ para uma implementação específica. Os estudos e estimativas que conduzem a pré-concepção do projeto têm como objetivo final a geração de um modulador ΣΔ nas técnicas SC e SI. Nos Capítulos 5 efetuam-se as medidas e testes que estabelecem os padrões de comparação, a discussão dos resultados e conclusões. Por fim, no Capítulo 6, uma proposta alternativa é apresentada com base em uma arquitetura de modulador sigma-delta de baixa distorção, implementada em circuito SI. As conclusões e contribuições finais são apresentadas no capítulo 7.

This chapter provides an overview on the spread of theater activities in the wake of massive emigration from Guangdong to Southeast Asia and North America from the mid-nineteenth century to the eve of the Pacific War. Extant records indicate a historical outline with three succeeding phases: (1) the opening period from the 1850s to the 1880s, when Cantonese opera activities were noticed in various locations on the heels of the first major wave of migration from the Pearl River Delta region to different parts of the Pacific Basin; (2) the intermediate period from the 1890s to the 1910s, with ups and downs registered in different places according to specific conditions; and (3) the interwar years of the 1920s and the early 1930s, when Cantonese opera, as a transnational theater, achieved unprecedented vibrancy.

APRESENTAMOS ASPECTOS METODOLÓGICOS DE UMA PESQUISA DE DOUTORADO SOBRE A FORMAÇÃO DE PROFESSORES DE CIÊNCIAS E BIOLOGIA EM UM INSTITUTO FEDERAL DO CENTRO-OESTE BRASILEIRO. AO LONGO DO ESTUDO DE ABORDAGEM (AUTO)BIOGRÁFICA DESENVOLVEMOS UM DISPOSITIVO DE PESQUISA-FORMAÇÃO, POR MEIO DE UM GRUPO DE TRABALHO CONSTITUÍDO POR SEIS PROFESSORAS FORMADAS NA LICENCIATURA EM CIÊNCIAS BIOLÓGICAS. OS DADOS FORAM CONSTRUÍDOS EM NARRATIVAS ORAIS E ESCRITAS, INDIVIDUAL E COLETIVAMENTE PRODUZIDAS PELAS PARTICIPANTES. PERCORREMOS TRÊS DINÂMICAS DE UM TRABALHO BIOGRÁFICO, PERMEADAS PELOS CONCEITOS DE ESCUTA SENSÍVEL E EDIÇÃO SOLIDÁRIA. AS DINÂMICAS FORAM DESENVOLVIDAS EM SETE ENCONTROS EM QUE COLOCAMOS EM AÇÃO OS INFINITIVOS LER, ESCUTAR, CONVERSAR, ESCREVER, EDITAR E REESCREVER. JUNTO À EDIÇÃO DAS NARRATIVAS AUTOBIOGRÁFICAS HOUVE A ABERTURA PARA A ESCUTA SENSÍVEL COMO CONDIÇÃO PARA SE CHEGAR A CONHECER UNS AOS OUTROS, NA SUA COMPLEXIDADE, E DESTA FORMA, AJUDAR O OUTRO A CONTAR MAIS SOBRE SUA HISTÓRIA, GUIADA PELA EDIÇÃO SOLIDÁRIA PROPOSTA PELO GRUPO.