Добірка наукової літератури з теми "Circuits électroniques – Fiabilité – Simulation par ordinateur"

Les événements singuliers proviennent de l'interaction d'une particule énergétique avec un circuit microélectronique. Ces perturbations peuvent modifier d'une manière imprévue le fonctionnement du circuit et introduire des fautes. La sensibilité des circuits augmentant à chaque nouvelle génération technologique, il devient nécessaire de disposer d'outils spécifiques pour la conception des circuits durcis face aux événements singuliers. Les travaux de cette thèse visent à étendre la compréhension de ces phénomènes et à proposer des outils CAO pour faciliter l'analyse de ces problèmes dans les circuits actuels. Nous avons développé des méthodologies pour l'analyse du comportement des cellules de la bibliothèque standard et des outils pour la simulation accélérée des fautes et pour l'évaluation probabiliste des effets singuliers. Les résultats fournis par ces outils vont permettre aux concepteurs d'évaluer et de choisir des méthodes adéquates pour améliorer la fiabilité des circuits intégrés
Single Events (SE) are produced by the interaction of charged particles with the transistors of a microelectronic circuit. These perturbations may alter the functioning of the circuit and cause logic faults and errors. As the sensitivity of circuits increases for each technological evolution, specific tools are needed for the design of hardened circuits. This thesis aims at furthering the comprehension of the phenomena and proposes EDA tools to help the analysis of these problems in today's ICs. We have developed methodologies for the characterization of the cells from the standard library and tools for accelerated fault simulation and probabilistic analysis of single events. The results provided by these tools allow the designer to correctly evaluate the sensitivity of his design and select the most adequate methods to improve the reliability of ICs

Cette étude constitue une contribution dans un grand projet européen dénommé : 3DICE (3D Integration of Chips using Embedding technologies). La fiabilité mécanique et thermomécanique des composants 3D a été étudiée par des essais normalisés et des simulations numériques. L’essai de chute et le cyclage thermique ont été sélectionnés pour la présente étude. Des analyses de défaillance sont menées pour compléter les approches expérimentales. Les propriétés mécaniques des éléments constituant les composants ont fait l’objet d’une compagne de caractérisation complétée par des recherches bibliographiques. Les simulations numériques, dynamiques transitoires pour l’essai de chute et thermomécanique pour l’essai de cyclage thermique, ont été réalisées pour une estimation numérique de la tenue mécanique des composants. Les modèles numériques sont utilisés pour optimiser le design des composants et prédire les durées de vie en utilisant un modèle de fatigue
This work establishes a contribution in an important European project mentioned 3DICE (3D Integration of Chips using Embedding technologies). The mechanical and thermomechanical reliability of 3D microelectronic components are studied by employing standardized tests and numerical modeling. The board level drop test and thermal cycling reliability tests are selected for this study. Failures analysis has been used to complete the experimental study. The mechanical properties of elements constituting the microelectronic components were characterized using DMA, tensile test and nanoindentation. Bibliographical researches have been done in order to complete the materials properties data. Numerical simulations using submodeling technique were carried out using a transient dynamic model to simulate the drop test and a thermomechanical model for the thermal cycling test. Numerical results were employing in the design optimization of 3D components and the life prediction using a fatigue model

La conception actuelle des circuits intégrés exige une modélisation donnant une bonne représentation fonctionnelle des composants dans leur environnement. Vu la taille et la complexité croissante des circuits, il faut pallier les temps de simulation devenus de plus en plus longs (PSpice, SABER) tout en évitant les problèmes de convergence. Il est donc nécessaire d'établir des modèles comportementaux représentatifs et rapides. Pour cela, on choisit d'élaborer une bibliothèque de macromodèles analogiques généraux (paramétrables) pour chacune des briques de base (miroirs de courant et différentiels). Ces modèles, valables quelle que soit la zone de fonctionnement, sont communs aux deux technologies (bipolaire et unipolaire). Cette dualité a, d'une part, un caractère pédagogique et permet, d'autre part, de concevoir plus facilement des circuits associant les deux technologies, permettant ainsi de tirer le meilleur parti de chacune d'entre elles (technologie BicMOS). On choisit de réaliser ces modèles sur plusieurs niveaux afin d'optimiser de façon plus structurée les fonctions réalisées. Tout d'abord au niveau du transistor, par l'établissement d'un macromodèle commun à l'ensemble des transistors et qui tient compte de la complémentarité (Tn et Tp). Ensuite, par l'extrapolation de cette analyse au niveau de la brique de base ; en premier lieu, en considérant le composant comme idéal (CAI, analyse au premier ordre), puis en introduisant les effets du second ordre (CAR). Enfin, en prenant en compte l'influence de la dispersion (relative et absolue) des principaux paramètres des transistors sur ces briques de base, faisant ainsi écho aux problèmes actuels de norme et de qualité. Ceci permet de prévoir et d'expliquer les répercussions que peut entraîner la dispersion de ces paramètres aussi bien au niveau de la brique de base qu'à des niveaux plus élevés dans le circuit. Enfin, cette modélisation multi-niveaux pourrait s'étendre à des formes plus complexes (étude du BOTA).

Ce travail presente une technique de modelisation des composants electroniques, destinee a optimiser la simulation des circuits electriques utilisant les methodes dites conventionnelles. Cette optimisation consiste en une meilleure adequation de la fonction de simulation aux besoins de l'utilisateur et a l'etat de ses connaissances quant aux composants mis en jeu (parametres physiques et electriques) et un gain de temps par le bais d'un allegement des structures descriptives du circuit et des calculs de resolution. Elle est realisee par l'introduction de modeles d'ordres variables, c'est-a-dire de complexite et de precision variables, et par une technique de modelisation par zones d'etat, c'est-a-dire qu'un meme composant, a un niveau de complexite donne, sera modelise par une structure differente selon la zone de fonctionnement ou il se trouve. Le choix de l'ordre du modele sera laisse a l'utilisateur, tandis que le changement de zone d'etat et donc de structure du modele releve d'un automatisme du logiciel de simulation

Cette thèse porte sur le thème général de la fiabilité des circuits microélectroniques. Le but de notre travail fut de développer un outil de simulation multi-physiques pour la conception des circuits intégrés fiables qui possède les caractéristiques innovatrices suivantes : • (i) L’intégration dans un environnement de conception microélectronique standard, tel que l’environnement Cadence® ; • (ii) La possibilité de simulation, sur de longues durées, du comportement des circuits CMOS analogiques en tenant compte du phénomène de vieillissement ; • (iii) La simulation de plusieurs physiques (électrique-thermique-mécanique) couplées dans ce même environnement de CAO en utilisant la méthode de simulation directe. Ce travail de thèse a été réalisé en passant par trois grandes étapes traduites par les trois parties de ce manuscrit
This thesis was carried out under the theme of the microelectronics Integrated Circuits Reliability. The aim of our work was to develop a multi-physics simulation tool for the design of reliable integrated circuits. This tool has the following innovative features : • (i) The integration in a standard microelectronics design environment, such as the Cadence® environment ;• (ii) The possibility of efficient simulation, over long periods, of analog CMOS circuits taking into account the aging henomenon ; • (iii) The simulation of multiple physical behaviours of ICs (electrical-thermalmechanical) coupled in the same environment using the direct simulation method. This work was carried out through three main stages detailed in the three parts of this Manuscript

Cette thèse traite de l'élaboration et de l'évaluation d'une méthodologie d'intégration des équipements électroniques dans la modélisation CEM de l'architecture électrique en amont dans la conception des véhicules. L'approche proposée a pour principe de dissocier la modélisation d'un équipement en deux parties complémentaires mettant en jeu constructeur automobile et équipementier. La faisabilité de cette modélisation a préalablement nécessité de caractériser l'interaction entre l'équipement et la caisse du véhicule. En outre, les différents facteurs influant sur la validité du modèle ont été examinés, ainsi que le degré de précision à lui accorder. Ce dernier aspect a été envisagé en tenant compte de la globalité du système, notamment de la variabilité introduite par l'entrelacement aléatoire du faisceau de câbles. Enfin, la démarche proposée a été évaluée en confrontant les résultats statistiques des mesures et des simulations obtenus sur un sous-système électronique réaliste
This thesis deals with the elaboration and the evaluation of an integration methodology of electronic equipment in the EMC modeling of the electrical architecture in the early design phase of a vehicle. The proposed approach is based on dissociating the equipment modeling into two complementary parts involving the car manufacturer and the elctronic supplier. The feasibility of this modeling technique primarily required ton characterize the interaction between the equipment and the car body. Besides, the different factors having an influence on the validity of the model were examined as well as its needed level of precision. The latter issue was considered by taking into account the globality of the system, especially the variability brought by the random bundling of the cable harness. Finally the proposed method was evaluated by comparing statistical measurement and simulation results obtained on a realistic electronic sub-system

Dans un contexte technologique où le degré d'intégration des circuits en micro et optoélectronique est de plus en plus fort, il apparaît nécessaire aux concepteurs de ces circuits de disposer d'outils de simulation complets permettant non seulement d'étudier le fonctionnement des différents éléments constitutifs des sous-systèmes qu'ils réalisent, mais également d'évaluer les performances globales de l'ensemble. Ce travail de thèse porte sur l'élaboration de modèles de composants optoélectroniques en utilisant le langage VHDL-AMS, langage particulièrement bien adapté à la modélisation de systèmes multi-domaines en intégrant les différentes contraintes : l'électronique, l'optique, la thermique ou la mécanique. Ce langage offre aussi la possibilité de modéliser à différents niveaux d'abstraction un même système. Notre travail se situe dans le contexte du projet SHAMAN, dont le but était de modéliser chaque composant d'un microsystème opto-électronique à haut débit, courte distance et à fortes interactions thermiques et mécaniques. La mise en oeuvre d'une méthodologie de modélisation hiérarchique permettant de commuter entre deux conceptions ascendante et descendante amène à des solutions optimales en termes de performances, de coût et de temps de conception : ceci en ré-utilisant des composants virtuels dont l'utilisation est régie par des règles de propriétés intellectuelles (IP)
In a technological context in which the integration degree in micro and optoelectronic circuits increases more and more, it becomes necessary for the designers to get complete simulation tools, in order to study not only the behavior of different constitutive elements of sub-systems that they design, but also to evaluate global performances of the system. This thesis work concerns the design of opto-electronic component models, by using VHDL-AMS language. This language is very convenient for multi-domain modelling : electronics, optics, thermics or mechanics. It gives also the capability to get models at different abstraction levels in the system. Our work is a part of SHAMAN project. Its objective is to model every component of an opto-electronic system with the conditions of high speed, short distance, and strong thermal and mechanical interactions. The methodology used is hierarchical, combining top-down and bottom-up design flow in order to get optimal solutions about performances, cost and design time, and by re-using virtual components following intellectual property rules (IP)

Pour répondre aux besoins des industriels concepteurs et fabricants des composants et systèmes électroniques, des techniques de test sont nécessaires pour l’amélioration de fiabilité. Actuellement, l’influence de certains phénomènes comme l’OVS (« Over-current et Over-voltage ») et l’EOS («Electrical Overstress ») restent méconnus pour les ingénieurs électroniciens. Jusqu’à présent, ces phénomènes n’ont pas encore été classifiés dans les standards de test de fiabilité des composants électroniques. Ce constat nécessite une mise en place de technique de qualification pour l’évaluation de la fiabilité. De façon corollaire, les moyens d’essais ne sont pas précisément définis et la modélisation des composants face à ces types d’agression est peu répandue alors qu’elle est indispensable dans les études de la fiabilité des composants électroniques. Cette thèse effectuée au sein de l’IRSEEM s’inscrit dans le cadre du projet SESAMES (« Study for Electrical overstress Standardization And Measuring Equipment Set-up »). L’objectif de cette recherche est d’améliorer la connaissance des modèles de composants soumis à des stress électriques conduits dont les caractéristiques les classent dans la famille «Electrical Overstress » (EOS). Pour comprendre le mécanisme de dégradation des composants électroniques durant et après avoir subi des EOS pulsés, un banc de test a été développé. La synoptique et le fonctionnement de cette plate-forme de test EOS a été explicitement décrit. La technique de génération des signaux représentant les EOS à l’aide des programmations Matlab et LabVIEW a été introduite. Pour différentes formes d’ondes EOS, les résultats expérimentaux des tests ont été présentés et commentés. Pour répondre aux besoins actuels des partenaires industriels du projet SESAMES, deux différents composants électroniques ont été expérimentalement testés et étudiés. Il s’agit d’une diode Zener et du circuit intégré CMOS TDA8007. Des hypothèses ont été formulées sur les raisons des dégradations subies par ces composants lors des stress EOS. Des analyses de défaillances, à l’aide des MEB (« Microscopie Électronique à Balayage ») et FIB («Focused Ion Beam en anglais ou Sonde Ionique Focalisée en français », des composants ayant subi des EOS générés par le banc de test qui a été développé ont été proposées. Des résultats permettant de comprendre le mécanisme de dégradation ont été présentés et interprétés. Cette analyse de défaillance permet de localiser et comprendre les sources de défaillance et l’état de fiabilité des composants testés. Pour prédire la fiabilité des composants électroniques durant et après EOS, il est important de se servir d’un modèle électrique susceptible d’être intégré dans des outils de simulation électrique. En s’appuyant sur les résultats expérimentaux obtenus, une méthodologie d’identification d’un modèle de diode durant et après EOS est établie. À base de cette méthodologie un modèle thermoélectrique est décrit par langage VHDL-AMS («VHSIC Hardware Description Language - Analog and Mixed Systems en anglais »). Les résultats de simulation en comparant avec des résultats expérimentaux ont été présentés. Le modèle a été validé expérimentalement et par simulation dans un environnement SPICE («Simulation Program with Integrated Circuit Emphasis en anglais »). Le modèle développé pourra être utilisé dans le futur pour la prédiction des effets EOS
Accurate method of reliability qualification is required to meet the needs of the electronic embedded components and systems. It was found that the undesirable effects as OVS (Over-current and overvoltage) part of EOS (Electrical Overstress) remains unknown for electronics engineers. So far, these effects are not yet classified in the reliability test standards of electronic components. As a corollary, relevant test method and model need to be developed in order to improve the electronic components reliability against these types of aggression. The main objective of the present PhD thesis which was conducted in IRSEEM and involved in the SESAMES project (Study for Electrical overstress Standardization And Measuring Equipment Set-up) is to improve the knowledge of component models subjected to conducted electrical stress whose characteristics is classified in the “Electrical Overstress” (EOS) family. To understand the mechanism of electronic components degradation during and after pulsed EOS, a test bench was developed. The EOS test platform operation was described including the implementation of the pulsed EOS signals generation approach based on the Matlab and LabVIEW programming. For different EOS waveforms, after description of the experimental test set-up, the EOS test results were presented and discussed. To meet the needs of SESAME project industrial partners, two different electronic components were tested and studied. It acts as a Zener diode and the TDA8007 CMOS integrated circuits. Hypotheses have been formulated on the reasons for the degradation suffered by these components during EOS stress. Based on the failure analyses on the components subjected to EOS generated by the developed test bench under SEM (Scanning Electron Microscopy) and FIB (Focused Ion Beam), results have been presented and interpreted to understand the mechanism of degradation. This failure analysis enables to locate and understand the failure sources and the reliability state of the tested components. To predict the components reliability during and after EOS, it is important to use an electrical model that can be integrated into electrical simulation tools. A methodology enabling the identification of a diode electrical model during and after EOS is established. Based on this methodology, a thermo-electrical model was described in VHDL-AMS (VHSIC Hardware Description Language - Analog and Mixed Systems). Simulation results comparing with experimental results were presented. The model was validated experimentally and by SPICE (Simulation Program with Integrated Circuit Emphasis) simulations. The developed model can be used in the future for the prediction of EOS effects

Une architecture multiprocesseurs, une organisation pipeline dans chaque processeur, et enfin la realisation physique avec des circuits specialises constituent les trois solutions qui ont ete utilisees dans cette etude pour obtenir de bonnes performances quant a la duree de la simulation