Log in

Relevant bibliographies by topics / FD-SOI (transistors) / Dissertations / Theses

To see the other types of publications on this topic, follow the link: FD-SOI (transistors).

Dissertations / Theses on the topic 'FD-SOI (transistors)'

Author: Grafiati

Published: 25 May 2024

Last updated: 31 July 2025

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the top 28 dissertations / theses for your research on the topic 'FD-SOI (transistors).'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.

1

Park, Hyungjin. "Dispositifs innovants de la technologie FD-SOI." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT039.

Full text

Abstract:

L'objectif principal de ce travail de doctorat est d'étudier les principes fondamentaux des effets de corps flottants (FBE) dans les dispositifs FDSOI ultraminces de dernières générations. Plusieurs FBE, (i) kink, (ii) FBE induit par la grille, (iii) transistor bipolaire parasite, (iv) commutation brusque, (v) hystérésis de courant, et (vi) effet transitoire (MSD), sont examinés en termes d’interaction entre des trous et des électrons dans le corps ultramince. La clé de voûte est que les FBE proviennent de l'interaction des trous en excès qui sont stockés ou éliminés. Pour une meilleure compré

APA, Harvard, Vancouver, ISO, and other styles

2

Henry, Jean-Baptiste. "Contribution à l'étude expérimentale des résistances d'accès dans les transistors de dimensions deca-nanométrique des technologies CMOS FD-SOI." Thesis, Université Grenoble Alpes (ComUE), 2018. http://www.theses.fr/2018GREAT039/document.

Full text

Abstract:

La réduction des dimensions des transistors à effet de champ MOS a depuis quelques années ralenti à cause de l'émergence de facteurs parasites tels que la résistance d'accès. En effet, la miniaturisation du canal s'est accompagnée par une diminution de sa résistance tandis que celle des zones d'accès à la frontière avec le canal est restée constante ou a augmenté. L'objectif de cette thèse a été de mettre en place une méthodologie de caractérisation électrique prenant en compte cette composante parasite longtemps considérée négligeable dans le milieu industriel.Dans un premier chapitre, le fon

APA, Harvard, Vancouver, ISO, and other styles

3

El, Husseini Joanna. "Modélisation et caractérisation de la conduction électrique et du bruit basse fréquence de structures MOS à multi-grilles." Thesis, Montpellier 2, 2011. http://www.theses.fr/2011MON20209/document.

Full text

Abstract:

Avec la diminution constante des dimensions des dispositifs électroniques, les structures MOS font face à de nombreux effets physiques liés à la miniaturisation. Dans le but de maintenir le rythme d'intégration indiqué par la loi de Moore, des nouvelles technologies, dont la structure résiste plus à ces effets physiques, remplacerons le transistor MOSFET bulk. Les modèles physiques permettant de prédire le comportement des transistors MOS atteignent rapidement leurs limites quand ils sont appliqués à ces structures émergentes. Ce travail de thèse est consacré au développement des modèles numér

APA, Harvard, Vancouver, ISO, and other styles

4

Park, So Jeong. "Propriétés électriques et modélisation des dispositifs MOS avanvés : dispositif FD-SOI, transistors sans jonctions (JLT) et transistor à couche mince à semi-conducteur d'oxyde amorphe." Phd thesis, Université de Grenoble, 2013. http://tel.archives-ouvertes.fr/tel-00954637.

Full text

Abstract:

Selon la feuille de route des industriels de la microélectronique (ITRS), la dimension critiqueminimum des MOSFET en 2026 ne devrait être que de 6 nm [1]. La miniaturisation du CMOS reposeessentiellement sur deux approches, à savoir la réduction des dimensions géométriques physiques etdes dimensions équivalentes. La réduction géométrique des dimensions conduit à la diminution desdimensions critiques selon la " loi " de Moore, qui définit les tendances de l'industrie dessemiconducteurs. Comme la taille des dispositifs est réduite de façon importante, davantage d'effortssont consentis pour maint

APA, Harvard, Vancouver, ISO, and other styles

5

Duchaine, Julian. "Caractérisation de l'implantation par immersion plasma avec pulsion(r) et intégration dans la fabrication de transistors FD-SOI et Trigate." Toulouse 3, 2012. http://www.theses.fr/2012TOU30197.

Full text

Abstract:

L'industrie de la micro-électronique remet à jour régulièrement sa " roadmap " internationale pour ses développements technologiques. L'introduction des nouvelles filières technologiques s'accélère, motivée par les besoins en électronique portable, en ordinateurs personnels de plus en plus puissants, en télécommunications et multimédia, ainsi que par le développement maintenant très important de l'électronique dans le monde de l'automobile. Cette course à l'intégration nécessite des implantations à des énergies de plus en plus faibles et des doses de plus en plus fortes (en fonction des compos

APA, Harvard, Vancouver, ISO, and other styles

6

Labrot, Maxime. "Développement de procédés d'épitaxie basse température pour les technologies CMOS FD-SOI avancées." Thesis, Aix-Marseille, 2016. http://www.theses.fr/2016AIXM4082/document.

Full text

Abstract:

Ce travail de thèse s’inscrit dans la technologie de fabrication de transistors à canal mince (Si ou SiGe) totalement déserté sur isolant (Fully-Depleted Silicon-on-Insulator ou FDSOI) qui constitue une option prometteuse pour les nœuds 14nm et au-delà. Les problèmes liés à cette nouvelle technologie sont dus à : (1) l’existence d’instabilités morphologiques conduisant, lors de recuits haute température, à la fragmentation de la couche mince formant le canal, (2) la nécessité d’une reprise d’épitaxie SiGe:B afin de former, sur le canal, des sources et drains surélevées (Raised Source and Drain

APA, Harvard, Vancouver, ISO, and other styles

7

Paquien, Lucien. "Transmetteur intégré bidirectionnel dédié à la 5G mmW dans un système de formation de faisceaux hybride et numérique." Electronic Thesis or Diss., Bordeaux, 2024. http://www.theses.fr/2024BORD0064.

Full text

Abstract:

La demande croissante en débit pour les télécommunications mobiles a conduit à l’utilisation de systèmes à formation de faisceaux afin de limiter notamment l’impact des pertes de propagation dans l’espace libre (FSPL) sur le bilan de liaison, dues à l’élévation de la fréquence d’opération. Afin de pouvoir orienter un faisceau directif concentrant la majorité du gain du réseau d’antennes en direction d’un utilisateur donné, un nombre important de circuits radiofréquences intégrés (RFFE) est nécessaire.De manière conventionnelle, les RFFE 5G sont généralement constitués d’un amplificateur à faib

APA, Harvard, Vancouver, ISO, and other styles

8

Gauthier, Alexis. "Etude et développement d’une nouvelle architecture de transistor bipolaire à hétérojonction Si / SiGe compatible avec la technologie CMOS FD-SOI." Thesis, Lille 1, 2019. http://www.theses.fr/2019LIL1I081.

Full text

Abstract:

Les travaux présentés dans cette thèse portent sur le développement et l’optimisation de transistors bipolaires pour les futures générations de technologies BiCMOS. La technologie de référence est le BiCMOS055 présentant des fT et fMAX de respectivement 320 et 370 GHz. Dans un premier temps, il est montré que l’optimisation du profil vertical comprenant le budget thermique, le profil de la base et du collecteur notamment permet d’atteindre une fT de 400 GHz tout en restant compatible avec les transistors CMOS. Dans un second temps, le développement d’un collecteur implanté est présenté. La co-

APA, Harvard, Vancouver, ISO, and other styles

9

Bedecarrats, Thomas. "Etude et intégration d’un circuit analogique, basse consommation et à faible surface d'empreinte, de neurone impulsionnel basé sur l’utilisation du BIMOS en technologie 28 nm FD-SOI." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT045.

Full text

Abstract:

Avec la fin annoncée de la loi de Moore, les acteurs de la microélectronique cherchent de nouveaux paradigmes sur lesquels s’appuyer pour alimenter les développements futurs de notre société de l’information. En s’inspirant des systèmes nerveux biologiques, l’ingénierie neuromorphique offre des perspectives nouvelles qui révolutionnent d’ores et déjà l’intelligence artificielle. Pour que leurs performances permettent leur généralisation, les processeurs neuronaux se doivent d’intégrer des circuits de neurones les plus petits et les moins énergivores possible afin que les réseaux de neurones ar

APA, Harvard, Vancouver, ISO, and other styles

10

Rahhal, Lama. "Analyse et modélisation des phénomènes de mismatch des transistors MOSFET avancées." Thesis, Grenoble, 2014. http://www.theses.fr/2014GRENT061/document.

Full text

Abstract:

Afin de réaliser correctement leur fonction, certains blocs analogiques ou numériques comme les miroirs de courant ou les SRAM, nécessitent des paires de transistors MOS électriquement identiques. Cependant, les dispositifs sur silicium, même appariés, subissent des variations locales aléatoires ce qui fait varier leurs performances électriques. Ce phénomène est connu sous le nom désappariement. L'objectif de cette thèse est de comprendre les causes physiques de ce désappariement, de le quantifier et de proposer des solutions pour le réduire. Dans ce contexte, quatre thèmes principaux sont dév

APA, Harvard, Vancouver, ISO, and other styles

11

Karel, Amit. "Comparative Study of FinFET and FDSOI Nanometric Technologies Based on Manufacturing Defect Testability." Thesis, Montpellier, 2017. http://www.theses.fr/2017MONTS084/document.

Full text

Abstract:

Deux innovations en matière de procédés technologiques des semi-conducteurs sont des alternatives à la technologie traditionnelle des transistors MOS (« Metal-Oxide-Semiconductor ») « Bulk » planaires : d’une part le silicium totalement déserté sur isolant (FDSOI – « Fully Depleted Silicon on Insulator ») et d’autre part les transistors à effet de champ à aileron (FinFET – « Fin Field Effect Transistor »). En effet, alors que la technologie « Bulk » arrive à ses limites de miniaturisation des composants et systèmes, notamment du fait de l’effet de canal court, ces deux technologies présentent

APA, Harvard, Vancouver, ISO, and other styles

12

Pradeep, Krishna. "Caractérisation et modélisation de la variabilité au niveau du dispositif dans les MOSFET FD-SOI avancés." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT020/document.

Full text

Abstract:

Selon l’esprit de la “loi de Moore” utilisant des techniques innovantes telles que l’intégration 3D et de nouvelles architectures d’appareils, le marché a également évolué pour commencer à imposer des exigences spécifiques aux composants, comme des appareils à faible consommation et à faible fuite, requis par l’Internet des objets (IoT) applications et périphériques hautes performances demandés par les applications 5-G et les centres de données. Ainsi, le secteur des semi-conducteurs s’est peu à peu laissé guider par les avancées technologiques, mais aussi par les applications.La réduction de

APA, Harvard, Vancouver, ISO, and other styles

13

Bouchoucha, Mohamed Khalil. "Méthode de conception basée sur le coefficient d’inversion pour l’optimisation énergétiques des circuits RF et millimétrique, en technologie 28 nm FD-SOI CMOS." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT026.

Full text

Abstract:

En réponse à la demande croissante sur le marché des objets connectés (IoT), cette thèseexplore la conception et l’optimisation d’amplificateurs à faible bruit (LNA) en tant quecomposants essentiels des récepteurs fonctionnant en dessous de 6 GHz et dédiés auxnormes cellulaires Long-Term Evolution for Machines (LTE-M) et Narrowband IoT (NBIoT). Face aux défis croissants de la connectivité des dispositifs IoT à ultra-basse consommation, l’importance de l’optimisation des LNAs réside dans l’amélioration des performances globales des récepteurs, en répondant aux exigences strictes en termes de fa

APA, Harvard, Vancouver, ISO, and other styles

14

Lhomel, Antoine. "Méthode de design d'amplificateur de puissance sub-THz en technologie 28 nm FD-SOI pour des applications 6G." Electronic Thesis or Diss., Bordeaux, 2025. http://www.theses.fr/2025BORD0063.

Full text

Abstract:

La bande D [110 GHz - 170 GHz] est envisagée pour les communications à très haute vitesse et le déploiement futur de la 6G. Plusieurs technologies, telles que le III-V ou le silicium, peuvent être envisagées. L'avantage principal du silicium réside dans sa haute densité d'intégration et son faible coût. Par conséquent, les performances de ces technologies doivent être évaluées dans le contexte des applications 6G. L'amplificateur de puissance est l'un des éléments clés du Front-End Radiofréquence. Ainsi, la technologie 28nm FD-SOI CMOS présente un grand intérêt en raison de sa fréquence d'osci

APA, Harvard, Vancouver, ISO, and other styles

15

De, conti Louise. "Conception de protection 3D contre les décharges électrostatiques (ESD) en technologie silicium avancée sur isolant (FD SOI) film mince multi couches." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT051.

Full text

Abstract:

L’objectif de la thèse était de concevoir des composants de protection contre les décharges électrostatiques (ESD) sur film mince de silicium en technologie 28nm FD-SOI de chez STMicroelectronics (technologie silicium sur isolant « Silicon-On-Insulator » (SOI) entièrement déplété « Fully Depleted » (FD)). Cette technologie est caractérisée par un film de silicium, un oxyde enterré ultra minces (UTBB), et par une grille métallique avec oxyde à haute permittivité (high-k). En prenant en compte ces caractéristiques, des composants existants ont été étudiés et de nouvelles solutions technologiques

APA, Harvard, Vancouver, ISO, and other styles

16

Vu, Van Tuan. "Recherche et évaluation d'une nouvelle architecture de transistor bipolaire à hétérojonction Si/SiGe pour la prochaine génération de technologie BiCMOS." Thesis, Bordeaux, 2016. http://www.theses.fr/2016BORD0304/document.

Full text

Abstract:

L'objectif principal de cette thèse est de proposer et d'évaluer une nouvelle architecture de Transistor Bipolaire à Héterojonction (TBH) Si/SiGe s’affranchissant des limitations de l'architecture conventionnelle DPSA-SEG (Double-Polysilicium Self-Aligned, Selective Epitaxial Growth) utilisée dans la technologie 55 nm Si/SiGe BiCMOS (BiCMOS055) de STMicroelectronics. Cette nouvelle architecture est conçue pour être compatible avec la technologie 28-nm FD-SOI (Fully Depleted Si-licon On Insulator), avec pour objectif d'atteindre la performance de 400 GHz de fT et 600 GHz de fMAX dans ce noeud.

APA, Harvard, Vancouver, ISO, and other styles

17

Shin, Minju. "Caractérisation électrique et modélisation des transistors FDSOI sub-22nm." Thesis, Université Grenoble Alpes (ComUE), 2015. http://www.theses.fr/2015GREAT098/document.

Full text

Abstract:

Parmi les architectures candidates pour les générations sub-22nm figurent les transistors sur silicium sur isolant (SOI). A cette échelle, les composants doivent intégrer des films isolants enterrés (BOX) et des canaux de conduction (Body) ultra-minces. A ceci s'ajoute l'utilisation d'empilements de grille avancés (diélectriques à haute permittivité / métal de grille) et une ingénierie de la contrainte mécanique avec l'utilisation d'alliages SiGe pour le canal des transistors de type P. La mise au point d'une telle technologie demande qu'on soit capable d'extraire de façon non destructive et a

APA, Harvard, Vancouver, ISO, and other styles

18

Madhvaraj, Manasa. "BIST autoréférencé pour la mesure de la gigue aléatoire avec une résolution inférieure à la picoseconde à des fréquences GHz." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT023.

Full text

Abstract:

Cette thèse propose une nouvelle implémentation de la mesure de gigue sur la puce avec une résolution sub-picoseconde en utilisant l'architecture auto-référencée dans la technologie FD-SOI 28 nm de STMicroelectronics. La gigue d'horloge est la déviation des instants temporels des fronts d'un signal périodique qui peut avoir un impact négatif sur divers paramètres en fonction de l'application. La mesure de la gigue avec une résolution inférieure à la picoseconde pour des signaux de l'ordre du gigahertz est devenue une nécessité à l'ère du transfert de données à grande vitesse.La mesure de la gi

APA, Harvard, Vancouver, ISO, and other styles

19

Malherbe, Victor. "Multi-scale modeling of radiation effects for emerging space electronics : from transistors to chips in orbit." Thesis, Aix-Marseille, 2018. http://www.theses.fr/2018AIXM0753/document.

Full text

Abstract:

En raison de leur impact sur la fiabilité des systèmes, les effets du rayonnement cosmique sur l’électronique ont été étudiés dès le début de l’exploration spatiale. Néanmoins, de récentes évolutions industrielles bouleversent les pratiques dans le domaine, les technologies standard devenant de plus en plus attrayantes pour réaliser des circuits durcis aux radiations. Du fait de leurs fréquences élevées, des nouvelles architectures de transistor et des temps de durcissement réduits, les puces fabriquées suivant les derniers procédés CMOS posent de nombreux défis. Ce travail s’attelle donc à la

APA, Harvard, Vancouver, ISO, and other styles

20

Malherbe, Victor. "Multi-scale modeling of radiation effects for emerging space electronics : from transistors to chips in orbit." Electronic Thesis or Diss., Aix-Marseille, 2018. http://www.theses.fr/2018AIXM0753.

Full text

Abstract:

En raison de leur impact sur la fiabilité des systèmes, les effets du rayonnement cosmique sur l’électronique ont été étudiés dès le début de l’exploration spatiale. Néanmoins, de récentes évolutions industrielles bouleversent les pratiques dans le domaine, les technologies standard devenant de plus en plus attrayantes pour réaliser des circuits durcis aux radiations. Du fait de leurs fréquences élevées, des nouvelles architectures de transistor et des temps de durcissement réduits, les puces fabriquées suivant les derniers procédés CMOS posent de nombreux défis. Ce travail s’attelle donc à la

APA, Harvard, Vancouver, ISO, and other styles

21

Akgul, Yeter. "Gestion de la consommation basée sur l’adaptation dynamique de la tension, fréquence et body bias sur les systèmes sur puce en technologie FD-SOI." Thesis, Montpellier 2, 2014. http://www.theses.fr/2014MON20132/document.

Full text

Abstract:

Au-delà du nœud technologique CMOS BULK 28nm, certaines limites ont été atteintes dans l'amélioration des performances en raison notamment d'une consommation énergétique devenant trop importante. C'est une des raisons pour lesquelles de nouvelles technologies ont été développées, notamment celles basées sur Silicium sur Isolant (SOI). Par ailleurs, la généralisation des architectures complexes de type multi-cœurs, accentue le problème de gestion de la consommation à grain-fin. Les technologies CMOS FD-SOI offrent de nouvelles opportunités pour la gestion de la consommation en permettant d'ajus

APA, Harvard, Vancouver, ISO, and other styles

22

Mao, Yuqing. "Nouvelle génération de générateurs de fréquence par auto-calibration de la grille arrière des transistors en technologie FDSOI." Electronic Thesis or Diss., Université Côte d'Azur, 2023. http://www.theses.fr/2023COAZ4123.

Full text

Abstract:

Les systèmes modernes de communication de données s'appuient fortement sur des techniques de transmission synchrone pour optimiser la largeur de bande et minimiser la consommation d'énergie. Dans ces systèmes, seul le signal de données est transmis, ce qui nécessite la mise en œuvre de circuits de récupération d'horloge et de données (CDR) au niveau du récepteur. Cette thèse explore la nouvelle application de la technologie Fully-Depleted Silicon-On-Insulator (FDSOI) 28 nm pour améliorer les performances des circuits CDR en atténuant les effets de canaux courts grâce à des structures de transi

APA, Harvard, Vancouver, ISO, and other styles

23

Hai, Joycelyn. "fiabilité rf en technologie soi cmos : modélisation et application à un amplificateur de puissance." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT033.

Full text

Abstract:

Le développement de la technologie SOI CMOS a contribué à l'évolution rapide des systèmes de communication RF/mmW qui jouent un rôle critique dans le déploiement des réseaux 5G. Pour répondre aux objectifs de performance des spécifications 5G, des schémas de modulation complexes utilisent des niveaux de puissance crête sur puissance moyenne (PAPR) élevés générés par l'amplificateur de puissance (PA). Ces niveaux de puissance élevés ont un impact important sur la fiabilité du dispositif en raison des limites en tension de la technologie CMOS moderne. Dans les premières étapes de la conception,

APA, Harvard, Vancouver, ISO, and other styles

24

Mamgain, Ankush. "Génération sur puce de signaux sinusoïdaux à hautes fréquences en utilisant des techniques d'annulation d'harmoniques." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT024.

Full text

Abstract:

Les techniques d'autotest intégré (BIST) jouent un rôle important dans les circuits analogiques, à signaux mixtes et RF (AMS-RF) afin d'améliorer le rendement des processus nanométriques avancés. Ces circuits remplacent les testeurs AMS-RF très sophistiqués et coûteux. Le générateur de stimuli est l'un des blocs importants des circuits BIST AMS-RF. En particulier, de nombreux tests analogiques-RF nécessitent un signal sinusoïdal de haute qualité comme stimuli de test. L'objectif de cette thèse est de comprendre les défis posés par la génération d'un signal sinusoïdal dans la gamme des GHz et d

APA, Harvard, Vancouver, ISO, and other styles

25

Jaffal, Moustapha. "Développement de Dépôt Sélectif Topographique 3D par combinaison de procédés PE(ALD) et ALE en microélectronique." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT046.

Full text

Abstract:

Au cours des dernières décennies, l’industrie des semi-conducteurs a connu une augmentation spectaculaire de la performance des circuits intégrés. La photolithographie, un procédé indispensable à la fabrication des circuits intégrés, requiert désormais une séquence d'étapes de plus en plus complexes, comprenant de nombreux traitements successifs tels que le Self-Aligned Double Patterning (SADP) et le Self-Aligned Quadruple Patterning (SAQP). Au-delà de leur complexité et de l’augmentation des coûts associés, les étapes de patterning engendrent des erreurs d’alignement (Edge Placement Error (EP

APA, Harvard, Vancouver, ISO, and other styles

26

Ferrer, Pierre. "Contribution à l'étude et à la réalisation d'un frontal radiofréquence à base de séquences de Walsh pour le standard 5G et au delà." Electronic Thesis or Diss., Bordeaux, 2024. http://www.theses.fr/2024BORD0442.

Full text

Abstract:

Les services de télécommunications mobiles ont besoin d’une augmentation continue et exponentielle de leurs capacités. Pour répondre à cette demande, les émetteurs-récepteurs doivent être hautement numériques et flexibles. Une solution prometteuse pour atteindre cet objectif est d'utiliser les séquences de Walsh pour générer des signaux arbitraires. On se base sur le principe d'un émetteur "radio logicielle" comprenant un DAC haut débit à haute résolution. Ainsi, l'architecture étudiée consiste en un DAC très large bande (0 à 6 GHz) très efficace pour une amplification RF directe avec pour cib

APA, Harvard, Vancouver, ISO, and other styles

27

Mhira, Souhir. "Méthodes innovantes de gestion statique et dynamique de la fiabilité électrique des circuits CMOS M40 et 28FD sous conditions réelles d'utilisation (HTOL)." Electronic Thesis or Diss., Aix-Marseille, 2018. http://www.theses.fr/2018AIXM0129.

Full text

Abstract:

Cette thèse porte sur la conception et le test des premiers circuits CMOS auto-adaptatifs nanométriques dédiés aux applications automobiles, avioniques et aérospatiales, dans des environnements à forte contrainte car soumis à des compromis entre vitesse (performance), consommation (Low Power) et vieillissement (Wearout). Des solutions innovantes ont été développées avec des boucles de régulation dynamiques pour optimiser la consommation des différents éléments (niveau de conception) et des blocs (système), tout en assurant leur bon fonctionnement. La validation des solutions a été réalisée éta

APA, Harvard, Vancouver, ISO, and other styles

28

Mahmoud, Doaa. "Convertisseur analogique-numérique de type Sigma-Delta Passe-Bande avec résonateurs à un et deux amplificateurs." Electronic Thesis or Diss., Sorbonne université, 2021. http://www.theses.fr/2021SORUS288.

Full text

Abstract:

Le récepteur radio logicielle (SDR) est une technique prometteuse pour les futurs récepteurs adaptés à une variété de protocoles. Il numérise le signal RF directement en basse fréquence. Nous proposons un récepteur SDR basé sur un modulateur sigma-delta à temps continu passe-bande (CT BP ). Nous nous concentrons sur les résonateurs RC actifs pour diminuer la surface du circuit. Nous ciblons les applications au voisinage de 400 MHz, à savoir Advanced Research and Global Observation Satellite (ARGOS), Medical Implant Communication Service (MICS), Automobile Keyless system et Industrial, Scientif

APA, Harvard, Vancouver, ISO, and other styles

We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!